

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4809600号
(P4809600)

(45) 発行日 平成23年11月9日 (2011. 11. 9)

(24) 登録日 平成23年8月26日 (2011. 8. 26)

(51) Int. Cl.

F I

H O 1 L 27/12 (2006. 01)

H O 1 L 27/12 B

H O 1 L 21/02 (2006. 01)

H O 1 L 29/78 6 2 7 D

H O 1 L 21/336 (2006. 01)

H O 1 L 29/78 6 2 6 C

H O 1 L 29/786 (2006. 01)

請求項の数 11 (全 28 頁)

(21) 出願番号 特願2004-314019 (P2004-314019)
 (22) 出願日 平成16年10月28日 (2004. 10. 28)
 (65) 公開番号 特開2005-159333 (P2005-159333A)
 (43) 公開日 平成17年6月16日 (2005. 6. 16)
 審査請求日 平成19年7月5日 (2007. 7. 5)
 (31) 優先権主張番号 特願2003-368029 (P2003-368029)
 (32) 優先日 平成15年10月28日 (2003. 10. 28)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷 3 9 8 番地
 (72) 発明者 後藤 裕吾
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 福本 由美子
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 高山 徹
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 丸山 純矢
 神奈川県厚木市長谷 3 9 8 番地 株式会社
 半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項 1】

第 1 の基板上に素子を含む被剥離層を形成し、
 前記素子を含む被剥離層全面に溶媒に溶ける有機樹脂膜を形成し、
 前記有機樹脂膜上に第 1 の両面テープを貼り付け、
 前記第 1 の基板の一部を切断して除去し、
 前記第 1 の両面テープに第 2 の基板を貼り付け、
 前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付け、
 前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両
 面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離し、
 前記素子を含む被剥離層に接着剤で第 4 の基板を貼り付けることを特徴とする半導体装
 置の作製方法。

【請求項 2】

請求項 1 において、

減圧下において、前記有機樹脂膜上に前記第 1 の両面テープを貼り付けることを特徴と
 する半導体装置の作製方法。

【請求項 3】

第 1 の基板上に素子を含む被剥離層を形成し、
 前記素子を含む被剥離層全面に溶媒に溶ける有機樹脂膜を形成し、
 前記有機樹脂膜上に両面テープを貼り付け、

前記第 1 の基板の一部を切断して除去し、
 前記両面テープに第 2 の基板を貼り付け、
 前記第 1 の基板の一部を切断して除去した部分から剥離を行い、前記第 1 の基板と、前記素子を含む被剥離層とを分離し、
 前記素子を含む被剥離層に接着剤で第 3 の基板を貼り付け、
 前記第 2 の基板を除去し、
 前記両面テープを除去し、
 前記有機樹脂膜を溶媒で溶かして除去することを特徴とする半導体装置の作製方法。

【請求項 4】

第 1 の基板上に素子を含む被剥離層を形成し、
前記素子を含む被剥離層全面に水に溶ける有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを貼り付け、
前記第 1 の基板の一部を切断して除去し、
前記両面テープに第 2 の基板を貼り付け、
前記第 1 の基板の一部を切断して除去した部分から剥離を行い、前記第 1 の基板と、前記素子を含む被剥離層とを分離し、
前記素子を含む被剥離層に接着剤で第 3 の基板を貼り付け、
前記第 2 の基板を除去し、
前記両面テープを除去し、
前記有機樹脂膜を水で溶かして除去することを特徴とする半導体装置の作製方法。

【請求項 5】

第 1 の基板上に素子を含む被剥離層を形成し、
前記素子を含む被剥離層全面に水に溶ける有機樹脂膜を形成し、
前記有機樹脂膜上に両面テープを貼り付け、
前記第 1 の基板の一部を切断して除去し、
前記両面テープに第 2 の基板を貼り付け、
前記第 1 の基板の一部を切断して除去した部分から剥離を行い、前記第 1 の基板と、前記素子を含む被剥離層とを分離し、
前記素子を含む被剥離層に接着剤で第 3 の基板を貼り付け、
前記第 2 の基板を除去し、
前記両面テープを除去し、
前記有機樹脂膜を水に漬けて溶かして除去することを特徴とする半導体装置の作製方法

【請求項 6】

請求項 3 乃至請求項 5 のいずれか一において、前記第 2 の基板は、前記第 1 の基板よりも剛性の高い基板であり、且つ、前記第 3 の基板はフィルム基板であることを特徴とする半導体装置の作製方法。

【請求項 7】

第 1 の基板上に素子を含む被剥離層を形成し、
 前記素子を含む被剥離層全面に溶媒に溶ける有機樹脂膜を形成し、
 前記有機樹脂膜上に第 1 の両面テープを貼り付け、
 前記第 1 の基板の一部を切断して除去し、
 前記第 1 の両面テープに第 2 の基板を貼り付け、
 前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付け、
 前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離し、
 前記素子を含む被剥離層に接着剤で第 4 の基板を貼り付け、
 前記第 2 の基板を除去し、
 前記第 1 の両面テープを除去し、
 前記有機樹脂膜を溶媒で溶かして除去することを特徴とする半導体装置の作製方法。

【請求項 8】

第 1 の基板上に素子を含む被剥離層を形成し、
前記素子を含む被剥離層全面に水に溶ける有機樹脂膜を形成し、
前記有機樹脂膜上に第 1 の両面テープを貼り付け、
前記第 1 の基板の一部を切断して除去し、
前記第 1 の両面テープに第 2 の基板を貼り付け、
前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付け、
前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離し、
前記素子を含む被剥離層に接着剤で第 4 の基板を貼り付け、
前記第 2 の基板を除去し、
前記第 1 の両面テープを除去し、
前記有機樹脂膜を水で溶かして除去することを特徴とする半導体装置の作製方法。

10

【請求項 9】

第 1 の基板上に素子を含む被剥離層を形成し、
前記素子を含む被剥離層全面に水に溶ける有機樹脂膜を形成し、
前記有機樹脂膜上に第 1 の両面テープを貼り付け、
前記第 1 の基板の一部を切断して除去し、
前記第 1 の両面テープに第 2 の基板を貼り付け、
前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付け、
前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離し、
前記素子を含む被剥離層に接着剤で第 4 の基板を貼り付け、
前記第 2 の基板を除去し、
前記第 1 の両面テープを除去し、
前記有機樹脂膜を水に漬けて溶かして除去することを特徴とする半導体装置の作製方法

20

【請求項 10】

第 1 の基板上に素子およびアライメントマーカを含む被剥離層を形成し、
前記素子およびアライメントマーカを含む被剥離層全面に溶媒に溶ける有機樹脂膜を形成し、
前記有機樹脂膜上に第 1 の両面テープを貼り付け、
前記アライメントマーカと重なる前記第 1 の基板の一部を切断して除去し、
前記第 1 の両面テープに第 2 の基板を貼り付け、
前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付け、
前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離し、
前記素子を含む被剥離層に接着剤で第 4 の基板を貼り付け、
前記第 2 の基板を除去し、
前記第 1 の両面テープを除去し、
前記有機樹脂膜を溶媒で溶かして除去することを特徴とする半導体装置の作製方法。

30

40

【請求項 11】

請求項 7 乃至請求項 10 のいずれか一において、前記第 2 の基板および前記第 3 の基板は、前記第 1 の基板よりも剛性の高い基板であり、且つ、前記第 4 の基板はフィルム基板であることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は薄膜トランジスタ（以下、TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有

50

機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

【 0 0 0 2 】

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【背景技術】

【 0 0 0 3 】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百 nm 程度）を用いて薄膜トランジスタ（TFT）を構成する技術が注目されている。薄膜トランジスタは IC や電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

10

【 0 0 0 4 】

このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上に TFT 素子を形成することが試みられている。

【 0 0 0 5 】

しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性の TFT を形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や発光素子は実現されていない。

20

【 0 0 0 6 】

また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既に提案されている。例えば、特許文献 1、特許文献 2 に記載された技術は、非晶質シリコン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。加えて、この技術を用いて特許文献 3 には被剥離層（公報では被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させるという記載もある。

30

【 0 0 0 7 】

しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるため、比較的大きなエネルギーのレーザー光の全面照射が必要とされ、被剥離層に損傷を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製した場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行われぬ恐れがある。従って、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう問題がある。また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。加えて、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。

40

【 0 0 0 8 】

そこで、本出願人は、特許文献 4 に記載の剥離および転写技術を提案している。

【特許文献 1】特開平 10 - 125929 号公報

【特許文献 2】特開平 10 - 125931 号公報

【特許文献 3】特開平 10 - 125930 号公報

【特許文献 4】特開 2003 - 174153

【発明の開示】

【発明が解決しようとする課題】

【 0 0 0 9 】

50

本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することを課題としている。

【課題を解決するための手段】

【0010】

本発明は、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離を行う剥離方法を用いる。

【0011】

具体的には、ガラス基板上にスパッタ法でタングステン膜（または窒化タングステン膜などの合金膜）を形成し、スパッタ法で酸化シリコン膜を積層形成する。スパッタ法で酸化シリコン膜を形成する際にアモルファス状態の酸化タングステン層が形成される。そして酸化シリコン膜上にTFTなどの素子形成を行い、素子形成プロセスで400以上の熱処理を行うことで酸化タングステン層を結晶化させる。物理的な力を加えると、酸化タングステン層の層内または界面で剥離が生じる。こうして剥離された被剥離層（TFTなどの素子含む）をプラスチック基板に転写する。

【0012】

また、剥離を行う前に剥離現象が生じやすくなるように、きっかけをつくることが重要であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。

【0013】

本発明では、固定基板を貼り付けた後、ガラス基板にスクライブまたはレーザー光照射を行うことによりきっかけをつくらせてガラス基板の一部を除去する。

【0014】

レーザー光としては、エキシマレーザー、CO₂レーザー、アルゴンレーザー等の気体レーザーや、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイアレーザなどの固体レーザーや、YAG、YVO₄、YLF、YAlO₃などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザーや、半導体レーザーを用いればよい。また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービームの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本波、第2高調波、第3高調波のいずれでもよく、実施者が適宜選択すればよい。また、走査方法は、縦方向、横方向、斜め方向のいずれでもよく、さらに往復させてもよい。

【0015】

そして除去した部分から剥離させてゆくことを特徴としている。こうすることによって、貼りあわされた2枚の固定基板の間に剥離用のくさびを押し込みやすくする。

【0016】

また、比較的大きな基板を用いる場合、多面取りを行うが、基板の位置合わせなどに用いるアライメントマーカが複数必要となってくる。アライメントマーカは、エッチングホールによって形成している。このエッチングホールはガラス基板を底面とする孔であり、層間絶縁膜およびタングステン膜までも除去されている。このアライメントマーカによって剥離不良が発生することがある。アライメントマーカが設けられた箇所と回路とが剥離する方向に並べられている場合、アライメントマーカの箇所で剥離不良が生じた場合、その剥離する方向の延長上にある回路にダメージを与える恐れがある。

【0017】

そこで、本発明では、基板の周縁部のみにアライメントマーカを配置し、剥離する前にガラス基板の一部としてアライメントマーカごと除去する。アライメントマーカはTFTを作製した後の工程では特に必要でなくなるため、除去しても問題ない。また、剥離不良はアライメントマーカの配置にも関連しているため、アライメントマーカが並べて複数配置されている方向に剥離を行う。また、剥離する方向に合わせて、アライメントマーカの位置と回路との配置を適宜設定する。

10

20

30

40

50

【 0 0 1 8 】

また、フレキシブルなフィルム上に形成されたデバイスの実装において、F P Cを圧着によって貼り付けて端子電極と導通を取るが、この圧着工程において、フィルム上に形成された配線（端子電極に繋がる配線）がダメージを受けてクラックが発生しやすい。フィルムが柔軟性を持っているため加圧変形によってクラックが発生したと推測される。このクラックが大きい場合には断線となる恐れがある。

【 0 0 1 9 】

そこで本発明は、端子電極の接続部を除く全面（端子電極の周縁部を含む）を樹脂で覆い、クラックの発生を防止することも特徴としている。

【 0 0 2 0 】

本明細書で開示する発明の構成は、
第 1 の基板上に素子を含む被剥離層を形成する工程と、
前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を塗布する工程と、
前記有機樹脂膜上に第 1 の両面テープを貼り付ける工程と、
前記第 1 の基板の一部を切断して除去する工程と、
前記第 1 の両面テープに第 2 の基板を貼り付ける工程と、
前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付ける工程と、
前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第 4 の基板を貼り付ける工程と、
前記第 2 の基板を除去する工程と、
前記第 1 の両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の作製方法である。

【 0 0 2 1 】

また、他の発明の構成は、
第 1 の基板上に素子及びアライメントマーカを含む被剥離層を形成する工程と、
前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を形成する工程と、
前記有機樹脂膜上に第 1 の両面テープを貼り付ける工程と、
前記アライメントマーカと重なる前記第 1 の基板の一部を切断して除去する工程と、
前記第 1 の両面テープに第 2 の基板を貼り付ける工程と、
前記第 1 の基板下側に第 2 の両面テープで第 3 の基板を貼り付ける工程と、
前記第 1 の基板の一部を除去した部分から剥離を行い、前記第 1 の基板、前記第 2 の両面テープ、および前記第 3 の基板と、前記素子を含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第 4 の基板を貼り付ける工程と、
前記第 2 の基板を除去する工程と、
前記第 1 の両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の作製方法である。

【 0 0 2 2 】

上記各構成において、前記第 2 の基板および前記第 3 の基板は、前記第 1 の基板よりも剛性の高い基板であり、且つ、前記第 4 の基板はフィルム基板であることを特徴としている。

【 0 0 2 3 】

上記各構成では、第 1 の基板から剥離する際に、その強度等が不十分である場合を考慮して、第 1 の基板に第 3 の基板を貼り合わせて剥離を行っているが、強度等が十分である場合には特に第 3 の基板を貼りあわせることは不必要となる。

【 0 0 2 4 】

また、他の発明の構成は、
第 1 の基板上に素子を含む被剥離層を形成する工程と、

前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を形成する工程と、
前記有機樹脂膜上に両面テープを貼り付ける工程と、
前記第 1 の基板の一部を切断して除去する工程と、
前記両面テープに第 2 の基板を貼り付ける工程と、
前記第 1 の基板の一部を切断して除去した部分から剥離を行い、前記第 1 の基板と素子を含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第 3 の基板を貼り付ける工程と、
前記第 2 の基板を除去する工程と、
前記両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の作製方法である。

10

【 0 0 2 5 】

上記構成において、前記第 2 の基板は、前記第 1 の基板よりも剛性の高い基板であり、且つ、前記第 3 の基板はフィルム基板であることを特徴としている。

【 0 0 2 6 】

また、他の発明の構成は、

第 1 の基板上に素子及び端子電極を含む被剥離層を形成する工程と、

前記素子及び端子電極を含む被剥離層を第 1 の基板から剥離する工程と、

前記素子及び端子電極を含む被剥離層に接着材で第 2 の基板を貼り付ける工程と、

周縁部が樹脂で覆われた端子電極に F P C を圧着する工程と、を有することを特徴とする半導体装置の作製方法である。

20

【 0 0 2 7 】

上記構成において、前記第 1 の基板は、ガラス基板であり、且つ、前記第 2 の基板はフィルム基板であることを特徴としている。

【 0 0 2 8 】

また、上記各構成において、被剥離層を第 1 の基板から剥離する工程は、特に限定されず、公知の方法を用いればよいが、中でも特開 2 0 0 3 - 1 7 4 1 5 3 に記載の剥離および転写技術を用いれば、ガラス基板上で 5 0 0 以上の加熱処理により得られる高い移動度を有する TFT を歩留まりよくプラスチック基板に転写することができる。特開 2 0 0 3 - 1 7 4 1 5 3 に記載の剥離および転写技術は、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離を行う剥離方法である。

30

【 0 0 2 9 】

具体的には、ガラス基板上にスパッタ法でタングステン膜を形成し、スパッタ法で酸化シリコン膜を積層形成する。スパッタ法で酸化シリコン膜を形成する際にアモルファス状態の酸化タングステン層が形成される。そして酸化シリコン膜上に T F T などの素子形成を行い、素子形成プロセスで 4 0 0 以上の熱処理を行うことで酸化タングステン層を結晶化させる。物理的な力を加えると、酸化タングステン層の層内または界面で剥離が生じる。こうして剥離された被剥離層（T F T などの素子含む）をプラスチック基板に転写する。

40

【 0 0 3 0 】

また、上記各構成において、被剥離層は、T F T を代表とする様々な素子（薄膜ダイオード、シリコンの P I N 接合からなる光電変換素子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー））を有する半導体集積回路を含む層である。また、本明細書中では、被剥離層を、分離層とも呼ぶこととする。

【 0 0 3 1 】

また、T F T 構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型 T F T や、ボトムゲート型（逆スタガ型）T F T や、順スタガ型 T F T を用いることが可能である。また、シングルゲート構造の T F T に限定されず、複数のチャネル形成領域を有するマルチゲート型 T F T、例えばダブルゲート型 T F T としてもよい。

50

【 0 0 3 2 】

また、T F Tの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにT F Tの活性層として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。セミアモルファス半導体膜は、少なくとも膜中の一部の領域には、直径0.5～20nmの結晶粒を含んでおり、ラマンスペクトルが 520 cm^{-1} よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、X線回折ではSi結晶格子に由来するとされる（111）、（220）の回折ピークが観測される。また、セミアモルファス半導体膜は、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。セミアモルファス半導体膜の作製方法としては、珪化物気体をグロー放電分解（プラズマCVD）して形成する。珪化物気体としては、 SiH_4 、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などを用いることが可。この珪化物気体を H_2 、又は、 H_2 とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2～1000倍の範囲。圧力は概略0.1Pa～133Paの範囲、電源周波数は1MHz～120MHz、好ましくは13MHz～60MHz。基板加熱温度は300以下でよく、好ましくは100～250。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は $1 \times 10^{20}\text{ cm}^{-3}$ 以下とすることが望ましく、特に、酸素濃度は $5 \times 10^{19}/\text{cm}^3$ 以下、好ましくは $1 \times 10^{19}/\text{cm}^3$ 以下とする。なお、セミアモルファス半導体膜を活性層としたT F Tの電界効果移動度 μ は、 $1 \sim 10\text{ cm}^2/\text{Vsec}$ である。

【 発明の効果 】

【 0 0 3 3 】

本発明により、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離することができる。

【 発明を実施するための最良の形態 】

【 0 0 3 4 】

本発明の実施形態について、以下に説明する。

【 0 0 3 5 】

（実施形態1）

ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。

【 0 0 3 6 】

まず、第1の基板100上に半導体集積回路（ここではCPU）、端子電極（図示しない）、およびアライメントマーカ（図示しない）を含む被剥離層103を形成する。

【 0 0 3 7 】

基板上にスパッタ法で金属膜101a、ここではタングステン膜（膜厚10nm～200nm、好ましくは30nm～75nm）を形成し、さらに大気にふれることなく、酸化物膜102、ここでは酸化シリコン膜（膜厚150nm～200nm）を積層形成する。酸化物膜102の膜厚は、金属膜の膜厚の2倍以上とすることが望ましい。なお、積層形成の際、金属膜101aと酸化シリコン膜102との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が2nm～5nm程度形成される。後の工程で剥離する際、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離が生じる。

【 0 0 3 8 】

なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜と酸化シリコン膜とを O_2 アッシングなどで選択的に除去することが好ましい。

【 0 0 3 9 】

次いで、PCVD法で下地絶縁膜となる酸化窒化シリコン膜（膜厚100nm）（図示し

10

20

30

40

50

ない)を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜(膜厚100nm)を積層形成する。

【0040】

次いで、上記アモルファスシリコン膜を公知の技術(固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など)により結晶化させて、ポリシリコン膜を活性層とするTFTを用いる素子を形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行いアモルファスシリコン膜を結晶化させて結晶構造を有する半導体膜(ここではポリシリコン層)を形成する。ここでは熱処理(500、1時間)の後、結晶化のための熱処理(550、4時間)を行って結晶構造を有するシリコン膜を得る。

10

【0041】

また、他の結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザー光を照射したポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。

20

【0042】

アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため約410以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。また、410以上の熱処理を行うことで、アモルファス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜101bが得られる。410以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡散が行われる。この410以上の熱処理が終了した段階で、比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)を加えることによって、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化

30

【0043】

次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザー光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で結晶構造を有するシリコン膜に対して行う。

【0044】

次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1~5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加したニッケルを膜中から除去するために形成する。なお、バリア層を形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。

40

【0045】

次いで、バリア層上にスパッタ法またはPCVD法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm~400nm、ここでは膜厚100nmで成膜する。

【0046】

その後、650に加熱された炉に入れて3分の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。

50

【 0 0 4 7 】

次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

【 0 0 4 8 】

なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。

【 0 0 4 9 】

次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。

【 0 0 5 0 】

次いで、半導体層を覆うゲート絶縁膜の形成を行った後、ゲート絶縁膜上にゲート電極を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁膜（無機絶縁膜）の形成、ソース電極またはドレイン電極の形成、活性化処理、水素化処理などを適宜行ってポリシリコン膜を活性層とするトップゲート型TFTを作製する。なお、ドーピングする不純物元素としてn型を付与するリンを添加した場合にはnチャネル型TFTを形成することができ、p型を付与するボロンを添加した場合にはpチャネル型TFTを形成することができ、これらを組み合わせればCMOS回路を作製することができる。

【 0 0 5 1 】

なお、ここではTFTの構造としてトップゲート型の例を示したが、特にTFTの構造は限定されず、例えばボトムゲート型や順スタガ型であってもよい。

【 0 0 5 2 】

こうして得られたポリシリコン膜からなる半導体層を用いて、TFTを代表とする様々な素子（薄膜ダイオード、シリコンのPIN接合からなる光電変換素子やシリコン抵抗素子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー））を形成することができる。

【 0 0 5 3 】

こうして、素子を有する回路を含む被剥離層103を形成する。（図1（A））

【 0 0 5 4 】

なお、図1では酸化物膜102と被剥離層103とは別々に示しているが、剥離を行えば、酸化物膜102も被剥離層103と一体となっているため、酸化物膜102も被剥離層の一層と言える。また、酸化物膜102は、被剥離層を保護する層とも言える。

【 0 0 5 5 】

次いで、水またはアルコール類に可溶な接着材からなる保護層104を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：VL-WSHL10）からなる保護層（膜厚30μm）を塗布し、硬化させる。この水溶性樹脂膜は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行になるように接着させることができる。この水溶性樹脂膜を用いない場合、圧着した時に電極やTFTによる凸凹が生じる恐れがある。

【 0 0 5 6 】

次いで、保護層104に第1の両面テープ105を貼り付ける。（図1（B））第1の両面テープ105は、接着面に気泡が入らないように減圧下で貼り付けることが好ましい。なお、106は両面テープ105の保護シートであり、後の工程で保護シートを剥がすことによって両面テープのもう一方の接着面を露呈することができる。

【 0 0 5 7 】

次いで、後の剥離処理を行いやすくするために、金属膜 1 0 1 と酸化物膜 1 0 2 との密着性を部分的に低下させ、さらに基板の一部を除去する処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸化物膜 1 0 2 の層内または界面の一部に損傷を与える処理である。例えばスクライバー装置を用い、押し込み量を 0 . 1 mm ~ 2 mm とし、圧力をかけて動かせばよい。その後、スクライブラインに沿って基板の一部を取り外す。(図 1 (C))

【 0 0 5 8 】

ここで、基板の上面図の一例を図 3 (A) に示す。図 3 (A) において、1 枚の基板に 9 個の CPU を形成する例であり、3 0 1 は基板、3 0 2 はアライメントマーカ、3 0 3 は金属膜パターン、3 0 4 は回路パターン、3 0 5 は基板除去部分である。アライメントマーカ 3 0 2 は金属膜パターンをエッチングすることによって形成されている。図 3 (A) のように基板の一辺を除去することによって、後の剥離処理を行いやすくする。

【 0 0 5 9 】

次いで、保護シート 1 0 6 を剥がして第 1 の固定基板 1 0 7 を貼り付ける。(図 1 (D)) 第 1 の固定基板 1 0 7 も接着面に気泡が入らないように減圧下で貼り付けることが好ましい。

【 0 0 6 0 】

次いで、第 2 の両面テープ 1 0 8 により第 2 の固定基板 1 0 9 を貼り付ける。(図 1 (E)) 第 2 の固定基板 1 0 9 も接着面に気泡が入らないように減圧下で貼り付けることが好ましい。なお、第 2 の固定基板 1 0 9 は、後の剥離処理で基板 1 0 0 が割れることを保護するために貼り付けるものであり、特に貼り付けなくともよい。

【 0 0 6 1 】

次いで、金属膜 1 0 1 a が設けられている第 1 の基板 1 0 0 を物理的手段により引き剥がす。比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。ここではクサビ 1 1 0 を用いて基板の一部を除去したところから押し込んで剥離を進行させる。こうして、酸化シリコン層 1 0 2 上に形成された被剥離層を第 1 の基板 1 0 0 から分離することができる。剥離後の状態を図 1 (F) に示す。

【 0 0 6 2 】

なお、基板の一部を除去したところから剥離を行う方向は、図 3 (A) に示した方向 3 0 6 とすることが望ましい。アライメントマーカ 3 0 2 による剥離不良が生じても剥離する方向の延長上には回路パターンが配置されていないため、回路パターン 3 0 4 にダメージを与えない。

【 0 0 6 3 】

また、アライメントマーカによる剥離不良をなくすため、図 3 (B) に示すようなアライメントマーカ配置として、さらに基板の一部を除去する際にアライメントマーカ 3 1 2 が配置されている基板の一部を剥離前に除去してもよい。なお、図 3 (B) では剥離前に基板の三辺を除去している。図 3 (B) 中、3 1 1 は基板、3 1 2 はアライメントマーカ、3 1 3 は金属膜パターン、3 1 4 は回路パターン、3 1 5 は基板除去部分、3 1 6 は剥離する方向である。

【 0 0 6 4 】

また、図 3 でのアライメントマーカは金属膜パターンをエッチングし、基板まで達する開口としているが、アライメントマーカを酸化物膜までの開口とすれば、金属パターンをエッチングしないため、アライメントマーカによる剥離不良を防止できる。

【 0 0 6 5 】

次いで、酸化物膜 1 0 2 側にプラスチックフィルムからなる第 2 の基板 1 1 2 を接着材 1 1 1 で接着する。(図 2 (A)) 第 2 の基板 1 1 2 も接着面に気泡が入らないように減圧下で貼り付けることが好ましい。接着材 1 1 1 としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が

10

20

30

40

50

挙げられる。第2の基板112の材質としては、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタルアミドからなる合成樹脂を用いればよい。また、Tgが400以上であるHT基板（新日鐵化学社製）を用いてもよい。

【0066】

次いで、第1の両面テープから第1の固定基板を分離させる。（図2（B））そして、第1の両面テープを剥がす。（図2（C））

【0067】

容器114に入れられた溶媒113、ここでは水に漬けることによって、水溶性樹脂からなる樹脂層を溶かして除去する。（図2（D））

10

【0068】

上記工程を経れば歩留まりよく、第1の基板に設けた被剥離層をプラスチックフィルムからなる第2の基板112に転写ができる。（図2（E））

【0069】

さらに転写した被剥離層上に他の素子を形成してもよい。例えば、陽極と、有機化合物を含む層と、陰極とを有する発光素子や、アノード電極とカソード電極の間に光電変換層を挟んだショットキー型のダイオード（光センサ）を形成してもよい。

【0070】

そして、図3に示したように多面取りとした場合には、回路パターンごとに適宜分断を行えばよい。フィルム基板の分断であるため、ガラス基板や石英基板に比べて比較的容易に切断加工を行うことができる。ガラス基板や石英基板を多面取りする場合、スクライパー装置やブレーカ装置などで分断を行うと割れや欠けが生じやすいため、基板のサイズが小さくなればなるほど分断加工が困難となっていた。本発明はフィルム基板であるので小さなサイズの回路パターンもレーザー加工やカッターなどで分断加工が容易にできる。従って、大面積基板から微小なデバイスを大量に歩留まりよく作製することができる。

20

【0071】

（実施形態2）

また、ここではプラスチックフィルム基板などの柔軟性を有するフレキシブル基板に転写後のデバイスに対してFPCを圧着する際、クラック等の不良発生を防止する方法を図4に示す。

30

【0072】

まず、実施の形態1に従ってガラス基板に形成した被剥離層をフレキシブル基板に転写する。ガラス基板上に金属膜を形成した後、酸化物膜404を形成した際に金属膜と酸化物膜の間にアモルファス状態の酸化金属膜を形成する。そして酸化物膜404上に被剥離層を形成する。

【0073】

転写する被剥離層として、素子を有する回路を含む層405aと、端子電極405bとを形成し、その上にクラックを防止するための樹脂からなる保護層405cを形成する。

【0074】

なお、酸化金属膜は、被剥離層を形成するプロセスで400以上の熱処理が加えられることによって結晶化された酸化金属膜403となる。

40

【0075】

そして実施の形態1に従って、この酸化金属膜403と金属膜との界面で分離を行って金属膜が形成されたガラス基板を除去して、酸化金属膜403の表面をフレキシブル基板401と接着層402で貼り合わせる。ここまでの状態の断面図を図4（A）に示し、上面図を図4（B）に示す。

【0076】

端子電極405bは、周縁部を樹脂405cで覆われて保護されている。即ち、図4（B）に樹脂の端部405dを示したように、FPCの接続を行う部分のみ電極面が露出して

50

いる状態となっている。

【0077】

次いで、FPC407を圧着して異方性導電フィルム406により接続を行う。この圧着工程において、樹脂405cによって配線（端子電極に繋がる配線）が保護されているため、加圧変形によるクラックの発生を防止することができる。

【0078】

なお、本明細書中で異方性導電フィルム406とは、熱硬化または熱可塑性の樹脂フィルムの中に導電性の粒子を混ぜたものを指しており、ACF（Anisotropic Conductive Film）とも呼ばれる。2層式ACFであってもよいし、3層式ACFであってもよい。また、FPC407は、絶縁性フィルムに配線が設けられ、ラミネート処理されたフィルムである。

10

【0079】

また、本実施の形態は実施の形態1と自由に組み合わせることができる。

【0080】

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

【実施例1】

【0081】

本実施例では、半導体集積回路、代表的にはCPUをプラスチック基板に転写する例を示す。なお、図5（A）に転写前の断面図を示し、図5（B）に転写後の断面図を示す。

20

【0082】

まず、石英基板やガラス基板等の耐熱性基板20上に、金属層21を形成する。本実施例ではガラス基板として5インチサイズのコーニング1737（またはEAGLE2000）を用いる。

【0083】

なお、金属層21を形成する材料としては、タングステン（W）、モリブデン（Mo）、テクネチウム（Tc）、レニウム（Re）、ルテニウム（Ru）、オスミウム（Os）、ロジウム（Rh）、イリジウム（Ir）、パラジウム（Pd）、または銀（Ag）から選ばれた元素、前記元素を主成分とする合金、または窒化物（例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデン）を単層、または積層して用いることができる。

30

【0084】

本実施例では、ガラス基板上にスパッタ法で金属層21、ここではタングステン膜（膜応力が小さい成膜条件：Ar流量100sccm、成膜圧力2Pa、成膜パワー4kW、基板温度200、膜厚10nm～200nm、好ましくは50nm～75nm）を形成し、さらに大気にふれることなく、酸化物層12、ここではスパッタ法で酸化シリコン膜（膜厚150nm～200nm）を積層形成する。酸化物層12の膜厚は、金属層の膜厚の2倍以上とすることが望ましい。なお、積層形成の際、金属層と酸化シリコン膜との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が2nm～5nm程度形成される。なお、アモルファス状態の酸化金属膜は、図5（A）では点線で示している。後の工程で剥離する際、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離が生じる。なお、剥離後の酸化物層12の表面には酸化タングステン膜が残っており、除去しても構わない。

40

【0085】

なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜と酸化シリコン膜とをSF₆ガスとHeガスを用いたドライエッチング、およびO₂アッシングなどで選択的に除去することが好ましい。

【0086】

次いで、PCVD法で下地絶縁膜13となる酸化窒化シリコン膜（膜厚100nm）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚150n

50

m)を積層形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層である。また、本実施例では後の工程で連続発振型のレーザー光を照射するため半導体膜の膜厚を厚めにしておく。

【0087】

次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするTFTを用いる素子を形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行いアモルファスシリコン膜を結晶化させて結晶構造を有する半導体膜（ここではポリシリコン層）を形成する。ここでは熱処理（500、1時間）の後、結晶化のための熱処理（550、4時間）を行って結晶構造を有するシリコン膜を得る。

【0088】

アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、結晶化させるため410以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水素の拡散を行うことができる。また、400以上の熱処理を行うことで、アモルファス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜が得られる。従って、410

以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡散が行われる。この410以上の熱処理が終了した段階で、比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）を加えることによって、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タングステン膜とタングステン膜との界面で分離を生じさせることができる。なお、結晶構造を有する酸化金属膜が得られる温度の熱処理を行うと酸化金属膜の組成が変化するとともに、酸化金属膜の膜厚は若干薄くなる。また、結晶構造を有する酸化タングステン膜は複数の結晶構造（ WO_2 、 WO_3 、 WO_x （ $2 < x < 3$ ））を有しており、熱処理によって WO_3 は、 WO_2 または WO_x に組成変化する。

【0089】

次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、連続発振型のレーザー光を照射する。大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第2高調波～第4高調波を適用するのが好ましい。代表的には、Nd:YVO₄レーザー（基本波1064nm）の第2高調波（532nm）や第3高調波（355nm）を適用すればよい。連続発振のレーザーを用いる場合には、出力10Wの連続発振のYVO₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面に矩形形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01～100MW/cm²程度（好ましくは0.1～10MW/cm²）が必要である。そして、10～2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

【0090】

次いで、オゾン水で表面を120秒処理して合計1～5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加したニッケルを膜中から除去するために形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1～10nm程度の酸化膜を堆積してバリア層を形成してもよい。なお、バリア層を形成する前に表面のレーザー処理によってできた酸化膜を除去してもよい。

【0091】

次いで、バリア層上にスパッタ法にてゲッターリングサイトとなるアルゴン元素を含む非晶質シリコン膜を10nm～400nm、ここでは膜厚150nmで成膜する。ここでは、

10

20

30

40

50

アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比 ($\text{SiH}_4 : \text{Ar}$) を 1 : 99 とし、成膜圧力を 6.665 Pa (0.05 Torr) とし、RF パワー密度を 0.087 W/cm² とし、成膜温度を 350 とする。

【0092】

その後、550 に加熱された炉に入れて4時間の熱処理を行いゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。

【0093】

次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。

【0094】

次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。

【0095】

次いで、必要があればTFEのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行う。ここでは、ジボラン (B_2H_6) を質量分離しないでプラズマ励起したイオンドーピング法を用いる。

【0096】

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115 nmの厚さで酸化窒化シリコン膜（組成比 $\text{Si} = 32\%$ 、 $\text{O} = 59\%$ 、 $\text{N} = 7\%$ 、 $\text{H} = 2\%$ ）で形成する。

【0097】

次いで、ゲート絶縁膜上に金属膜を形成した後、第2のフォトマスクを用いてパターンニングを行い、ゲート電極、またはゲート配線、端子電極を形成する。次いで、活性層へのドーピングを行ってTFEのソース領域またはドレイン領域の形成を行う。

【0098】

次いで、CVD法により酸化シリコン膜からなる第1の層間絶縁膜を50 nm形成した後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（RTA法）、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。

【0099】

次いで、水素を含む窒化酸化シリコン膜からなる第2の層間絶縁膜を形成して熱処理（300～550 で1～12時間の熱処理）を行い、半導体層を水素化する工程を行う。この工程は第1の層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜の存在に関係なく半導体層を水素化することができる。

【0100】

次いで、第2の層間絶縁膜上に有機絶縁物材料から成る第3の層間絶縁膜を形成する。ここでは膜厚0.8 μmのアクリル樹脂膜を形成する。

【0101】

次いで、第3の層間絶縁膜上にスパッタ法で膜厚250 nm～350 nmの無機絶縁膜から成る第4の層間絶縁膜を形成する。

10

20

30

40

50

【 0 1 0 2 】

次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、層間絶縁膜またはゲート絶縁膜を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。

【 0 1 0 3 】

次いで、金属膜を積層した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属積層膜をエッチングして、TFTのソース電極またはドレイン電極を形成する。そして、レジストからなるマスクを除去する。なお、金属積層膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層積層とする。

10

【 0 1 0 4 】

以上の工程で、ポリシリコン膜を活性層とするトップゲート型TFT15が作製できる。

【 0 1 0 5 】

次いで、無機絶縁膜または有機樹脂からなる第5の層間絶縁膜を形成し、エッチングしてコンタクトホールを形成した後、金属材料からなる接続配線または端子電極を形成する。接続配線の形成により、pチャネル型TFTとnチャネル型TFTとを組み合わせたCMOS回路16が作製される。

【 0 1 0 6 】

なお、各層間絶縁膜（第1乃至第5の層間絶縁膜）としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により得られるSOG膜（例えば、アルキル基を含むSiO_x膜）、またはこれらの積層などを用いることができる。

20

【 0 1 0 7 】

次いで、保護層14を形成し、選択的にエッチングを行って端子部17のみを露呈させる。この保護層14はFPCの実装において圧着によるクラックを防ぐために設けている。ここまでの工程後の断面図が図5(A)である。

【 0 1 0 8 】

保護層14としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により得られるSOG膜（例えば、シロキサン塗布膜を用いたアルキル基を含むSiO_x膜、ポリシラザン塗布膜を用いたSiO_x膜）、またはこれらの積層などを用いることができる。

30

【 0 1 0 9 】

次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでもよい。ここではスピコートで水溶性樹脂（東亜合成製：VL-WSHL10）からなる膜（膜厚30μm）を塗布し、仮硬化させるために2分間の露光を行ったあと、UV光を裏面から2.5分、表面から10分、合計12.5分の露光を行って本硬化させる。この水溶性樹脂膜は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行になるように接着させることができる。この水溶性樹脂膜を用いない場合、第1の固定基板を圧着した時に電極やTFTによる凸凹が生じる恐れがある。

40

【 0 1 1 0 】

次いで、接着材に第1の両面テープを貼り付ける。

【 0 1 1 1 】

次いで、後の剥離を行いやすくするために、金属層と金属酸化膜との密着性、或いは金属酸化膜と酸化物膜との密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、スクライバー装置を用い、押し込み量を0.1mm～2mmとし、圧力をかけて動かした後、ブレイカー装置でガラス基板の一部を分断すればよい。

50

【0112】

次いで、石英基板からなる第1の固定基板を第1の両面テープに固定する。次いで第2の固定基板をガラス基板の下側に第2の両面テープで固定する。

【0113】

次いで、ガラス基板の一部を除去した側から剥離させ、金属層21が設けられているガラス基板20を物理的手段により引き剥がす。ガラス基板20を比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる。こうして、酸化物層12上に形成された被剥離層をガラス基板20から分離することができる。

【0114】

剥離すると、 WO_3 は3分の1（ $1/3$ ）がガラス基板に残存し、残りの3分の2（ $2/3$ ）が被剥離層側に残存する。剥離は、酸化タングステン膜中、特に WO_2 と WO_x との境界、または WO_2 と WO_3 との境界から生じやすい。被剥離層側に酸化タングステン膜は部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。

【0115】

次いで、接着材11でフィルム基板10と酸化物層12（及び被剥離層）とを接着する。接着材11は、第1の両面テープによる第1の固定基板と被剥離層との密着性よりも酸化物層12（及び被剥離層）とフィルム基板10との密着性のほうが高いことが重要である。

【0116】

次いで、第1の両面テープから第1の固定基板を分離させる。次いで、両面テープを剥がす。さらに水を用いて水溶性樹脂を溶かして除去する。

【0117】

以上の工程で、フィルム基板10に転写したTFT15、およびCMOS回路16を用意することができる。（図5（B））本実施例ではこれらの素子を用いてCPUを設計する。

【0118】

なお、実際にフィルム基板に転写したTFTの断面SEM写真を図6、図7に示す。図6の拡大図が図7となっている。図7からゲート長1.2 μm のシングルドレイン構造のTFTが確認できる。

【0119】

また、本実施例では約2万7千個のTFTを用いてCPUを構成し、チップ面積100 mm^2 のレイアウトを実現している。図8に示すように5インチ基板から12チップ形成できる。

【0120】

また、図9は分断後、FPCを圧着した1チップの写真である。FPCを圧着しても保護層14を設けたためクラックなどの断線不良なく実装することができる。

【0121】

また、図10に1チップのブロック図を示し、以下に説明する。

【0122】

まず、オペコードがインターフェース1001に入力されると、解析回路1003（Instruction Decoderともいう）においてコードが解読され、信号が制御信号発生回路1004（CPU Timing Control）に入力される。信号が入力されると、制御信号発生回路1004から、演算回路1009（以下、ALUと示す）、および記憶回路1010（以下、Registerと示す）に制御信号が出力される。

【0123】

なお、制御信号発生回路1004には、ALU1009を制御するALUコントローラ1005（以下、ACONと示す）、Register1010を制御する回路1006（以下、RCONと示す）、タイミングを制御するタイミングコントローラ1007（以下、TCONと示す）、および割り込みを制御する割り込みコントローラ1008（以下、ICONと示す）を含むものとする。

10

20

30

40

50

【 0 1 2 4 】

一方、オペランドがインターフェース 1 0 0 1 に入力されると、A L U 1 0 0 9、および R e g i s t e r 1 0 1 0 に出力される。そして、制御信号発生回路 1 0 0 4 から入力された制御信号に基づく処理（例えば、メモリリードサイクル、メモリライトサイクル、あるいは I / O リードサイクル、I / O ライトサイクル等）がなされる。

【 0 1 2 5 】

なお、R e g i s t e r 1 0 1 0 は、汎用レジスタ、スタックポインタ（S P）、プログラムカウンタ（P C）等により構成される。

【 0 1 2 6 】

また、アドレスコントローラ 1 0 1 1（以下、A D R C と示す）は、1 6 ビットのアドレスを出力する。

10

【 0 1 2 7 】

なお、本実施例に示した C P U の構成は、本発明の作製方法を用いて形成される C P U の一例であり、本発明の構成を限定するものではない。従って、本実施例に示す構成以外の公知の C P U の構成を用いることも可能である。

【 0 1 2 8 】

また、図 1 1 に示したグラフのは、ゲート長 1.2mm、ゲート幅 20mm の N チャンネル型 TFT 及び P チャンネル型 TFT の電流特性であり、N チャンネル型 TFT では、しきい値電圧約 0.8V、S 値約 0.16V/dec、ドレイン電流約 27 mA/mm ($V_{gs}=3.3V$, $V_{ds}=1V$) が、P チャンネル型 TFT では、しきい値電圧約 -0.6V、S 値約 0.14V/dec、ドレイン電流約 16 mA/mm ($V_{gs}=-3.3V$, $V_{ds}=-1V$) が、それぞれ得られている。このように、高特性 TFT が実現できる。

20

【 0 1 2 9 】

また、得られた CPU の評価を行った結果（チップの Shmoo プロット）を図 1 2 に示す。図 1 2 から、電源電圧 3.3V において動作周波数 13MHz の動作が確認されている。また、図 1 2 から、本実施例のチップの動作特性は、比較的簡単な組み込み用 LSI 用途としては十分実用範囲にあるといえる。

【 0 1 3 0 】

また、本実施例では、シングルドレイン構造の TFT を例に説明を行ったが、必要に応じて LDD を設けてもよいし、複数のチャンネル形成領域を有するマルチゲート型 T F T、例えばダブルゲート型 T F T としてもよい。

30

【 0 1 3 1 】

また、本実施例は、実施の形態 1 または実施の形態 2 と自由に組み合わせることができる。

【 実施例 2 】

【 0 1 3 2 】

本実施例では、有機化合物を含む層を有する発光素子をマトリクス状に配置した発光装置を作製する例を示す。

【 0 1 3 3 】

まず、ガラス基板（第 1 の基板 3 0 0）上に素子を形成する。本実施例ではガラス基板として A N 1 0 0 を用いる。実施例 1 と同様に基板上にスパッタ法で金属膜 1 3 0 1 a、酸化物膜 1 3 0 2 を積層形成する。なお、積層形成の際、金属膜 1 3 0 1 a と酸化シリコン膜 1 3 0 2 との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が 2 nm ~ 5 nm 程度形成される。

40

【 0 1 3 4 】

次いで、基板端面に成膜された金属膜と酸化金属膜と酸化シリコン膜とを O₂ アッシングなどで選択的に除去する。

【 0 1 3 5 】

次いで、P C V D 法で下地絶縁膜となる酸化窒化シリコン膜（膜厚 1 0 0 nm）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚 5 4 nm）を積層形成する。

50

【0136】

次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とするTF T 1303を形成する。

【0137】

次いで、一対の電極（陽極、陰極）間に有機化合物を含む膜（以下、「有機化合物層」と記す）を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子を形成する。まず、陽極または陰極となる第1の電極1304を形成する。ここでは第1の電極1304として仕事関数の大きい金属膜（Cr、Pt、Wなど）、または透明導電膜（ITO（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（ In_2O_3 、 ZnO ）、酸化亜鉛（ ZnO ）等）を用い、陽極として機能させる例を示す。

10

【0138】

第1の電極1304を陽極とする場合にはTF T 1303はpチャネル型とすることが好ましい。pチャネル型TF Tと接続させる場合は、陽極と接続させ、陽極上に正孔注入層、正孔輸送層、発光層、電子輸送層と順次積層した後、陰極を形成すればよい。また、nチャネル型TF Tと接続させる場合は、陰極と接続させ、陰極上に電子輸送層、発光層、正孔輸送層、正孔注入層と順次積層した後、陽極を形成すればよい。

【0139】

なお、TF Tのソース電極またはドレイン電極をそのまま第1電極とする場合、またはソース領域またはドレイン領域に接して第1電極を別途形成する場合には、TF Tとは第1電極を含める。

20

【0140】

次いで、第1電極（陽極）の両端には、第1電極の周縁を囲むように隔壁（バンク、障壁、土手などと呼ばれる）1305aを形成する。カバレッジを良好なものとするため、隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径（ $0.2\mu\text{m} \sim 3\mu\text{m}$ ）を有する曲面を持たせることが好ましい。また、隔壁1305aとして、感光性樹脂の反応する波長を有する光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

【0141】

30

また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の材料として有機樹脂を用いた場合、後の工程で水溶性樹脂を塗布した後に除去しやすくなるように隔壁1305aを無機絶縁膜（ SiN_x 膜、 SiN_xO_y 膜、 AlN_x 膜、または AlN_xO_y 膜）で覆うことが好ましい。この無機絶縁膜は、隔壁の一部1305bとして機能する。（図13（A））

【0142】

次いで、水またはアルコール類に可溶な接着材1306を全面に塗布、焼成する。（図13（B））

【0143】

40

次いで、接着材1306に両面テープ1307を貼った後、後の剥離処理を行いやすくするために、金属膜1301aと金属酸化膜1301bとの密着性、或いは金属酸化膜1301bと酸化物膜1302との密着性を部分的に低下させる処理を行う。ここでは CO_2 レーザによって基板の一辺を切断する。

【0144】

次いで、両面テープ1307に第2の基板1308を貼り付ける。さらに、両面テープ1309を用い、第1の基板1300に第3の基板1310を貼り付ける。

【0145】

次いで、上記密着性を部分的に低下させた領域側から剥離させる。剥離後の状態を図13（D）に示す。

50

【0146】

次いで、接着材1311で第4の基板1312と酸化物層1302（及び被剥離層）とを接着する。（図13（E））

【0147】

第4の基板1312としては、プラスチック基板（極性基のついたノルボルネン樹脂からなるARTON：JSR製）を用いる。また、ポリエチレンテレフタレート（PET）、ポリエーテルスルホン（PES）、ポリエチレンナフタレート（PEN）、ポリカーボネート（PC）、ナイロン、ポリエーテルエーテルケトン（PEEK）、ポリスルホン（PSF）、ポリエーテルイミド（PEI）、ポリアリレート（PAR）、ポリブチレンテレフタレート（PBT）、ポリイミドなどのプラスチック基板を用いることができる。

10

【0148】

次いで、両面テープ1307から第2の基板1308を分離させる。（図13（F））

【0149】

次いで、両面テープ1307を剥がす。（図13（G））

【0150】

次いで、溶媒を用いて接着材1306を溶かして除去する。（図13（H））ここで接着材1306が残っていると不良の原因となるため、第1の電極1304の表面を洗浄処理や O_2 プラズマ処理で清浄な表面とすることが好ましい。

【0151】

次いで、必要であれば、多孔質なスポンジ（代表的にはPVA（ポリビニルアルコール）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第1の電極1304表面を擦って洗浄する。

20

【0152】

次いで、有機化合物を含む層1313を形成する直前に、TFE及び隔壁が設けられた基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成する直前に、第1電極に対して紫外線照射を行ってもよい。

【0153】

次いで、第1電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法によって有機化合物を含む層1313を選択的に形成する。有機化合物を含む層1313としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこれらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。

30

【0154】

さらに、有機化合物を含む層上には第2電極（陰極）1314を形成する。（図13（I））陰極1314としては、仕事関数の小さい材料（Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、または化合物 CaF_2 、CaN）の薄膜（発光を透過する膜厚を有する薄膜）と透明導電膜との積層を用いればよい。また、必要であれば、第2電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護層としてはスパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜（SiNO膜（組成比 $N > O$ ）またはSiON膜（組成比 $N < O$ ））、炭素を主成分とする薄膜（例えばDLC膜、CN膜）を用いることができる。

40

【0155】

次いで、封止材となる第5の基板1314に一对の基板間隔を保持するギャップ材が含まれたシール材（図示しない）を描画する。本実施例は発光素子の発光を第5の基板1314に透過させる例であるので、第5の基板1314としては透光性を有する基板であればよい。ここでは熱膨張係数を同じにして反りを防ぐため、第4の基板と同じプラスチック基板（ARTON：JSR製）を用いる。ARTON基板は複屈折しにくく、吸水性が低い基板であり、第5の基板として適している。プラスチック基板を用いる場合、シール材のパターンに描画する前にプラスチック基板とシール材の密着性を上げる前処理（エタノール拭き、UV照射、 O_2 プラズマ処理など）を行うことが好ましい。

【0156】

50

次いで、粘性の低いシール材を数滴滴下し、真空貼り合わせ装置を用いて気泡を発生させることなく、封止基板とアクティブマトリクス基板とを貼り合わせる。真空貼り合わせ装置は、特に柔らかいプラスチック基板同士を貼り合わせる際に有用である。また、粘性の低いシール材を数滴滴下する方法も柔らかいプラスチック基板同士を貼り合わせる際に有用である。この貼り合わせ工程により、封止基板に設けられたシールパターンがアクティブマトリクス基板に設けられた発光領域を囲む位置になるように封止される。また、シール材に囲まれた空間には透明な有機樹脂からなる接着材 1 3 1 5 が充填されるように封止される。(図 1 3 (J))

【 0 1 5 7 】

以上の工程でプラスチック基板 1 3 1 2 と、プラスチック基板 1 3 1 4 とを支持体とし、T F T と発光素子とを備えた発光装置を作製することができる。支持体をプラスチック基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。

【 0 1 5 8 】

また、本実施例の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。

【 0 1 5 9 】

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧 (C V) のものと、定電流 (C C) のものとがある。ビデオ信号が定電圧のもの (C V) には、発光素子に印加される電圧が一定のもの (C V C V) と、発光素子に印加される電流が一定のもの (C V C C) とがある。また、ビデオ信号が定電流のもの (C C) には、発光素子に印加される電圧が一定のもの (C C C V) と、発光素子に印加される電流が一定のもの (C C C C) とがある。

【 0 1 6 0 】

また、本実施例の発光装置において、静電破壊防止のための保護回路 (保護ダイオードなど) を設けてもよい。

【 0 1 6 1 】

また、本実施例は、実施の形態 1、実施の形態 2、または実施例 1 と自由に組み合わせることができる。

【 実施例 3 】

【 0 1 6 2 】

本発明を実施して様々なモジュール (アクティブマトリクス型 E L モジュール、パッシブ型 E L モジュール、液晶表示装置、アクティブマトリクス型 E C モジュール) を完成させることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。

【 0 1 6 3 】

その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ (ゴーグル型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、カード、携帯情報端末 (モバイルコンピュータ、携帯電話または電子書籍等) などが挙げられる。それらの一例を図 1 4 に示す。

【 0 1 6 4 】

図 1 4 (A) は携帯電話であり、本体 2 9 0 1、音声出力部 2 9 0 2、音声入力部 2 9 0 3、表示部 2 9 0 4、操作スイッチ 2 9 0 5、アンテナ 2 9 0 6、画像入力部 (C C D、イメージセンサ等) 2 9 0 7 等を含む。プラスチック基板に転写する本発明により表示部を薄くすることができ、携帯電話の総重量を軽量なものとすることができる。また、プラスチック基板を用いた表示部において、落下時の衝撃による耐久性を向上することができる。

【 0 1 6 5 】

図14(B)はカード、またはカード型の携帯情報端末であり、表示部3011、駆動回路部3013、CPUなどの機能回路部3012、シールパターン3014、バッテリー3015、フレキシブル基板3010である。なお、図14(B)では2枚のフレキシブル基板で挟んだ形態としているが、1枚のフレキシブル基板上に表示部3011、駆動回路部3013、CPUなどの機能回路部3012を設けてもよい。さまざまな機能回路をプラスチック基板に転写する本発明により全体を薄くすることができ、携帯情報端末の重量を軽量なものとすることができる。また、同一ガラス基板上に表示部とCPUなどの機能回路部を形成し、剥離およびプラスチック基板への転写を行ってもよいし、別々のガラス基板上に表示部とCPUなどの機能回路部を形成し、剥離を行って、同一プラスチック基板に転写を行ってもよい。

10

【0166】

図14(C)はノート型パーソナルコンピュータであり、本体3201、筐体3202、表示部3203、キーボード3204、外部接続ポート3205、ポインティングマウス3206等を含む。プラスチック基板に転写する本発明により表示部3203を薄くすることができる。また、本発明により、CPU(図示しない)をプラスチック基板上に設けることができ、軽量化が実現できる。また、プラスチック基板を用いた表示部において、落下時の衝撃による耐久性を向上することができる。

【0167】

以上の様に、本発明を実施して得た半導体装置は、あらゆる電子機器の一部として用いても良い。なお、本実施例の電子機器には、実施の形態1、実施の形態2、実施例1、または実施例2のいずれの構成を用いて作製された半導体装置を用いても良い。

20

【産業上の利用可能性】

【0168】

本発明により、大きな面積を有する基板を用いて多面取りを行っても、歩留まりよく剥離、転写、および実装を実現することができる。

【0169】

また、本発明はフィルム基板で多面取りを行うことができ、小さなサイズの回路パターンもレーザー加工やカッターなどで分断加工が容易にできる。従って、大面積基板から微小なデバイスを大量に歩留まりよく作製することができる。

【図面の簡単な説明】

30

【0170】

【図1】本発明の作製工程を示す断面図。(実施の形態1)

【図2】本発明の作製工程を示す断面図。(実施の形態1)

【図3】本発明の剥離工程の上面図。(実施の形態1)

【図4】本発明の作製工程を示す断面図および上面図。(実施の形態2)

【図5】実施例1を示す断面図。

【図6】転写後の表面および断面の写真図である。(実施例1)

【図7】TFT断面のSEM写真図である。(実施例1)

【図8】フィルム基板に設けられた複数のCPUの写真図である。(実施例1)

【図9】フィルム基板に設けられた1チップのCPUの写真図である。(実施例1)

40

【図10】ブロック図を示す図である。(実施例1)

【図11】TFTの電流特性を示す図である。(実施例1)

【図12】CPUの評価結果を示す図である。(実施例1)

【図13】発光装置の作製工程を示す図。(実施例2)

【図14】電子機器の一例を示す図。(実施例3)

【符号の説明】

【0171】

100：第1の基板


101a：金属膜

101b：金属酸化膜


50

102 : 酸化物層
 103 : 被剥離層
 104 : 保護層


【図1】




【図2】




【図 3】




【図 4】




【図 5】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図6】




【図7】



【図 8】



【図 9】



フロントページの続き

(72)発明者 鶴目 卓也

神奈川県厚木市長谷３９８番地 株式会社半導体エネルギー研究所内

審査官 加藤 俊哉

(56)参考文献 特開２００３－２２９５４８（ＪＰ，Ａ）

特開２００３－１７４１５３（ＪＰ，Ａ）

国際公開第０２／０８４７２１（ＷＯ，Ａ１）

特表２００４－５３５６６４（ＪＰ，Ａ）

特開平０７－２６３２９１（ＪＰ，Ａ）

特開平１１－１６８０５３（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)

H 0 1 L 2 1 / 0 2

H 0 1 L 2 1 / 3 3 6

H 0 1 L 2 7 / 1 2

H 0 1 L 2 9 / 7 8 6