(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2017-0021951
(43) 공개일자 2017년03월02일

(51) 국제특허분류(Int. Cl.)
H01L 21/02 (2006.01) *H01L 21/324* (2017.01)
H01L 51/00 (2006.01) *H01L 51/05* (2006.01)
(52) CPC특허분류
H01L 21/02282 (2013.01)
H01L 21/02337 (2013.01)
(21) 출원번호 10-2015-0116057
(22) 출원일자 2015년08월18일
심사청구일자 2015년08월18일

(71) 출원인
인천대학교 산학협력단
인천광역시 연수구 아카데미로 119 (송도동)
(72) 발명자
박영돈
인천광역시 연수구 아카데미로 119 인천대학교 공과대학 8호관 에너지화학공학과 570호 (송도동)
나진영
경기도 수원시 팔달구 장안로5번길 45, 105동 1009호(화서2동, 성원상떼빌아파트)
(74) 대리인
차준용


전체 청구항 수 : 총 13 항

(54) 발명의 명칭 **스핀 코팅을 이용한 반도체 고분자 박막의 형성 방법**

(57) 요 약

본 발명은 스핀 코팅을 이용한 반도체 고분자 박막의 형성 방법에 관한 것으로, 더욱 상세하게는 반도체 고분자(예컨대, P3HT) 용액을 스핀 코팅하여 박막 형성시 스핀 코팅 시간(Spinning time)을 수 초(3~5초) 내로 짧게 제한하여 박막에서의 반도체 고분자 응고와 관련된 느린 성장 프로세스를 유도함으로써, 균일하면서도 결정성이 높은 박막을 얻을 수 있고, 이를 채용한 소자의 전기적 성능을 크게 향상시킬 수 있는 반도체 고분자 박막의 형성 방법, 이를 통해 형성된 반도체 고분자 박막, 및 이를 포함한 전계효과 트랜지스터(FETs)에 관한 것이다.

대 표 도 - 도5



(52) CPC특허분류
H01L 21/324 (2013.01)
H01L 51/0036 (2013.01)
H01L 51/0508 (2013.01)
H01L 2924/1307 (2013.01)

이 발명을 지원한 국가연구개발사업
과제고유번호 2014R1A1A2057015
부처명 교육부
연구관리전문기관 한국연구재단
연구사업명 기본연구
연구과제명 π-전자분자 기반 n차원 나노구조체의 전하이동 메카니즘 분석
기 여 율 1/1
주관기관 인천대학교 산학협력단
연구기간 2015.05.01 ~ 2016.04.30

명 세 서

청구범위

청구항 1

반도체 고분자가 용매에 용해된 반도체 고분자 용액을 기판 상에 스핀 코팅(Spin coating)하되,

스핀 코팅 시간(Spinning time)을 3~5초로 짧게 제한하여,

기판 상의 박막이 완전 건조되기 전에 스핀 코팅을 마감하는 것을 특징으로 하는,

반도체 고분자 박막의 형성 방법.

청구항 2

제1항에 있어서,

상기 반도체 고분자는 폴리사이오펜(Polythiophene)인 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 3

제2항에 있어서,

상기 폴리사이오펜은 폴리(3-헥실사이오펜)(Poly(3-hexylthiophene); P3HT)인 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 4

제3항에 있어서,

상기 용매는 클로로벤젠(CB)인 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 5

제4항에 있어서,

스핀 코팅 시간(Spinning time)은 3초인 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 6

제1항에 있어서,

스핀 코팅을 마감한 후, 박막 내의 잔류 용매를 완전 건조시키는 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 7

제6항에 있어서,

스핀 코팅 및 건조 후, 박막에 대하여 별도의 후처리를 수행하지 않는 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 8

제7항에 있어서,

상기 별도의 후처리는 열적 어닐링 또는 용매 어닐링인 것을 특징으로 하는 반도체 고분자 박막의 형성 방법.

청구항 9

제1항 내지 제8항 중 어느 한 항에 따라 스핀 코팅되어 형성된 반도체 고분자 박막.

청구항 10

제9항에 있어서,

상기 반도체 고분자 박막의 평균 평방근 표면 거칠도(Root-mean-square surface roughness)는 3~4.5nm인 것을 특징으로 하는 반도체 고분자 박막.

청구항 11

제9항에 따른 반도체 고분자 박막을 포함하는 전계효과 트랜지스터(Field-Effect Transistors; FETs).

청구항 12

제11항에 있어서,

상기 반도체 고분자 박막은 3초 동안 스핀 코팅되어 형성된 것이고,

상기 전계효과 트랜지스터의 평균 전계효과 이동도는 $1.4\times10^{-2}cm^{2}V^{-1}s^{-1}$인 것을 특징으로 하는 전계효과 트랜지스터.

청구항 13

제11항에 있어서,

상기 반도체 고분자 박막은 3초 동안 스핀 코팅되어 형성된 것이고,

반도체와 유전체 사이의 최대 계면 트랩 밀도(Maximum interfacial trap density)는 $7.54\times10^{12}cm^{-2}$인 것을 특징으로 하는 전계효과 트랜지스터.

발명의 설명

기 술 분 야

[0001] 본 발명은 스핀 코팅을 이용한 반도체 고분자 박막의 형성 방법에 관한 것으로, 더욱 상세하게는 반도체 고분자(예컨대, P3HT) 용액을 스핀 코팅하여 박막 형성시 스핀 코팅 시간(Spinning time)을 수 초(3~5초) 내로 짧게 제한하여 박막에서의 반도체 고분자 응고와 관련된 느린 성장 프로세스를 유도함으로써, 균일하면서도 결정성이 높은 박막을 얻을 수 있고, 이를 채용한 소자의 전기적 성능을 크게 향상시킬 수 있는 반도체 고분자 박막의 형성 방법, 이를 통해 형성된 반도체 고분자 박막, 및 이를 포함한 전계효과 트랜지스터(FETs)에 관한 것이다.

배 경 기 술

[0002] 스핀 코팅(Spin coating)은 매우 쉽고 저렴하게 고효율로 재현가능한 균일한 박막을 형성할 수 있는 다용도 코팅 기술로서, 용액-공정 유기/무기 전자 소자의 제작에 널리 사용되고 있다. 예를 들어, 유기 반도체가 기판 상에 스핀 코팅되어 제작된 고성능 유기 전계효과 트랜지스터(Organic Field-Effect Transistors; OFETs)는 차세대 플렉서블 프린티드 일렉트로닉스(Flexible printed electronics)를 실현하기 위한 핵심 요소로서 특별한 관심을 끌고 있다.

[0003] 스핀 코팅에 의해 제조된 OFETs의 성능은 코팅된 반도체 층의 모폴로지(Morphology) 및 고체-상태 정렬성과 관계가 깊으며, 이러한 특성들은 스핀 코팅 도중 적용된 공정 조건, 예컨대 용매의 성질, 기판의 온도 및 표면 특성, 용매의 증기압력, 스피닝 속도(Spinning speed), 스피닝 시간(Spinning time) 등에 크게 의존한다. 즉 모든 공정 요소를 세심하게 조절하면 주어진 반도체 재료의 본질적 한계 내에서 스핀 코팅에 의해 제작되는 OFETs의 성능을 최대로 구현할 수 있다.

[0004] 스핀 코팅 공정에 있어서 다양한 공정 요소의 함수로 두께를 정확하게 예측하기 위한 다수의 수학적 모델들이 개발되어 왔다. 한편 얻어진 박막의 분자-규모 구조 및 특성은 쉽게 예측할 수 없는바, 이는 스핀 코팅 공정 자체가 많은 메커니즘들이 연관된 매우 복잡한 과정이기 때문이다. 따라서 공정 조건이 OFETs의 성능에 미치는 영향은 실험적으로 테스트되어야만 한다.

[0005] 예를 들어, 스피닝 속도를 조절하여 원심력 및 전단력의 세기를 변경함으로써 최종 박막의 두께, 거칠기 및 결정 구조를 변화시킬 수 있으며, 이러한 특징들은 OFETs의 전하 주입 및 수송 특성에 영향을 미친다. 스피닝 속도, 재료 및 조건에 따라 서로 다른 거동이 얻어질 수 있다.

[0006] OFETs 제작 도중 사용되는 용매의 선택 또한 OFET 성능에 영향을 미칠 수 있다. 용매의 증발 속도가 느리면 고분자 사슬의 자기-조직화(Self-organization)에 필요한 시간이 확보되어 고도 결정 박막의 성장을 촉진할 수 있다. 그러나 고비점 용매의 사용은 높은 표면 에너지를 지닌 기판에만 제한되며, OFETs에 있어서 언제나 높은 전하 이동도를 구현하지는 못하는바, 이는 박막의 디웨팅(De-wetting), 열악한 결정 연결 및 잔류 용매로부터의 전하 트래핑(Charge trapping) 때문이다. 그럼에도 불구하고, 이러한 경험법칙들은 연구자들이 공정-구조-특성-성능 간의 상관관계를 규명하고 특성화하는데 큰 도움이 될 수 있다. 추가적인 노력을 통해 이러한 상관관계를 명확히 하면 OFETs의 성능을 개선하고 OFET-기반 고도 집적 회로 및 소자의 상용화에도 기여할 수 있을 것이다.

[0007] 그러나, 현재까지 스핀 코팅 시간("스피닝 시간")이 OFET 성능에 미치는 영향에 대해서는 알려진 바가 거의 없다. 용액-공정 OFETs 제작에 대한 대부분의 보고들은 스피닝 시간을 용매의 휘발성에 따라 40초~180초의 범위로 단순 기술하고 있을 뿐이다.

[0008] 아울러, 스핀 코팅(Spin-coating)의 경우 일반적으로 박막의 균일성은 우수하지만 결정성이 낮은 단점이 있고, 드롭 캐스팅(Drop-casting)의 경우 박막의 결정성은 높지만 균일성이 떨어지는 단점이 있는데, 이들의 장점만을 취하고 단점을 보완할 수 있는 코팅 방안이 모색되어야 한다.

[0009] 이에, 유기 반도체 고분자를 기판 상에 스핀 코팅시 스피닝 시간과 박막 건조 거동 간의 상관관계를 적극 규명하여, 스핀 코팅(균일, 저결정) 및 드롭 캐스팅(비균일, 고결정)의 장점만을 조화롭게 구현함으로써, 박막의 구조적 특성(균일성 및 결정성)과 소자의 전기적 특성을 크게 향상시킬 수 있는 새로운 코팅 조건에 대한 개발이 요구되고 있다.

선행기술문헌

비특허문헌

[0010] (비특허문헌 0001) Tsao, H. N. et al. The Influence of Morphology on High-Performance Polymer Field-Effect Transistors. Adv. Mater. 21, 209-212 (2009).

발명의 내용

해결하려는 과제

[0011] 상기와 같은 종래기술의 문제점을 해결하기 위해, 본 발명자들은 반도체 고분자 응고(고화; Solidification) 과정 중 스핀 코팅 시간이 마이크로구조 변화에 미치는 영향을 체계적으로 특성화하고, 이러한 요소와 제작되는 고분자 전계효과 트랜지스터(FETs) 성능 간의 상관관계를 확립하고자 예의 연구를 거듭하였다.

[0012] 그 결과, 본 발명자들은 짧은 스핀 코팅 시간을 적용할 경우, 습(Wet) 박막 내에 존재하는 잔류 용매에 의해 고분자 분자로부터 형성된 π-π 스태킹 구조가 서서히 성장하고 더욱 큰 정렬 정도를 나타내어 공액 고분자 박막의 균일성, 모폴로지 및 분자정렬성이 현저하게 향상됨을 확인하였다. 이처럼 향상된 정렬성은 당해 박막을 사용하여 제조된 FETs의 전하 운반체 수송(Charge carrier transport)을 증대시켰다.

[0013] 이를 통해, 본 발명은 스핀 코팅 시간 조절에 기초하여 고성능 FETs에 적합한 최적의 반도체 고분자 박막을 효율적, 경제적으로 형성할 수 있는 방법을 제공하고자 한다.

[0014] 나아가, 본 발명자들은 다양한 첨가제(Processing additive)의 물리적 특성이 스핀 코팅 도중 박막의 건조 거동과 FETs의 특성에 미치는 영향에 대해서도 함께 조사를 수행하였다.

과제의 해결 수단

[0015] 상기한 기술적 과제를 달성하고자, 본 발명은 반도체 고분자가 용매에 용해된 반도체 고분자 용액을 기판 상에 스핀 코팅(Spin coating)하되, 스핀 코팅 시간(Spinning time)을 3~5초(예컨대, 3초 또는 5초; 바람직하게는, 3초)로 짧게 제한하여, 기판 상의 박막이 완전 건조되기 전에 스핀 코팅을 마감하는 것을 특징으로 하는, 반도체 고분자 박막의 형성 방법을 제공한다.

[0016] 본 발명자들은 스피닝 시간이 고분자 박막에서의 마이크로구조 변화에 미치는 영향을 최초로 체계적으로 조사하였고, 그 결과 본 발명에 이르렀다. 구체적으로 본 발명자들은 원자력 현미경(AFM), 2차원 스침각 X선 회절(Grazing incidence X-ray diffraction; 2D GIXD), UV-Vis 분광법 등을 이용하여 반도체 고분자 박막의 모폴로지, 마이크로구조 및 광학적 및 전기적 특성을 면밀하게 조사하였다. 스핀 코팅 공정을 광학적으로 모니터링하여 스핀 코팅 도중 용액의 건조 거동에 대한 중요한 정보를 얻을 수 있었고, 짧은 스피닝 시간이 반도체 고분자 박막의 전하 수송 특성을 향상시키는 이유에 대해 설명할 수 있었다.

[0017] 스핀 코팅 과정 중, 용매 분자는 얇은 액체막 표면으로부터 증발하고 대류 흐름 하에서 박막 가장자리 쪽으로 빠르게 이동한다. 이때 본 발명은 박막이 완전히 건조되기 전에 기판의 스피닝을 중지함으로써, 고분자 매체 내에 잔류 용매가 머무르게 하여 고도로 농축된 겔형 박막을 형성하게 한다. 상기 잔류 용매는 표면 쪽으로 천천히 확산하고 박막 표면을 통해 증발되는바, 이러한 공정은 드롭 캐스팅(Drop-casting) 과정 중 발생하는 느린 성장 프로세스와 흡사하다. 즉 본 발명에 따르면 충분한 양의 잔류 용매가 박막 내의 고분자 백본에 이동성을 부여하고, 그 결과 고분자 사슬 간의 자기-조직화(Self-organization)가 효과적으로 유도되어 균일하면서도 결정성이 높은 박막 구조를 형성할 수 있다.

[0018] 본 발명에 있어서, 상기 반도체 고분자로는 폴리사이오펜(Polythiophene), 더욱 상세하게는 알킬 측쇄를 함유하는 폴리사이오펜, 예를 들어 폴리(3-알킬사이오펜), 바람직하게는 폴리(3-헥실사이오펜)(Poly(3-hexylthiophene); P3HT)을 사용할 수 있다. 상기 폴리(3-알킬사이오펜) 분자는 견고한 방향족(고리형) 백본 및 사이오펜의 3-위치에 존재하는 가용성 알킬 사슬로 구성된다.

[0019] 상기 용매로는 클로로벤젠(CB)을 사용할 수 있다. 클로로벤젠(CB)은 비점(131℃)이 높기 때문에 스핀 코팅 시간의 윈도우를 넓게 설정할 수 있는 장점이 있다.

[0020] 본 발명에 따르면, 상기와 같은 짧은 시간의 스핀 코팅을 거친 후, 박막을 진공 상태 등에 노출시켜 박막 내 잔류 용매를 마저 건조시킴으로써 응고를 마무리하고 박막 형성을 완성할 수 있다.

[0021] 즉, 본 발명은 스핀 코팅 및 일반적인 건조 외에, 박막에 대하여 열적 어닐링 또는 용매 어닐링과 같은 별도의 후처리(Post-treatment)를 수행하지 않고도 고성능의 박막을 형성할 수 있는 큰 장점이 있다.

[0022] 나아가, 본 발명자들은 소정의 첨가제를 사용함으로써 용액의 건조 거동을 조절할 수 있으며, 이를 통해 고분자 박막 응고 시간이 크게 변화함을 확인하였다. 즉 소정의 스피닝 시간 조건 하에서 다양한 첨가제로 처리된 고분자 FETs를 특성화한 결과, 첨가제의 사용에 의해 유효 스피닝 시간 범위가 유연하게 조절될 수 있음을 확인하였다.

[0023] 본 발명의 다른 측면에 따르면, 상기와 같은 방법에 따라 스핀 코팅되어 형성된 반도체 고분자 박막, 및 이를 포함하는 전계효과 트랜지스터(Field-Effect Transistors; FETs)가 제공된다.

[0024] 본 발명에 따른 반도체 고분자 박막은 균일성이 우수하고 매우 매끄러운(Smooth) 표면을 지니는바, 구체적으로 본 발명의 박막은 3~4.5nm 수준의 평균 평방근 표면 거침도(Root-mean-square surface roughness)를 지니는 것일 수 있다.

[0025] 본 발명은 종래와 달리 매우 짧은 스핀 코팅 시간을 적용하여 특별한 후처리 공정 없이 박막의 구조적, 전기적 특성을 현저히 향상시킨 기술로서, 본 발명에 따라 형성된 반도체 고분자 박막은 고성능 고분자 FETs의 제작에 매우 유용하게 적용될 수 있다. 예를 들어, 본 발명에 따라 균일성, 결정화도 및 분자정렬성이 향상된 폴리사이오펜 박막(스핀 코팅: 3초)을 전도성 유기 박막 층으로 사용하여 제조된 전계효과 트랜지스터(FETs)는 최대 1.4×10^{-2} $cm^2V^{-1}s^{-1}$ 정도의 높은 평균 전계효과 이동도(Average field-effect mobility) 값을 지니며, 반도체와 유전체 사이의 최대 계면 트랩 밀도(Maximum interfacial trap density) 또한 7.54×10^{12} cm^{-2} 수준으로 매우 낮다.

발명의 효과

[0026] 본 발명에 따르면 스핀 코팅 시간을 수 초 수준으로 제한하는 간편하고 효율적인 방법을 통해 균일하면서도 고결정성의 박막을 얻을 수 있는바, 이는 스핀 코팅(균일, 저결정) 및 드롭 캐스팅(비균일, 고결정)의 장점이 어우러진 새로운 코팅 방법에 해당한다.

[0027] 구체적으로, 본 발명에 따르면 박막 표면의 균일성과 더불어 박막 내의 분자정렬성, 결정화도, 전하 운반체 수송(전하 이동도) 및 고분자 FETs 소자의 성능을 크게 향상시킬 수 있다.

[0028] 또한, 본 발명은 이러한 효과를 구현함에 있어 기존 열적 어닐링, 용매 어닐링 등의 후처리를 수행할 필요가 없다.

[0029] 아울러, 본 발명에 따른 단시간 스핀 코팅 방법은 높은 전하 운반체 이동도를 우수한 재현성으로 구현할 수 있다.

도면의 간단한 설명

[0030] 도 1은 용액 및 박막 상태에서 P3HT의 정규화된 흡수 스펙트럼을 나타낸 도면이다.

도 2의 (a)는 다양한 스피닝 시간 동안 스핀 캐스팅된 P3HT 박막에 있어, 0-2 전이(λ = 530nm)에서의 정규화된 흡수 밴드를 보여주는 UV-Vis 흡수 스펙트럼; (b)는 정규화된 UV-Vis 흡수 밴드의 확대도;이다(* 스핀 코팅 공정 중 적용된 스피닝 시간 = 화살표 방향을 따라 감소; 삽입도 = 첫번째(λ = 603nm) 및 두번째(λ = 558nm) 전자진동 전이 간의 강도 비율과, 사슬간 커플링 에너지 W를 스피닝 시간의 함수로 나타낸 것).

도 3은 다양한 스피닝 시간((a) 3초, (b) 5초, (c) 10초, (d) 30초, (e) 60초) 동안 스핀 캐스팅된 P3HT 박막의 AFM 상 이미지(* 삽입도 = 각 박막의 높이 이미지);와 (f) 박막 표면의 평균 평방근(RMS) 거침도;를 나타낸 도면이다.

도 4는 다양한 스피닝 시간 동안 스핀 캐스팅된 P3HT 박막들로부터 제조된 FETs(V_G steps = 0V, -20V, -40V,

-60V, -80V)의 출력 특성(I_D-V_D)을 나타낸 그래프이다.

도 5 (a)는 다양한 스피닝 시간 동안 스핀 캐스팅된 P3HT 박막들로부터 제조된 FETs(V_D = -80V)의 전달 특성(I_D-V_G)을 나타낸 그래프; (b)는 P3HT FETs로부터 얻어진 소자 특성(전계효과 이동도 및 온/오프 비율)을 스피닝 시간의 함수로 나타낸 그래프;이다.

도 6은 다양한 스피닝 시간((a) 3초, (b) 5초, (c) 10초, (d) 30초, (e) 60초) 동안 스핀 캐스팅된 P3HT 박막의 평균 전계효과 이동도;와 (f) 드롭 캐스팅된 P3HT 박막의 평균 전계효과 이동도;를 나타낸 도면이다(* 본 발명 방법의 균일성을 보여줌; 각 샘플에 있어 색깔 차이(농담) = 1인치 정사각형 웨이퍼 내 유닛 셀의 전계효과 이동도).

도 7의 (a)는 다양한 스피닝 시간(3초, 5초, 10초, 30초, 60초) 동안 스핀 캐스팅된 P3HT 박막들로부터 제조된 FETs로부터 획득한 2D GIXD 패턴; (b)는 P3HT 결정 구조에 관한 정보를 평면 인덱스와 함께 나타낸 개략도; (c)는 P3HT 박막으로부터 획득한 평면외(Out-of-plane) 방향 X-선 강도 1D 프로파일; (d)는 P3HT 박막으로부터 획득한 평면내(In-plane) 방향 X-선 강도 1D 프로파일;이다(* 삽입도 = 각 스캔 방향에 있어 (100) 또는 (010) 피크 각각의 정규화된 강도를 스피닝 시간의 함수로 나타낸 것).

도 8은 다양한 스피닝 시간(3초, 5초, 10초, 30초, 60초) 동안 스핀 캐스팅된 P3HT 박막의 두께를 나타낸 그래프이다.

도 9의 (a)는 P3HT 박막들로부터 획득한 평면외(Out-of-plane) 방향의 확대된 (100) X-선 프로파일; (b)는 다양한 스피닝 시간에 있어, X-선 회절 패턴의 FWHM(좌축) 및 셰러 방정식으로부터 계산한 상관 길이(우축)를 나타낸 그래프;이다.

도 10은 2D GIXD 분석으로부터 추출한 δb-h^2 플롯이다(* δb = 각 회절 피크의 적분폭; h = 회절 피크의 차수).

도 11은 SiO_2/Si 기판 상에 다양한 스피닝 시간 동안 스핀 캐스팅된 PTAA 박막에 대한 평면외 GIXD 강도를 산란각 2Θ의 함수로 나타낸 그래프이다.

도 12의 (a)는 다양한 스피닝 시간 동안 스핀 캐스팅된 무정형 PTAA 박막들로부터 제조된 FETs(V_D = -80V)의 전달 특성(I_D-V_G)을 나타낸 그래프; (b)는 PTAA FETs로부터 얻어진 전계효과 이동도를 스피닝 시간의 함수로 나타낸 그래프;이다.

도 13의 (a) 스피닝 개시 후 특정 시간에서의 스핀 코팅 공정 비디오 현미경 이미지(* P3HT 용액 = 클로로벤젠 용매 내 1 wt% P3HT); (b)는 스핀 코팅 단계를 개략적으로 보여주는 다이어그램;이다.

도 14의 (a)는 스핀 코팅 과정 중 완전 응고 시간(ts)을 P3HT 용액의 첨가제 부피 비율의 함수로 나타낸 그래프이다(* (a) = 양용매 첨가제; (b) = 비용매 첨가제; 첨가제의 비점은 화살표 방향을 따라 증가).

도 15는 2 vol% 용매 첨가제를 사용한 경우, 다양한 스피닝 시간 동안 스핀 캐스팅된 P3HT 박막들로부터 제조된 FETs(V_D = -80V)의 전달 특성(I_D-V_G)을 나타낸 그래프이다(* (a) = 1,2-디클로로벤젠(DCB); (b) 아세토나이트릴(ACN)).

도 16은 P3HT FETs로부터 얻은 전계효과 이동도를 스피닝 시간의 함수로 나타낸 그래프이다(* Bare = 용매 첨가제를 사용하지 않고 제조된 P3HT FETs; 삽입도 = 전하 운반체 이동도 감소의 시작 지점 차이를 강조하여 나타낸 것; 화살표 = 이동도 값의 포화 거동을 강조하여 나타낸 것).

발명을 실시하기 위한 구체적인 내용

[0031] 이하, 실시예 및 실험예를 통해 본 발명을 보다 구체적으로 설명한다. 그러나 이들 예는 본 발명의 이해를 돕기 위한 것일 뿐 어떠한 의미로든 본 발명의 범위가 이들 예로 한정되는 것은 아니다.

[0032] **실시예: 폴리사이오펜 박막 및 FETs 소자의 제조**

[0033] Rieke Metals, Inc.로부터 입수한 P3HT(위치규칙성 ~95%, 분자량 Mw = 20~30kDa)를 추가적인 정제 없이 사용하

였다.

[0034] 클로로포름, 클로로벤젠, 1,2-디클로로벤젠, 1,2,4-트리클로로벤젠, 아세토나이트릴, 1,8-디아이오도옥탄 및 1,8-옥탄디티올은 Aldrich로부터 입수한 그대로 사용하였다.

[0035] 고도로 도핑된 Si를 게이트 전극 및 기판으로 사용하고, 열적으로 성장된 300nm 두께의 SiO_2 층을 게이트 유전체(용량 = 10.8 $nFcm^{-2}$)로 사용하였다. 기판은 초음파기를 이용하여 아세톤 및 에탄올에서 30분 동안 세척한 후 N_2 흐름 하에서 건조시킨 다음 사용하였다.

[0036] 또한, 헥사메틸디실라젠(HMDS)(Aldrich)을 유기 활성 물질 및 유전체 층 사이의 유기 중간 층 물질로 사용하여 스핀 캐스팅(Spin casting)을 통해 SiO_2 기판 상에 적용하였다.

[0037] 용액이 증발되지 않도록 밀봉된 바이알에서 40℃로 용해시켜 P3HT 클로로벤젠 용액을 제조한 다음, 따뜻한 P3HT 용액을 실온까지 냉각시켰다.

[0038] 첨가제 사용의 경우, 첨가제 용매를 다양한 부피 비율(클로로벤젠 기준)로 P3HT 용액에 점차적으로 도입하여 총 농도가 1 wt%가 되게 한 다음, 용액을 50℃에서 밤새 교반하였다.

[0039] PTAA 클로로벤젠 용액(0.5 wt%)은 40℃에서 용해시켜 제조하였다.

[0040] P3HT 또는 PTAA 용액을 1500rpm에서 다양한 스피닝 시간(3, 5, 10, 30 및 60초)(Spin-1200D, Midas) 동안 스핀 코팅하였다.

[0041] 샘플을 진공 하에 두어 용매를 완전 증발시켰다.

[0042] 섀도 마스크(채널 길이 = 100㎛, 채널 폭 = 2000㎛)를 통해 금을 증발(증착)시켜 P3HT(또는 PTAA)-기반의 OFETs를 제조하였다.

[0043] 한편, 자외선-가시광 흡수 측정(UV-Vis absorption measurements)을 위해 Si 기판 대신 투명 유리 기판 상에 동일한 P3HT 박막들을 형성하였다.

[0044] **실험 조건: P3HT 박막 및 소자의 특성 평가**

[0045] UV-Vis 분광광도계(CARY-5000, Varian)를 사용하여 UV-Vis 흡수 스펙트럼을 확보하였다.

[0046] 캐스트 P3HT 박막의 두께 값은 엘립소미터(J. A. Woollam Co. Inc.)를 사용하여 측정하였다.

[0047] 박막의 모폴로지는 원자력 현미경(AFM, Multimode 8, Digital Instruments)을 통해 특성화하였다.

[0048] 또한, 스침각 X선 회절(Grazing incidence X-ray diffraction; GIXD) 조사를 수행하였다(한국 포항 가속기 연구소 내 3C, 5A, 9A, 및 9C beamline).

[0049] 실온(RT) 조건 하에서 반도체 분석기(Keithley 4200)를 사용하여 OFETs의 전기적 성능을 특성화하였다.

[0050] 전계효과 이동도(μ_{FET}) 및 문턱전압(Threshold voltage; V_T)은 포화 영역(V_D = -80V)에서 하기 식 1에 의거하여 평가하였다:

[0051] [식 1]

[0052] $$I_D = \frac{W}{2L}\mu_{FET}C_g\left(V_G - V_T\right)^2$$

[0053] (상기 식에서, I_D = 드레인 전류; C_g = 게이트 유전체의 용량; V_G = 게이트-소스 전압)

[0054] **실험예 1: 분광 특성(UV-Vis 흡수 스펙트럼)**

[0055] 먼저, P3HT 용액으로부터 얻은 UV-Vis 흡수 스펙트럼을 조사하였다.

[0056] 용액 스펙트럼은 단지 1개의 피크(λ = 455nm)만을 포함하였는바, 이는 P3HT의 사슬간 π-π* 전이와 관련된 것이다. 한편 분자정렬의 자취는 관찰되지 않았는바, 이는 P3HT 사슬이 벌크 CB 용액 상태로서 분자적으로 잘 용해되어 있음을 의미한다(도 1).

[0057] 도 2는 다양한 스피닝 시간 동안 스핀 코팅된 P3HT 박막의 정규화된 UV-Vis 흡수 스펙트럼을 나타낸다.

[0058] P3HT 박막으로부터 얻은 스펙트럼은 λ = 530nm에서 두드러진 피크를 나타내었는바 이는 P3HT의 사슬간 π-π* 전이에 상응하는 것이며, 또한 낮은 에너지(λ = 558nm 및 603nm)에서 두 개의 작은 숄더(Minor shoulder)를 나타내었는바 이는 사슬간 π-π 스태킹(Stacking) 상호작용을 나타낸다(도 2a).

[0059] 스피닝 시간이 60초에서 3초로 감소함에 따라, 두 개 숄더 피크의 강도가 점차적으로 증가하였다(도 2b).

[0060] P3HT 층상 조직 집합체의 흡수 및 방출 스펙트럼은 약한 사슬간 커플링 상호작용을 지닌 H-집합 타입 발색단(H-aggregate type chromophore)과의 관계에서 설명 및 이해될 수 있다.

[0061] 상기 모델에 있어, 흡수 스펙트럼에서 첫번째 전이(0-0)(λ = 603nm)의 강도는 엑시톤 커플링(Excitonic coupling)이 증가함에 따라 감소한다. 사슬간 커플링 에너지 W의 크기는 박막 흡수 스펙트럼에서 첫번째 및 두번째 전자진동 전이(Vibronic transition)(0-1)의 강도 비율을 이용해 하기 식 2에 의거하여 계산할 수 있다(도 2b의 삽입도 참조):

[0062] [식 2]

[0063]
$$\frac{A_{0-0}}{A_{0-1}} \approx \frac{n_{0-0}}{n_{0-1}}\left(\frac{1-0.24W/E_p}{1+0.73W/E_p}\right)^2$$

[0064] (상기 식에서, n_{0-1} = (0-1) 피크에서의 굴절률; E_p = 전자 전이에 커플링된 진동 에너지(P3HT의 경우 0.18eV))

[0065] 굴절률 비 n_{0-1}/n_{0-0}는 1과 거의 동일하다(P3HT 박막의 경우 0.97).

[0066] 계산된 사슬간 커플링 에너지 W는 짧은 스피닝 시간에서 0.069에서 0.053eV로 감소하였다. 이러한 낮은 사슬간 커플링 에너지는 박막에서 고도의 결정 정렬이 형성됨에 따라 나타나는 더욱 긴 공액 길이와 관련된다. 따라서 UV-Vis 스펙트럼에서의 특징은 짧아진 스피닝 시간이 박막에서 사슬간 π-π 스태킹 상호작용을 포함하는 정렬된 P3HT 집합체 수가 증가되도록 유도했음을 의미한다.

[0067] **실험예 2: 형태적 특성(AFM 상 이미지)**

[0068] 전술한 결과는 P3HT 박막에서 관찰된 형태적 변화와 잘 일치한다(도 3a~3e).

[0069] 10~60초 동안 캐스팅된 P3HT 박막의 나노-규모 집합체 특징과 달리, 3~5초 동안 캐스팅된 P3HT 박막의 AFM 상 이미지는 나노-원섬유성(Nano-fibrillar) 네트워크 구조를 나타내었는바 효율적인 전하 수송 경로를 제공할 수 있다.

[0070] 아울러, 박막 표면의 평균 평방근 거칠도(Root-mean-square roughness) 값은 짧아진 스피닝 시간에서 증가하는 경향을 보였다(도 3f). 이러한 결과는 짧은 스피닝 시간 동안 코팅된 P3HT 박막의 결정화도가 60초 동안 코팅된 경우보다 더욱 향상되었음을 뒷받침해준다. 3~5초 캐스팅의 경우 박막의 거칠도가 4nm 정도로 상승하였지만 이 정도의 거칠도는 굉장히 Smooth한 박막에 속하는 것이다. 즉 본 발명에 따르면 균일하면서도 고결정성의 박막을 얻을 수 있는 장점이 있다.

[0071] 구체적으로, UV-Vis 스펙트럼 및 모폴로지 결과, 짧아진 스피닝 시간이 스핀 코팅 공정 중 고분자 사슬 사이의 분자간 π-π 스태킹을 효과적으로 유도할 수 있음이 밝혀졌다.

[0072] **실험예 3: 전기적 특성**

[0073] 스피닝 시간이 P3HT 박막에 기초한 OFETs의 전기적 특성(I-V 특성)에 미치는 영향을 체계적으로 특성화하였다.

[0074] 도 4에서 보듯이, 모든 소자가 출력 특성의 선형 영역에서 저항 거동과 함께 양호한 p-채널 동작을 나타내었다(낮은 드레인-소스 전압(V_D)).

[0075] 10초의 스피닝 시간으로 제조된 P3HT 박막 소자에서 온-전류 수준(V_G = -80V에서 I_D)은 점진적으로 감소하여 포화되었는바, 이는 3초의 스피닝 시간으로 제조된 경우 대비 약 10배 낮은 수준이다. 이러한 경향은 모폴로지 측정에서 관찰된 거침도 증가와 비슷했다(도 3f).

[0076] 전달 특성을 측정하여 P3HT 박막의 전하 수송 특성을 더욱 특성화하였다(도 5a).

[0077] 3초 캐스팅 P3HT로 제조된 FETs가 샘플 중 가장 높은 이동도 값(1.4×10^{-2} $cm^2V^{-1}s^{-1}$)을 나타내었는바, 이는 60초 캐스팅의 경우 대비 10배 이상 높은 수치이다. 긴 스피닝 시간을 통해 제조된 소자에서 이동도 값은 점진적으로 감소하여 포화 값에 도달하였다(도 5b).

[0078] 3~5초 캐스팅의 경우, 열적 어닐링(Thermal annealing) 또는 용매 어닐링(Solvent annealing)과 같은 후처리 없이도 당해 P3HT 박막으로 제조된 FETs에 높은 이동도 값이 구현됨을 주목해야 한다.

[0079] 또한, 소자의 문턱전압이후 기울기(Sub-threshold slope)는 스피닝 시간이 감소함에 따라 증가하는 경향을 보였다. 이러한 경향은 하기 식 3에 의거하여 최대 계면 트랩 밀도(Maximum interfacial trap density)를 측정하는 데 이용될 수 있다:

[0080] [식 3]

[0081] $$N_{\text{trap}}^{\max} = \frac{C_i}{q}\left[\frac{qS\log e}{kT} - 1\right]$$

[0082] (상기 식에서, q = 전자 전하, S = 문턱전압이후 기울기(V $decade^{-1}$), k = 볼츠만 상수, C_i = 게이트 유전체의 비정전용량)

[0083] S가 10.0(스피닝 시간 60초)에서 6.7V(스피닝 시간 3초)로 감소했기 때문에, 계산된 트랩 밀도는 1.12×10^{13}에서 7.54×10^{12} cm^{-2}로 감소하였다. 이러한 감소는 짧은 스피닝 시간을 통해 제조된 P3HT의 향상된 자기-조직화 결과, 반도체-유전체 계면(또는 벌크 반도체 층)에서 트랩 사이트가 더욱 적어졌기 때문인 것으로 여겨진다.

[0084] 나아가, 본 발명에 따른 단시간 스핀 코팅 방법이 실제적으로 유용하고 효율적임을 입증하고자, 각각 다른 스피닝 시간 동안 캐스팅된 P3HT 박막에서 전하 운반체 이동도의 재현성 및 균일성을 비교하였다(도 6). 이때 드롭 캐스팅된(Drop-cast) P3HT 박막을 이용한 FET 소자도 함께 비교하였다.

[0085] 1인치 정사각형 웨이퍼 상에 제작된 20개의 트랜지스터 유닛의 성능을 측정한 결과, P3HT 소자에서 측정된 이동도의 표준오차는 11~19%(3~5초 스핀 캐스팅), 17~25%(10~60초 스핀 캐스팅) 및 72%(드롭 캐스팅)였다.

[0086] 이러한 전기적 특성 측정을 통해 짧은 스피닝 시간을 이용하여 고성능의 균일한 고분자 박막을 얻을 수 있음을 확인하였다.

[0087] **실험예 4: 결정 구조(2D GIXD 측정)**

[0088] 스핀 코팅 공정 중 스피닝 시간을 변화시키면서, 2D GIXD 방법을 사용하여 P3HT 박막의 결정 구조를 보다 상세히 특성화하였다. 이를 통해, 장거리 결정 정렬성(Long-range crystalline order), 박막 조직, 코페이셜 π-π 고분자 간격(Cofacial π-π polymer spacing) 및 기판에 대한 상대적인 스태킹 배향에 관한 정보를 얻을 수 있다.

[0089] 도 7a에 다양한 스피닝 시간(3~60초)에 걸쳐 스핀 캐스팅된 P3HT 박막으로부터 얻은 2D GIXD 패턴을 나타내었다.

[0090] 모든 P3HT 박막은 q_z 및 q_{xy} 축 각각을 따라 (h00) 및 (010) 결정 평면에 기인한 강한 X-선 반사를 나타내었는바, 이는 분자간 백본 층 거리(15.7~15.9Å) 및 π-π 스태킹 평면 거리(3.8Å)와 각각 일치하는 것

이다. 폴리사이오펜 박막의 상세한 결정학적 정보는 하기 표 1에 나타내었다.

[0091] [표 1]

Crystallographic parameters		3s[a)]	5s	10s	30s	60s
lamella stack (out-of-plane)	q (Å^{-1})	0.39552	0.39896	0.39708	0.3972	0.39761
	d-spacing (Å)	15.9	15.7	15.8	15.8	15.8
	FWHM (Å^{-1})	0.04444	0.05006	0.05383	0.05546	0.05525
	Correlation length (Å)	254.6	226.1	210.2	204.1	204.8
	g (%)[b)]	10.97	10.98	10.68	10.52	10.79
	$N_{avg}^{diff, c)}$	8.42	8.41	8.88	9.15	8.70
π - π stack (in-plane)	q (Å^{-1})	1.63777	1.64014	1.64019	1.63916	1.64052
	d-spacing (Å)	3.8	3.8	3.8	3.8	3.8
	FWHM (Å^{-1})	0.09501	0.08971	0.0896	0.09272	0.09334
	Correlation length (Å)	120.3	127.4	127.6	123.3	122.5

[0092] [a)] Spin-coating time applied to the P3HT thin films prepared on HMDS-treated SiO_2/Si substrates.; [b)] Paracrystalline distortion parameters; [c)] Average number of diffraction planes.

[0093] 이러한 결과는 P3HT 분자들의 대부분이 유전체 기판에 대하여 서있는 모양의 측쇄를 지닌 엣지-온(Edge-on) 사슬 배치를 나타냄을 의미한다(도 7b).

[0094] 2D GIXD 패턴으로부터 얻은 1D 평면외(Out-of-plane) 및 평면내(In-plane) X-선 프로파일에서 보듯이, 박막에서의 결정화 정도는 스피닝 시간에 의존하였다(도 7c 및 7d).

[0095] 박막 두께 값은 스피닝 시간에 상관 없이 거의 동일(30nm)하였다(도 8 참조). 따라서 X-선 반사의 강도를 박막에서의 결정화 정도와 직접 연관 지을 수 있었다. 반사 강도의 증가는 3~5초의 짧은 스피닝 후에 P3HT 박막이 더욱 결정화도가 높아짐을 의미한다(도 7c 및 7d의 삽입도).

[0096] 이러한 결과는 앞서 설명한 UV-Vis, AFM 및 소자 특성 측정 결과와 잘 일치하는 것이다.

[0097] **실험예 5: 평균 결정자 크기**

[0098] 본 발명의 모델은 스피닝 시간에 따른 (관찰된) 평균 결정자 크기 변화를 통해서도 뒷받침된다.

[0099] 박막에서의 평균 결정자 크기(Mean crystallite size)는 반사 피크의 상관 길이(Correlation length)로부터 유도되며, 이는 하기 식 4의 셰러 방정식(Scherrer equation)에 의거하여 평가할 수 있다.

[0100] [식 4]

[0101]
$$R = \frac{K\lambda}{FWHM \cdot \cos\theta}$$

[0102] (상기 식에서, K = 무차원 셰러 상수, λ = 입사 X-선 파장, FWHM = 피크의 반값 전폭(Full width at half maximum), Θ = Bragg 각)

[0103] 평면외(Out-of-plane) 방향에서 (100) 부합성(간섭성) 영역 크기는 스피닝 시간이 감소함에 따라 20.5부터 25.5nm까지 점차적으로 증가하였는바, 이는 스태킹 결함이 감소하고 평균 결정자 크기가 증가했음을 의미한다(표 1 및 도 9 참조). 이러한 상관 길이 값의 경향은 전술한 UV-Vis 스펙트럼 및 모폴로지 결과와 잘 일치한다.

[0104] 평균 결정자 크기가 크다는 것은 짧은 스피닝 시간을 거친 P3HT 박막에서 느린 성장 프로세스가 존재함을 확인시켜 준다. 평면외(Out-of-plane) 방향에서 관찰된 평균 결정자 크기는 점차적으로 증가한 반면, 평면내 (010) 피크의 상관 길이 변화는 모든 P3HT 박막에 대해 무시할만하였다(~12nm).

[0105] 이러한 결과는 평면내(In-plane) 방향에서의 증대된 (010) 반사 피크 및 전하 수송이 결정자 크기의 성장보다는, 결정자 수의 증가에 주로 기인함을 의미한다.

[0106] FWHM 연구 결과, 짧은 스피닝 시간이 P3HT 박막에서의 무질서를 강하게 감소시키고, 특히 평면외(Out-of-plane) 방향에서 스택된 공액 P3HT 부분의 성장을 효율적으로 유도함이 확인되었다.

[0107] **실험예 6: 박막의 파라결정화도(Paracrystallinity)**

[0108] 스피닝 시간이 평균 결정자 크기에 미치는 영향에 대한 연구와 더불어, P3HT 박막의 파라결정화도를 분석하였다.

[0109] 불완전한 결정에서의 구조적 무질서는 격자 간격의 임의적인 변동에 따른 파라결정화도 모델을 이용해 설명될 수 있다.

[0110] 이러한 무질서는 파라결정 변위계수(Paracrystalline distortion parameter) (g)를 이용해 정량적으로 측정되며, 파라결정 변위계수는 격자 간격의 평균 값에 의해 정규화된 국부적인 정적 격자 변동(Local static lattice fluctuations)의 표준편차로 정의된다. 이는 δb-h^2 플롯(δb = 회절 피크의 적분폭, h = 회절 차수)의 기울기 (= $g^2\pi^2/d$; d = 도메인 간격)로부터 계산될 수 있다.

[0111] P3HT 박막의 2D GIXD 데이터로부터 얻은 δb-h^2 곡선을 도 10에 도시하였고, 결정학적 요소들은 상기 표 1에 리스트하였다.

[0112] 서로 다른 스피닝 시간 동안 캐스팅된 P3HT 박막에 있어 계산된 파라결정 변위계수 값은 서로 비슷하였으나, 열적 어닐링과 같은 후처리를 거친 고도 결정 결정 P3HT 박막으로부터 얻은 값을 초과하였다.

[0113] 이러한 결과는 짧은 스피닝 시간으로 제조된 P3HT 박막의 경우, 짧은 길이 규모 상에 상호 연결된 집합체가 증가하여 소자의 성능을 향상시킴을 의미한다.

[0114] **실험예 7: 무정형 반도체 고분자(PTAA)와의 비교**

[0115] 짧은 스피닝 시간을 거쳐 캐스팅된 P3HT 박막 기반 소자의 우수한 성능과 P3HT 박막 결정 특성 사이의 연관성을 무정형 반도체 고분자, 폴리트리아릴아민(PTAA)의 결과와 비교하여 추가 조사하였다.

[0116] PTAA 박막의 무정형 특성은 GIXD 측정을 이용하여 특성화하였다(도 11 참조).

[0117] 서로 다른 스피닝 시간에 걸쳐 캐스팅된 P3HT 박막을 이용한 FET 소자는 서로 비슷한 전하 운반체 이동도를 나타내었다(도 12a 및 12b).

[0118] 이러한 결과는 반결정 고분자에 있어 소자 성능 및 사슬간 정렬성 향상을 위해서는 짧은 스피닝 시간 후 고분자 결정자의 느린 성장 프로세스가 필수적임을 재차 확인시켜준다.

[0119] **실험예 8: 건조 거동 조사(광학 비디오 현미경 측정)**

[0120] 스핀 코팅 도중의 용매 건조 거동은 박막 형성, 유리한 박막 모폴로지 및 결정 도메인 개발에 있어 매우 중요하다.

[0121] 광학 비디오 현미경(Optical videomicroscopy)을 이용하여 박막 건조 공정을 모니터링함으로써, 특정 범위(3~5초)에 걸친 짧은 스핀 코팅 시간의 유효성을 조사하였다(도 13a).

[0122] 기록된 비디오 파일을 세심하게 분석하여 스핀 코팅 공정을 박막 상에 표출된 색상 및 패턴에 따라 몇 개의 단계로 나누었다(도 13b).

[0123] P3HT 용액 액적을 담은 기판이 스핀을 시작함에 따라, 기판의 색깔이 급격하게 변화하였다. 기판이 최초 1초(스핀-코터의 가속 시간은 0초로 설정, 최소 값) 스핀함에 따라, 용액 액적의 두께가 급격히 감소하여 짙은 오렌지색 용액이 보다 투명하게 되었다. 액체 박막은 5초에 걸쳐 계속 얇아졌다. 5초와 8초 사이에, 기판 중앙의 색깔이 최종 박막의 색깔로 전이되기 시작했는바 이는 박막 형성의 시작을 의미한다(* 용액 상태 및 고체 상태의 P3HT로부터 얻은 UV-Vis 흡수 밴드는 서로 다르기 때문(도 1 참조)).

[0124] 기판 스피닝 개시 10초 후, 전체 박막의 색깔은 더 이상 변하지 않았는바, 이는 잔류 용매가 거의 모두 제거되

고 P3HT 응고가 완료되었음을 의미한다. 본원에서는 이 시간을 완전 응고 시간(Complete solidification time; ts)로 정의한다. 관찰된 ts는 약 10초로서 in-situ GIXD 및 UV-Vis 연구로부터 얻어진 값과 비슷하였는바, 본 발명에 따른 실험방법의 신뢰성을 확인할 수 있다.

[0125] 스피닝 공정이 P3HT 박막의 완전 건조 또는 응고 이전에 중단되면, 잔류하는 CB 분자가 P3HT 사슬을 이동화시키고, 그 결과 이어지는 느린 성장 프로세스를 통해 효과적으로 자기-조직화(Self-organization)를 유도할 수 있다.

[0126] 광학적 모니터링 실험 결과, P3HT/CB 용액에 대한 완전 응고 공정에는 10초가 필요했으며, 이는 3~5초의 짧은 스피닝 시간이 소자 성능 개선에 특별히 효과적인 이유를 설명해준다.

[0127] **실험예 9: 첨가제 사용에 따른 건조 거동 변화**

[0128] 다양한 첨가제로 처리된 샘플을 광학적으로 모니터링하여 스핀 코팅 과정 중 박막 건조 거동에 대해 보다 심도 있게 조사하였다.

[0129] 그 결과, 첨가제 용매의 종류, 물리적 특성(비점, 용해력 등) 및 부피함량에 따라 박막의 완전 응고 시간(ts) 및 응고 프로세스가 크게 변화하였으며, 적절한 첨가제를 사용함으로써 용액의 건조 거동을 보다 유리하게 조절하여 박막의 전기적 특성을 향상시킬 수 있음을 확인하였다(도 14 내지 도 16 참조).

[0130] 일 구체예로, 주용매인 클로로벤젠(CB)에 용해된 P3HT 용액에 CB보다 비점이 높은 1,2-디클로로벤젠(DCB) 또는 1,2,4-트리클로로벤젠(TCB)을 소정량 첨가한 양용매(Good solvent) 시스템의 경우, 수 초의 짧은 스핀 코팅 후 잔류 용매에 의해 응고가 지연되어 천천히 결정이 성장하는 형태로 프로세스가 진행되었다.

[0131] 다른 구체예로, 주용매인 클로로벤젠(CB)에 용해된 P3HT 용액에 아세토나이트릴(ACN), 1,8-디아이오도옥탄(DIO) 또는 1,8-옥탄디티올(ODT)을 소량 첨가한 비용매(Non-solvent) 시스템의 경우, 용액 상태에서 전구체의 정렬 구조가 형성되어 응고시간(ts)이 단축되었다.

[0132] **결과 검토**

[0133] 본 발명에서는, 단지 수 초 범위의 짧은 시간 동안만 스핀 코팅을 수행함으로써 결정 고분자 반도체의 전계효과 이동도를 크게 증대시킬 수 있었다.


[0134] 구체적으로, 짧은 시간의 스핀 코팅 후 잔류하는 용매에 의해 느린 성장 프로세스가 일어나 P3HT 박막에서의 층상 스태킹 및 π-π 스태킹 상호작용이 개선되었다.

[0135] 이를 통해, 균일하면서도 결정성이 높은 고분자 박막을 우수한 재현성으로 수득할 수 있었으며, 열적 어닐링과 같은 후처리는 필요치 않았다.


[0136] 본 발명은 고분자 박막의 분자정렬성을 향상시킬 수 있는 매우 간편한 방법으로서, OFETs를 비롯한 다양한 분야의 고분자 소자 개발 및 실질적 상용화에 매우 유리하게 활용될 수 있을 것이다.

도면


도면1


Solution
Film
Norm. Absorbance
300
400
500
600
700
Wavelength (nm)


도면2


(a)
3s
5s
10s
30s
60s
Norm. Abs. at 530nm
400
500
600
700
Wavelength (nm)
(b)
Norm. Abs. at 530nm
0.81
0.78
0.75
0.07
0.06
0.05
W (eV)
0
20
40
60(S)
500
550
600
Wavelength (nm)


도면3


(a)
(b)
(c)
(d)
(e)
(f)
500nm
500nm
Roughness (nm)
Spin time (sec)


도면4


3s
5s
10s
30s
60s
I_D (μA)
V_D (V)


도면5


(a)
(b)
3s
5s
10s
30s
60s
$(-I_D)^{1/2}$ (μA)$^{1/2}$
$-I_D$ (A)
V_G (V)
Mobility (cm^2 V^{-1}s^{-1})
On-off ratio
Spin time (s)


도면6


(a)
0.014 0.015 0.014 0.015
0.013 0.011 0.011 0.015
0.013 0.013 0.014 0.013
0.013 0.013 0.014 0.014
0.010 0.011 0.012 0.012
(b)
0.015 0.015 0.015 0.013
0.011 0.010 0.011 0.010
0.010 0.011 0.011 0.011
0.011 0.012 0.010 0.010
0.010 0.010 0.008 0.011
(c)
0.007 0.006 0.005 0.005
0.006 0.006 0.005 0.005
0.006 0.005 0.006 0.005
0.003 0.005 0.005 0.004
0.003 0.005 0.005 0.003
(d)
0.003 0.004 0.004 0.003
0.003 0.004 0.005 0.004
0.004 0.005 0.005 0.004
0.004 0.005 0.004 0.004
0.003 0.004 0.004 0.004
(e)
0.003 0.004 0.004 0.003
0.003 0.004 0.004 0.004
0.003 0.004 0.004 0.004
0.002 0.002 0.004 0.003
0.002 0.002 0.002 0.003
(f)
0.003 0.003 0.004 0.003
0.008 0.003 0.006 0.012
0.003 0.011 0.012 0.011
0.018 0.019 0.014 0.010
0.006 0.002 0.002 0.002
cm² V⁻¹s⁻¹
0.015
0.0125
0.01
0.0075
0.005
0.0025
0


도면7


(a)
3s
(300)
(200)
(100)
(010)
5s
10s
30s
60s
q_z (Å^{-1})
0
1.0
2.0
q_{xy} (Å^{-1})
(b)
(100)
(010)
(001)
(c)
Intensity (Norm.)
1.0
0.8
0.6
0.4
0
20
40
60
Spin time (s)
0.5
1.0
1.5
2.0
q_z (Å^{-1})
(d)
Intensity (Norm.)
1.0
0.8
0.6
0
20
40
60
Spin time (s)
0.5
1.0
1.5
q_{xy} (Å^{-1})


도면8


Film thickness (nm)
40
35
30
25
20
3s
5s
10s
30s
60s
Spin time


도면9


(a)
(100)
0.3
0.4
0.5
q_z (Å^{-1})
(b)
(×0.01)
FWHM(Å^{-1})
5.5
5.0
4.5
0
20
40
60
Spin time (s)
260
240
220
200
Correlation Length(Å)


도면10


3s-P3HT
5s
10s
30s
60s
δb (a.u.)
1
4
9
h^2


도면11


Intensity (a.u.)
2 theta (degree)
0
10
20
30
3s
5s
10s
30s
60s


도면12


(a)
(b)
$(-I_D)^{1/2}$ $(\mu A)^{1/2}$
$-I_D$ (A)
V_G (V)
3s
5s
10s
30s
60s
Mobility ($cm^2 V^{-1} s^{-1}$)
Spin time (s)


도면13


(a)
1s
3s
5s
8s
9s
10s
30s
60s
(b)
Spin up
Thinning of a liquid film
Solidified region
Saturation of solidification


도면14


(a)
TCB
DCB
CF
BP
10^2
10^1
t_s (s)
0 5 10 15 20
Solvent percent (%)
(b)
ODT
DIO
ACN
BP
12
10
8
6
4
t_s (s)
0 2 4 6 8 10
Solvent percent (%)

도면15


(a)
(b)
3s
5s
6s
10s
15s
30s
60s
$(-I_D)^{1/2}$ $(\mu A)^{1/2}$
$-I_D$ (A)
V_G (V)

도면16


Mobility ($cm^2 V^{-1} s^{-1}$)
Spin time (s)
Bare
DCB
ACN