

(12)特許協力条約に基づいて公開された国際出願

(19)世界知的所有権機関
国際事務局



(43)国際公開日
2001年12月20日 (20.12.2001)

PCT

(10)国際公開番号
WO 01/97580 A1

(51)国際特許分類⁷:

H05K 3/34

Tasao) [JP/JP]. 下川英恵 (SHIMOKAWA, Hanae) [JP/JP]. 中塚哲也 (NAKATSUKA, Tetsuya) [JP/JP]; 〒244-0817 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 生産技術研究所内 Kanagawa (JP).

(21)国際出願番号:

PCT/JP01/04891

(74)代理人: 弁理士 作田康夫 (SAKUTA, Yasuo); 〒100-8220 東京都千代田区丸の内一丁目5番1号 株式会社 日立製作所内 Tokyo (JP).

(22)国際出願日: 2001年6月11日 (11.06.2001)

日本語

(81)指定国(国内): CN, KR, US.

(25)国際出願の言語:

日本語

(84)指定国(広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

(26)国際公開の言語:

日本語

添付公開書類:
— 国際調査報告書

(30)優先権データ:
特願2000-180711 2000年6月12日 (12.06.2000) JP

(71)出願人(米国を除く全ての指定国について): 株式会社 日立製作所 (HITACHI, LTD.) [JP/JP]; 〒101-8010 東京都千代田区神田駿河台四丁目6番地 Tokyo (JP).


2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイドノート」を参照。

(72)発明者; および

(75)発明者/出願人(米国についてのみ): 石田寿治 (ISHIDA, Toshiharu) [JP/JP]. 曾我太佐男 (SOGA,

(54)Title: ELECTRONIC DEVICE AND METHOD OF MANUFACTURING THE ELECTRONIC DEVICE

(54)発明の名称: 電子機器及びその製造方法



(57)Abstract: An electronic device capable of being connected, with high reliability, to a conventional circuit board using Pb-free solder as the substitute of Sn-37Pb solder, wherein solder paste (4) is fed onto the inner side of the wiring pattern (3) on the circuit board (1) in V-shape, recessed-shape, or projected-shape, and the solder paste is connected to a semiconductor device (2), whereby the electronic device with high reliability of connection can be provided.

(57)要約:

本発明の目的は、Sn-37Pbはんだの代替用Pbフリーはんだを用いた従来の回路基板への電子部品の接続を高信頼にて行うことにある。

回路基板(1)の配線パターン(3)上にはんだペースト(4)をインナー側にV形、凹形または凸形として供給し、半導体装置(2)と接続することにより接続信頼性の高い電子機器を供給することができる。

WO 01/97580 A1

電子機器及びその製造方法

技術分野

5 本発明は、鉛－錫共晶はんだの代替の鉛（以下P bと記す）フリーはんだ合金を用いた電子部品の表面実装に関わり、特に表面実装におけるはんだボールあるいははんだブリッジの発生の防止に関するものである。

技術背景

10 現在、Sn-37mass%Pb（以下Sn-37Pbと略す）はんだに替わるはんだの開発・研究が行われ、代替のはんだとして、Sn-Zn系、Sn-Ag系、Sn-Sb系、Sn-Ag-Bi系等が取りあげられている。代替Pbフリーはんだは、ぬれ性、溶融分離性が、Sn-37Pb共晶はんだに比較して低下している。回路基板の配線パターンへのはんだの供給は、印刷により、パターンに合わせた印刷マスク形状により、はんだペーストを転写することで行われ、従来のSn-37Pb共晶はんだでは回路基板のパターンと印刷マスクパターンは同型形状が一般的であった。

しかしながら、この従来の転写（印刷）パターンでPbフリーはんだを供給すると、Sn-37Pb共晶はんだに比べてぬれ性が低下するため、ぬれ拡がらず、
20 単位面積当たりのはんだ量が多くなる。また、Pbフリーはんだは印刷した場所のみぬれる傾向にある。継手形成に必要なはんだ量は、Pbフリーはんだも従来はんだも変わらないことから、ぬれ性が悪い分、取り残されて不要なはんだボールが発生し易い。特に、チップ部品搭載時に、チップ下のはんだペーストは一部外側にはみ出し、リフロー後にぬれ拡がり性が悪いためパッド上に戻れず、大きなはんだボールをチップ脇に残す。Pbフリーはんだのぬれ拡がりは、部品電極もしくはリードとCuパッド間に挟まれた対向部分がほとんどである。その為、対

向部分以外のはんだ量が増すと、リフローにより、はんだボール、ブリッジの発生につながりやすい。

本発明の目的は、Sn—37Pbはんだの代替用Pbフリーはんだを用いた従来の回路基板への電子部品の接続を高信頼に行うことにある。

5

発明の開示

上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

回路基板の接続用配線パターンに供給するはんだペーストの印刷形状をV形にし(凹形あるいは凸形も効果がある)、さらにリードレスチップ部品においてはV形(凹形あるいは凸形)をインナ方向に向けることとした。

また、電子機器の製造方法であって、回路基板の接続用配線パターンと異なるパターン、例えば回路基板の接続用配線パターンよりも小さいパターンを有する印刷マスクを用いて、回路基板の接続用配線パターンにはんだを供給し、半導体装置を回路基板に実装し、リフローすることにより回路基板と半導体装置を接続するものである。

また、チップが置かれる位置においては、Cuパッド上ではんだペーストが印刷されない部分を形成することにより、リフロー時にはチップの外にはみ出さず、チップ下の印刷されないCuパッド上にぬれ拡がることになる。真上にチップ電極があることにより、その下のパッド上にはぬれにくいPbフリーはんだでも、ぬれてしまう特性を利用した。

図面の簡単な説明

第1図は、配線回路への半導体装置の搭載状態を示す図である。

第25図2は、搭載半導体装置リード部の長手断面を示す図である。

第3図は、半導体装置の搭載状態の横断面を示す図である。

第4図は、配線回路への半導体装置の搭載状態を示す図である。

第5図は、半導体装置の搭載状態の長手断面を示す図である。

第6図は、搭載半導体装置リード部の横断面を示す図である。

第7図は、配線回路への半導体装置の搭載状態を示す図である。

5 第8図は、半導体装置の搭載状態の断面を示す図である。

第9図は、搭載半導体装置リード部の断面を示す図である。

第10図は、はんだボール発生の説明を示す図である。

第11図は、リードレスチップ部品の搭載状態を示す図である。

第12図は、リードレスチップ部品の搭載の全体断面を示す図である。

10 第13図は、リードレスチップ部品の電極部の断面を示す図である。

第14図は、リードレスチップ部品の搭載状態を示す図である。

第15図は、リードレスチップ部品の搭載の全体断面を示す図である。

第16図は、リードレスチップ部品の電極部の断面を示す図である。

第17図は、リードレスチップ部品の搭載状態を示す図である。

15 第18図は、リードレスチップ部品の搭載の全体断面を示す図である。

第19図は、リードレスチップ部品の電極部の断面を示す図である。

第20図は、半導体モジュールの断面および平面を示す図である。

第21図は、半導体モジュールと回路基板の接続状態を示す図である。

第22図は、電子機器の製造工程を示す図である。

20

発明を実施するための最良の形態

以下、本発明を実施例により更に詳細に説明する。

図22は、半導体装置（半導体チップ）等を備えた電子機器の製造工程の一例を示す。まず、フォトリソ技術を用いて、ウエハに素子回路を形成し、ウエハの電極にスプリングプローブや、めっき形成された接触端子を接触させ、プローブ検査を行う。

続いて、回路パターンが形成されたウエハをダイシングして個別化し、リードフレーム等のアイランド上に載せ、貼り付ける（マウント）。マウントされたチップとリードフレームは金線等でワイヤーボンディングし、電気的接続を取る。

その後、リードフレームを金型にセットし、温度を上げて流動化した樹脂を圧送し、チップ全体を樹脂封止する。リードフレームからICを切り離し、リードを成形し、リード線にはんだめっきする。最後にICの電気的特性をテスターで検査し、選別する。選別工程を通過した良品の半導体装置をマザーボード等の実装基板にはんだを用いて実装する。これにより、電子機器（マルチチップモジュール等も含む）が製造される。

10 なお、半導体装置として、ウエハレベルでウエハの電極から、再配置配線を形成し、外部接続端子（例えば、はんだバンプ）を形成した後にダイシングする、いわゆるウエハレベルチップサイズパッケージ（WL-CSP）を用いてもよい。

半導体装置および回路基板（実装基板）を準備する方法は、上記に限定されるものではない。

15 以下、鉛フリーはんだをもちいた、半導体装置等と回路基板（実装基板）の接続について詳しく説明する。

（実施例1）

図1は例えば、比較的幅広のIリード5a～5dを有する半導体装置2を回路基板1に接続するため、所定の配線パターン3a～3dにはんだペースト4a～4dを印刷により転写・供給し、そこに半導体装置2を搭載した状態を示すものである。図2、図3は断面観察指差部X-X'（6）、Y-Y'（7）の断面である。本実施例でははんだ4a～4dは該配線パターン3a～3dと該半導体装置2の該リード5a～5dと対向する状態で該はんだペースト4a～4dが該配線パターン3a～3dにV状になる如くに、転写、供給し、該半導体装置2を該回路基板1に搭載したリフロー前の状態では、該リード5a～5dに部分的にはんだペーストがない。すなわち切り欠き部分を有した形状で供給される。この様な状態

のものを所定の温度プロファイルを有するリフロー炉を通過させると、該はんだペーストが溶融する。溶融はんだは、該半導体装置2の自重により、該リード5 a～5 dの側帯に排斥されようとしたり、該リード5 a～5 dのメタライズ部分にぬれ拡がって行く。このとき残余はんだが有ると、メタライズ部分の抵抗は排斥時の側帯側の抵抗に比べて小さいため、はんだペーストの未印刷部分8 a、8 bに対向するメタライズ部分にぬれ広がる。これが先導役となり、対向する該配線パターン3 a～3 dのはんだペーストの未印刷部分8 a、8 bにもはんだがぬれ広がって行き、該配線パターンの側帯に溶出するものが少なく、はんだボールの生成、あるいは該配線パターン間のブリッジの発生が抑止される。

10 (実施例2)

図4、図5、図6は例えば、Iリード5 a～5 dを有する半導体装置2を回路基板1に接続するため、所定の配線パターン3 a～3 dに、はんだペースト4 a～4 dを凹状になるように転写、供給し、その上に半導体装置2を載せたものの状態図である。この状態のものを実施例1と同様にリフロー炉を通過させると、該はんだペースト4 a～4 dが溶融し、該リード5 a～5 dのメタライズ部分に沿ってぬれ広がる。残余はんだがある場合、実施例1と同様に、排斥の抵抗よりメタライズがぬれ時の抵抗が低い為、はんだペーストの未印刷部分8 a、8 bに対向するリードのメタライズ側にぬれ広がり、それに先導されて、配線パターンの未はんだペースト印刷部分にもはんだがぬれる。これによりはんだボール、ブリッジの発生が抑止される。

20 (実施例3)

図7、図8、図9は例えば、Iリード5 a～5 dを有する半導体装置2を回路基板1に接続するため、所定の配線パターン3 a～3 dに、はんだペースト4 a～4 dを凸状になるように転写、供給し、その上に半導体装置2を載せたものの状態図である。この状態のものを実施例1と同様にリフロー炉を通過させると、該はんだペースト4 a～4 dが溶融し、該リード5 a～5 dのメタライズ部分1

10 a、10 bに沿ってぬれ広がる。残余はんだがある場合、実施例1と同様に、排斥の抵抗よりメタライズがぬれ時の抵抗が低い為、はんだペーストの未印刷部分8 a、8 bに対向するリードのメタライズ側にぬれ広がり、それに先導されて、配線パターンの未はんだペースト印刷部分にもはんだがぬれる
5 。これによりはんだボール、ブリッジの発生が抑止される。

(実施例4)

図10は電極用メタライズ10 a、10 bを有する1608チップ、2125チップにSn-Ag-Cu系はんだペースト4を用いて、回路基板1の配線パターン3に通常のPb-Sn共晶はんだで使用されているマスクパターンではんだ印刷して、max245°Cのリフロー炉に通した後、チップ脇に100~500 μm径の大きなボール11が形成された外観を示す。はんだのAg、Cuの量が多少異なっても、このようなボール11は形成される。原因はCuパッドへのぬれ性が悪いため、チップ搭載時に圧入で飛び出したはんだが、レジストの段差の影響もあってCuパッド上に戻れなくなり、大きなボールとなって残留する。このボール発生を防ぐためにはんだペーストのマスク形状及びCuパッドとの位置関係の検討を行った。

図11、図12、図13はリードレスチップ部品9を回路基板1に接続する為、所定の配線パターン3 a、3 bに、はんだペースト4 a、4 bを電極内部に向かってV状になるように転写、供給し、その上にリードレスチップ部品を載せた状態図である。この状態でリフロー炉を通過させると、該はんだペースト4 a、4 bが溶融し、メタライズ部分10 a、10 bに沿ってぬれ広がる。残余はんだがある場合、はんだボール発生を抑止できる。Vのインナー側を更にCuパッド部を突き出すことにより、Cuパッド部の面積が増して、ぬれ拡がり部分が増え、更にボール発生の確率は低減する。V形は以下に示す凹形、凸形に比べボール発生は少なく、優れている。V形の場合、チップがズレて搭載された場合、ペーストとチップが接する部分が直線的に変わるので、多少の位置ズレでも問題に成らない。凹形の場合、チップが凹の側面部に接する、接しないでぬれに及ぼす影響度

が大きいため、その悪影響がでる恐れがある。

(実施例 5)

図14、図15、図16は例えば、リードレスチップ部品9を回路基板1に接続する為、所定の配線パターン3a、3bにはんだペースト4a、4bを電極内部に向かって凹状になるように転写、供給し、その上にリードレスチップ部品を載せたものの状態図である。本実施例においても、実施例1、実施例2、実施例3と同様に残余はんだが生じても、配線パターン3a、3bにはんだペーストの未印刷8a、8bを設けることにより、はんだボールの発生を抑止することが出来る。

10 (実施例 6)

図17、図18、図19は例えば、リードレスチップ部品9を回路基板1に接続する為、所定の配線パターン3a、3bにはんだペースト4a、4bを電極内部に向かって凸状になるように転写、供給し、その上にリードレスチップ部品を載せたものの状態図である。本実施例においても、実施例4、実施例5と同様に残余はんだが生じても、配線パターン3a、3bにはんだペーストの未印刷8a、8bを設けることにより、はんだボールの発生を抑止することが出来る。

(実施例 7)

図20は携帯電話等のモバイル製品に実用化されているモジュールパッケージの端子、チップキャリアの端子、チップ部品の端子等の接続は、小型高密度実装に対応するため、端子間の接続を面同志でとるLGA(Lead Grid Array)方式が使用されている。はんだペーストの高密度実装において、はんだ付け欠陥であるボール残留、ブリッジを発生させないことが重要である。Pbフリーはんだはぬれ拡がり性が劣るので、自由表面では印刷した個所のみがぬれるが、加圧されている時はその影響を受けて、メタライズがある場所ではぬれ拡がる性質がある。このため、はんだ量が多く、ぬれる個所がないと余分のはんだは端子をはみ出し、独立したボールになったり、隣接端子とのブリッジを起こす要因となる。他方、基

板側端子の問題点として、Pbフリーはんだになると、リフロー温度はmax245°C前後になるので、従来のSn-Pb共晶はんだに比べ、約20°C高いため、補修でのリペア回数を2～3回を考えると、基板とCuパッドとの高温での樹脂の密着力の低下による剥離の問題がある。このため、Cuパッドの周辺を耐熱性レジスト膜で補強する必要がある。特に、接続端子と配線に繋がる接点部は応力が集中するのでレジストがしっかり覆っている必要がある。図20(a)はLSIを実装したモジュールの端子部を入れた断面図であり、(b)はその平面図である。(c)は回路基板18にはんだペースト15を印刷した後、該モジュール12の端子13を位置決めした状態の断面である。回路基板の凹凸、反り、モジュールと回路基板との接続後の傾き、あるいははんだ印刷量の差の違い等でモジュール内のバンプ高さ(h)は異なってくる。このため、間隙が狭く、はんだ量が多い端子でははんだがはみ出して、独立したはんだボールになったり、隣接端子とのブリッジになる可能性がある。そこで、モジュール側端子径；b、はんだ印刷径；a、回路基板の端子径；c、とし、 $a < b < c$ とすることにより、間隙が狭い端子、はんだ量の多く塗布された端子において、①はんだがぬれる(はんだ量が多い場合には有効に作用)ことにより、はんだを吸収できる領域14を確保できること、②リペアのとき常にモジュール側端子部側のはんだで破壊すること、③数回のリペアでもレジスト膜16で補強することで、パッド剥がれが起こらないこと、④Cuパッド表面はNi/Auめっきが施されているため、仮にはんだ量が足りない状態の時(間隙が広い場合)、基板表面がぬれない部分があっても、Cuの酸化の問題はない。なお、接続端子が熱放散用の端子であっても、はんだボール、ブリッジに対する見方は同じである。

産業上の利用可能性

本発明によれば、Sn-37Pbはんだの代替用Pbフリーはんだを用いた従来の回路基板への電子部品の接続を高信頼にて行うことができる。


請求の範囲

1. 所定の配線パターンにSn系はんだペーストもしくはSn-Ag系はんだペーストもしくはSn-Ag-Cu系はんだペーストもしくはSn-Cu系はんだペーストもしくはSn-Zn系はんだペーストを供給した後、該はんだペーストを溶融させることで該回路基板に電子部品を接続した電子回路基板を有する電子機器において、
該回路基板の配線パターン上に供給するはんだペーストの形状をインナー側にV形もしくは凹形もしくは凸形としたことを特徴とする電子機器。
2. 所定の配線パターンにSn系はんだペーストもしくはSn-Ag系はんだペーストもしくはSn-Ag-Cu系はんだペーストもしくはSn-Cu系はんだペーストもしくはSn-Zn系はんだペーストを供給した後、該はんだペーストを溶融させることで該回路基板に電子部品を接続した電子回路基板を有する電子機器において、
該回路基板の配線パターン上に供給するはんだペーストの形状が切り欠き部分を有することを特徴とする電子機器。
3. 前記はんだペーストに、Bi、In、Ge、Niのいずれか一つ以上を添加したことと特徴とする請求項1または2に記載の電子機器。
4. 素子を有するチップキャリア、モジュール部品、CSP等のLGA(Lead Grid Array)接続用端子をSn-Ag系もしくはSn-Ag-Cu系もしくはSn-Cu系もしくはSn-Zn系等のはんだペーストを用いて、回路基板に印刷して接続した電子機器において、
該回路基板のパッド寸法は該LGA端子寸法より大きく、該パッド周辺をレジストで覆い、該はんだペーストの塗布寸法は該LGA端子寸法より小さく、印刷しない個所を残したことを特徴とした電子機器。
5. 半導体装置と回路基板を有する電子機器の製造方法であって、半導体装置および回路基板を準備する工程と、該回路基板の上に印刷マスクを配置する工程と、
該配線基板の配線パターンの上であり、かつ該配線パターンのインナー側にV形もしくは凹形もしくは凸形となるようにはんだペーストを供給する工程と、該配


線基板に該半導体装置を搭載する工程と、該はんだペーストをリフローする工程を有することを特徴とする電子機器の製造方法。

1 / 1 3

第 1 図




第 2 図




2 / 1 3

第 3 図




第 4 図




3 / 1 3

第 5 図




第 6 図




4 / 1 3

第 7 図




第 8 図




5 / 1 3

第 9 図




第 10 図




6 / 1 3

第 1 1 図




第 1 2 図




7 / 1 3

第 1 3 図




第 1 4 図




8 / 1 3

第 1 5 図




第 1 6 図




9 / 1 3

第 1 7 図




第 1 8 図




10 / 13

第 1 9 図




11/13

第 20 図




12/13

第21図



13 / 13

第22図



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP01/04891

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H05K3/34

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H05K3/34

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
 Jitsuyo Shinan Koho 1926-1996 Jitsuyo Shinan Toroku Koho 1996-2001
 Kokai Jitsuyo Shinan Koho 1971-2001 Toroku Jitsuyo Shinan Koho 1994-2001

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 1-186388 A (Hitachi, Ltd.), 25 July, 1989 (25.07.89) (Family: none)	1-3, 5
Y	EP 976489 A1 (Sony Corporation), 02 February, 2000 (02.02.00), & JP 10-230384 A	1-4
Y	Microfilm of the specification and drawings annexed to the request of Japanese Utility Model Application No. 190/1986 (Laid-open No. 112179/1987), (Toshiba Corporation), 17 July, 1987 (17.07.87) (Family: none)	1, 3, 5
Y	EP 957520 A2 (Sony Corporation), 17 November, 1999 (17.11.99), & JP 11-297889 A	4

Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family
---	--

Date of the actual completion of the international search
03 September, 2001 (03.09.01)

Date of mailing of the international search report
11 September, 2001 (11.09.01)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））
Int. C17 H05K3/34

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））
Int. C17 H05K3/34

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1926-1996年
日本国公開実用新案公報	1971-2001年
日本国実用新案登録公報	1996-2001年
日本国登録実用新案公報	1994-2001年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 1-186388 A (株式会社日立製作所) 25. 7月. 1989 (25. 07. 89) (ファミリーなし)	1-3, 5
Y	E P 976489 A1 (SONY CORPORATION) 2. 2月, 200 0 (02. 02. 00) & JP 10-230384 A	1-4

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日
03.09.01

国際調査報告の発送日

11.09.01

国際調査機関の名称及びあて先
日本国特許庁 (ISA/JP)
郵便番号 100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）
豊島 ひろみ



3 S

9426

電話番号 03-3581-1101 内線 3389

C (続き) 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	日本国実用新案登録出願 61-190号 (日本国実用新案登録出願公開 62-112179号) の願書に添付した明細書及び図面の内容を撮影したマイクロフィルム (株式会社東芝) 17. 7月. 1987 (17. 07. 87) (ファミリーなし)	1, 3, 5
Y	E P 957520 A2 (SONY CORPORATION) 17. 11月. 1999 (17. 11. 99) & J P 11-297889 A	4