



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2012-0090510
(43) 공개일자 2012년08월17일

(51) 국제특허분류(Int. Cl.)
H03H 17/02 (2006.01) H04W 92/20 (2009.01)
H04L 25/02 (2006.01) H04W 88/08 (2009.01)
(21) 출원번호 10-2011-0010980
(22) 출원일자 2011년02월08일
심사청구일자 없음

(71) 출원인
삼성전자주식회사
경기도 수원시 영통구 삼성로 129 (매탄동)
(72) 발명자
이주현
경기도 수원시 영통구 봉영로1517번길 30, 신나
무실6단지 풍림아파트 605동 404호 (영통동)
조성권
경기도 수원시 영통구 효원로 363, 신아파트 11
4동 1202호 (매탄동, 매탄 위브 하늘채)
양하영
경기도 용인시 수지구 수지로113번길 15, LG2차
아파트 206동 803호 (성북동)
(74) 대리인
이건주


전체 청구항 수 : 총 12 항

(54) 발명의 명칭 통신시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법 및 장치

(57) 요약

본 발명은 통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법에 있어서, 입력 샘플링 레이트에 대응하는 입력 스트림이 포함하는 S개의 입력 샘플들 중 유효 입력 샘플들을 선택하는 과정과, 저역 통과 필터를 구성하는 제1탭 길이의 필터 계수를 상기 선택된 유효 입력 샘플들의 수에 대응하는 제2탭 길이의 필터 계수로 분할하여 생성된, 상기 제2탭 길이의 필터 계수들을 포함하는 필터 계수 집합을 생성하는 과정과, 상기 필터 계수 집합이 포함하는 필터 계수들 중 상기 유효 입력 샘플들 각각에 대응하는 필터 계수를 선택하는 과정과, 상기 유효 입력 샘플들 각각과 상기 선택된 필터 계수를 곱함으로써, 상기 입력 샘플링 레이트가 변환 비율에 대응하도록 변환된 출력 샘플링 레이트를 갖는 출력 샘플들을 출력하는 과정을 포함하며, 상기 변환 비율은 자연수 L인 분자와 자연수 M인 분모를 포함하는 분수임을 특징으로 한다.

대표도



특허청구의 범위

청구항 1

통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법에 있어서,

입력 샘플링 레이트에 대응하는 입력 스트림이 포함하는 S개의 입력 샘플들 중 유효 입력 샘플들을 선택하는 과정과,

저역 통과 필터를 구성하는 제1탭 길이의 필터 계수를 상기 선택된 유효 입력 샘플들의 수에 대응하는 제2탭 (tap) 길이의 필터 계수로 분할하여 생성된, 상기 제2탭 길이의 필터 계수들을 포함하는 필터 계수 집합을 생성하는 과정과,

상기 필터 계수 집합이 포함하는 필터 계수들 중 상기 유효 입력 샘플들 각각에 대응하는 필터 계수를 선택하는 과정과,

상기 유효 입력 샘플들 각각과 상기 선택된 필터 계수를 곱함으로써, 상기 입력 샘플링 레이트가 변환 비율에 대응하도록 변환된 출력 샘플링 레이트를 갖는 출력 샘플들을 출력하는 과정을 포함하며,

상기 변환 비율은 자연수 L인 분자와 자연수 M인 분모를 포함하는 분수임을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 2

제 1항에 있어서,

상기 유효 입력 샘플들을 선택하는 과정은,

상기 입력 샘플링 레이트가 상기 출력 샘플링 레이트를 초과할 경우, 상기 S개의 입력 샘플들 중 M개의 입력 샘플마다 L개의 입력 샘플들을 상기 유효 입력 샘플들로 선택하는 단계를 포함하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 3

제 2항에 있어서,

상기 필터 계수를 선택하는 과정은,

L개의 필터 계수 벡터에 M-L개의 필터 계수 벡터를 추가하거나, 상기 필터 계수 집합이 포함하는 필터 계수 벡터들 중에서 일부 필터 계수 벡터를 중복으로 선택하여 M 개의 필터 계수를 선택하는 과정을 포함하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 4

제 1항에 있어서,

상기 유효 입력 샘플들을 선택하는 과정은,

상기 입력 샘플링 레이트가 상기 출력 샘플링 레이트 미만일 경우, 상기 S개의 입력 샘플들 중 M 개의 입력 샘플들 중 일부 입력 샘플을 중복 선택하여 L개의 입력 샘플들을 상기 유효 입력 샘플들로 선택하는 단계를 포함하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 5

제 4항에 있어서,

상기 필터 계수를 선택하는 과정은,

상기 필터 계수 집합이 포함하는 필터 계수 벡터들 중에서 M개의 필터 계수 벡터를 선택하는 과정을 포함하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 6

제 1항에 있어서,

상기 유효 입력 샘플은, 상기 S개의 입력 샘플들 중 N 개로 입력 샘플들을 나타냄을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 방법.

청구항 7

통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 장치에 있어서,

입력 샘플링 레이트에 대응하는 입력 스트림을 저장하는 입력 버퍼와,

상기 입력 버퍼로부터 상기 입력 스트림이 포함하는 S개의 입력 샘플들 중 유효 입력 샘플들을 출력하도록 상기 입력 버퍼를 제어하고, 저역 통과 필터를 구성하는 제1탭 길이의 필터 계수를 상기 선택된 유효 입력 샘플들의 수에 대응하는 제2탭(tap) 길이의 필터 계수로 분할하여 생성된, 상기 제2탭 길이의 필터 계수들을 포함하는 필터 계수 집합을 생성하고, 상기 필터 계수 집합이 포함하는 필터 계수들 중 상기 유효 입력 샘플들 각각에 대응하는 필터 계수를 선택하고, 상기 유효 입력 샘플들 각각과 상기 선택된 필터 계수를 곱하도록 상기 저역 통과 필터를 제어하고, 상기 저역 통과 필터로부터 출력된 출력 샘플들 중 상기 입력 샘플링 레이트가 변환 비율에 대응하도록 변환된 출력 샘플링 레이트를 갖는 출력 샘플들을 출력하도록 출력 버퍼를 제어하는 제어부를 포함하며,

상기 변환 비율은 자연수 L인 분자와 자연수 M인 분모를 포함하는 분수임을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 장치.

청구항 8

제 7항에 있어서,

상기 제어부는,

상기 입력 샘플링 레이트와 상기 출력 샘플링 레이트를 비교하고, 상기 비교 결과 상기 입력 샘플링 레이트가 상기 출력 샘플링 레이트를 초과할 경우, 상기 S개의 입력 샘플들 중 M개의 입력 샘플마다 L개의 입력 샘플들을 상기 유효 입력 샘플들로 선택함을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 장치.

청구항 9

제 8항에 있어서,

상기 제어부는,

L개의 필터 계수 벡터에 M-L개의 필터 계수 벡터를 추가하거나, 상기 필터 계수 집합이 포함하는 필터 계수 벡터들 중에서 일부 필터 계수 벡터를 중복으로 선택하여 M 개의 필터 계수를 선택함을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 장치.

청구항 10

제 7항에 있어서,

상기 제어부는,

상기 입력 샘플링 레이트와 상기 출력 샘플링 레이트를 비교하고, 상기 비교 결과 상기 입력 샘플링 레이트가 상기 출력 샘플링 레이트 미만일 경우, 상기 S개의 입력 샘플들 중 M 개의 입력 샘플들 중 일부 입력 샘플을 중복 선택하여 L개의 입력 샘플들을 상기 유효 입력 샘플들로 선택하는 단계를 포함하는 샘플링 레이트가 변환된 신호 생성 장치.

청구항 11

제 10항에 있어서,

상기 제어부는,

상기 필터 계수 집합이 포함하는 필터 계수 벡터들 중에서 M개의 필터 계수 벡터를 선택하는 과정을 포함하는 샘플링 레이트가 변환된 신호 생성 장치.

청구항 12

제 7항에 있어서,

상기 유효 입력 샘플은, 상기 S개의 입력 샘플들 중 n 제로 입력 샘플들을 나타냄을 특징으로 하는 샘플링 레이트가 변환된 신호 생성 장치.

명세서

기술 분야

[0001] 본 발명은 통신 시스템에서 샘플링 레이트(sampling rate)가 변환된 신호를 생성하는 방법 및 장치에 관한 것이다.

배경 기술

[0002] 현대 사회는 급속도로 진화하는 통신 방식으로 인하여, 다수의 통신 방식들을 지원하는 이동 통신 장치들이 동시에 존재하게 된다. 그러므로, 특정 통신 방식이 지원되고 있는 서비스 영역에 다른 통신 방식이 지원되어야 하는 상황이 자주 발생하게 된다. 이 경우, 새로운 통신 방식을 지원하기 위해서 시스템을 구축하기에는 상당한 비용이 소모되고 자원이 낭비되는 문제점이 존재한다. 그러므로, 기 설치된 기지국을 사용하여 다른 통신 방식을 지원할 수 있는 방법이 요구되어진다.

[0003] 도 1은 일반적인 통신 시스템에서 기지국의 블록도이다.

[0004] 도 1을 참조하면, 기지국(100)은 기저대역의 송수신 신호를 처리하는 디지털 장치(Digital Unit, 이하, 'DU'라 칭함)(110)와, 중심 주파수(IR: Inter Frequency) 혹은 무선 주파수(Radio Frequency, 이하, RF'라 칭함) 대역에서 송수신 신호를 처리하는 RF 장치(이하, 'RU'라 칭함)(130) 및 상기 DU(110)와 RU(130)간의 인터페이스를 수행하는 DU-RU 인터페이스(120)를 포함한다. 상기 DU(110)는 상위 레이어 블록(112)과, 다운 링크(Down Link, 이하, 'DL'이라 칭함) 송신 모뎀(Modem) (114) 및 업링크(Up Link, 이하, 'UL'이라 칭함) 수신 모뎀(116)을 포함한다. 상기 RU(130)는 디지털 업(digital-up) 변환부(132)와, 디지털 다운(digital-down) 변환부(134)와, 디지털 아날로그 컨버터(digital analog converter, 이하, 'DAC'라 칭함)(136)와, 아날로그 디지털 컨버터(analog digital converter, 이하, 'ADC'라 칭함)(138)와, 송신 RF 패스(path)(140) 및 수신 RF 패스(142)를 포함한다. 상기한 바와 같은 형태로 구성되는 기지국(100)과 동일한 시스템 대역폭 및 다른 기저대역의 샘플링 레이트를 사용하는, 상기 기지국(100)의 RU(130)를 그대로 사용하면서, 다른 통신 시스템을 지원하는 기지국을 연결하고자 할 경우, 상기 DU(110)와, 상기 RU(130)간의 샘플링 레이트가 변환이 필요하다.

[0005] 도 2는 일반적인 샘플링 레이트 변환 장치의 개략도이다.

- [0006] 도 2를 참조하면, 샘플링 레이트 변환 장치(200)는 확대부(expander) (205)와, 저역 통과 필터(210) 및 압축부(215)를 포함한다.
- [0007] 일반적인 샘플링 레이트 변환 방법은 분수(L/M) 비율의 샘플링 레이트를 변환하는 경우를 일 예로 설명하기로 한다. 여기서, L 과 M 은 각각 자연수이다. 상기 확대부(205)는 입력 샘플링 레이트를 L 배 증가시키고, 상기 저역 통과 필터(210)로 전달한다. 상기 저역 통과 필터(210)는 K -탭(tap) 유한 임펄스 응답(FIR: Finite Impulse Response, 이하, 'FIR'이라 칭함) 필터로, 상기 L 배 증가된 입력 샘플링 레이트에 대해 저역 통과 필터링(low-pass filtering)을 사용하는, 선형 보간법(linear interpolation)을 수행한 다음, 압축부를 통해 샘플링 레이트를 M 배 감소시킨다.
- [0008] 그러므로 L/M 비율로 샘플링 레이트를 변환하기 위해서는 입력 샘플링 레이트의 L 배에 해당하는 높은 클럭(clock)이 필요하며, 상기 저역 통과 필터링으로 인해 요구되어지는 곱셈 연산량도 $M \times K$ 에 비례하여 증가하게 된다. 특히, 샘플링 레이트의 변환 비율 L/M 에서 L 과 M 이 증가하면, 샘플링 레이트 계산을 위한 복잡도가 증가하게 되어 상기한 형태의 샘플링 레이트 변환 방법을 통해서서는 해당 샘플링 레이트 변환을 구현하는 것이 실질적으로 불가능한 문제점이 있다.

발명의 내용

해결하려는 과제

- [0009] 본 발명은 통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법 및 장치를 제안한다.
- [0010] 본 발명은 통신 시스템의 기지국에서 동일한 시스템 대역폭 및 다른 기저대역의 샘플링 레이트를 사용하는 이중 통신시스템의 기지국을 상기 기지국의 RF 장치와 연결하기 위한 방법 및 장치를 제안한다.
- [0011] 본 발명은 통신 시스템의 기지국이 자신과 동일한 시스템 대역폭 및 다른 기저대역의 샘플링 레이트를 사용하는 이중 통신시스템의 기지국을 상기 기지국의 RF 장치와 연결하기 위해서, 상기 기지국을 구성하는 DU의 샘플링 레이트를 RU의 샘플링 레이트로 변환한 신호를 생성하는 방법 및 장치를 제안한다.

과제의 해결 수단

- [0012] 본 발명에서 제안하는 방법은; 통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 방법에 있어서, 입력 샘플링 레이트에 대응하는 입력 스트림이 포함하는 S 개의 입력 샘플들 중 유효 입력 샘플들을 선택하는 과정과, 저역 통과 필터를 구성하는 제1탭 길이의 필터 계수를 상기 선택된 유효 입력 샘플들의 수에 대응하는 제2탭(tap) 길이의 필터 계수로 분할하여 생성된, 상기 제2탭 길이의 필터 계수들을 포함하는 필터 계수 집합을 생성하는 과정과, 상기 필터 계수 집합이 포함하는 필터 계수들 중 상기 유효 입력 샘플들 각각에 대응하는 필터 계수를 선택하는 과정과, 상기 유효 입력 샘플들 각각과 상기 선택된 필터 계수를 곱함으로써, 상기 입력 샘플링 레이트가 변환 비율에 대응하도록 변환된 출력 샘플링 레이트를 갖는 출력 샘플들을 출력하는 과정을 포함하며, 상기 변환 비율은 자연수 L 인 분자와 자연수 M 인 분모를 포함하는 분수임을 특징으로 한다.
- [0013] 본 발명에서 제안하는 장치는; 통신 시스템에서 샘플링 레이트가 변환된 신호를 생성하는 장치에 있어서, 입력 샘플링 레이트에 대응하는 입력 스트림을 저장하는 입력 버퍼와, 상기 입력 버퍼로부터 상기 입력 스트림이 포함하는 S 개의 입력 샘플들 중 유효 입력 샘플들을 출력하도록 상기 입력 버퍼를 제어하고, 저역 통과 필터를 구성하는 제1탭 길이의 필터 계수를 상기 선택된 유효 입력 샘플들의 수에 대응하는 제2탭(tap) 길이의 필터 계수로 분할하여 생성된, 상기 제2탭 길이의 필터 계수들을 포함하는 필터 계수 집합을 생성하고, 상기 필터 계수 집합이 포함하는 필터 계수들 중 상기 유효 입력 샘플들 각각에 대응하는 필터 계수를 선택하고, 상기 유효 입력 샘플들 각각과 상기 선택된 필터 계수를 곱하도록 상기 저역 통과 필터를 제어하고, 상기 저역 통과 필터로부터 출력된 출력 샘플들 중 상기 입력 샘플링 레이트가 변환 비율에 대응하도록 변환된 출력 샘플링 레이트를 갖는 출력 샘플들을 출력하도록 출력 버퍼를 제어하는 제어부를 포함하며,

상기 변환 비율은 자연수 L인 분자와 자연수 M인 분모를 포함하는 분수임을 특징으로 한다.

발명의 효과

[0014] 본 발명은 샘플링 레이트가 변환된 최종 출력 샘플들에 대응하는 입력 샘플들을 출력하도록 입력 버퍼를 제어하고, 상기 입력 버퍼로부터 출력된 입력 샘플들에게 저역 통과 필터링이 수행하기 위한 필터 계수들을 적층적으로 설정하고, 출력 샘플링 레이트에 대응하도록 최종 출력 샘플들을 출력하도록 출력 버퍼를 제어함에 의해서, 기지국을 구성하는 DU와 RU 간의 샘플링 레이트의 변환 시 복잡도가 감소하고, 이로 인해서, 상기 기지국과 동일한 시스템 대역폭과 다른 기지국의 샘플링 레이트를 사용하는 이중 통신시스템의 기지국을 상기 기지국의 RU와 연결할 수 있는 효과가 있다.

도면의 간단한 설명

- [0015] 도 1은 일반적인 통신 시스템에서 기지국의 블록도.
- 도 2는 일반적인 샘플링 레이트 변환 장치의 개략도.
- 도 3은 일반적인 샘플링 레이트 변환 장치를 구성하는 확대부의 세부 블록도.
- 도 4는 일반적인 샘플링 레이트 변환 장치를 구성하는 저역 통과 필터의 세부 블록도.
- 도 5는 일반적인 샘플링 레이트 변환 장치가 포함하는 압축부의 세부 블록도.
- 도 6은 본 발명의 실시 예에 따른 기지국의 블록도.
- 도 7은 본 발명의 실시 예에 따른 샘플링 레이트 변환 과정을 보여주는 도면.
- 도 8은 본 발명의 제1실시 예에 따른 샘플링 변환 장치의 블록도.
- 도 9는 본 발명의 제2실시 예에 따른 샘플링 변환 장치의 블록도.
- 도 10은 본 발명의 제1실시 예에 따른 샘플링 레이트 변환 장치의 일 예를 도시한 도면.
- 도 11은 본 발명의 제2실시 예에 따른 샘플링 레이트 변환 장치의 일 예를 도시한 도면.

발명을 실시하기 위한 구체적인 내용

[0016] 이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

[0017] 본 발명은 통신 시스템에서 샘플링 레이트(sampling rate)가 변환된 신호를 생성하는 방법 및 장치를 제안한다.

[0018] 본 발명을 설명하기에 앞서, 도 3을 참조하여 일반적인 샘플링 레이트 변환 방식에 대해서 설명하기로 한다.

[0019] 도 3은 일반적인 샘플링 레이트 변환 장치가 포함하는 확대부의 내부 구조를 도시한 블록도이다.

[0020] 도 3을 설명함에 있어 설명의 편의상, 상기 확대부는 도 2의 확대부(205)라 가정하기로 한다.

[0021] 먼저, 일반적인 샘플링 레이트 변환 장치는 입력 스트림(stream)의 샘플링 레이트 R_{in} 을 L/M 비율로 변환하여 최종 출력 스트림의 샘플링 레이트 R_{out} 를 $R_{out} = L/M \times R_{in}$ 으로 출력한다. 여기서, L과 M은 각각 자연수이다.

[0022] 도 3을 참조하면, 입력 스트림이 $x[n]$, $n = 0, 1, \dots, N-1$ 인 경우, 상기 확대부(205)는 상기 입력 스트림을 구성하는 샘플들 사이 사이에 L-1개의 '0'을 추가하여 입력 샘플링 레이트를 L배 증가시킨다. 그리고, 상기 확대부(205)는 하기 <수학식 1>으로 정의되는, L배 증가된 입력 샘플링 레이트 즉, $R_{up} = L \times R_{in}$ 을 갖는 입력 스트림 $x_e[n]$ 을 선형 보간을 수행하기 위한 저역 통과 필터로 출력한다.

수학식 1

$$x_e[n] = \begin{cases} x \left[\frac{n}{L} \right], & n = 0, \pm L, \pm 2L, \dots \\ 0, & \text{Otherwise,} \end{cases} \quad n = 0, 1, \dots, LN - 1$$

[0023]

[0024]

도 4는 일반적인 샘플링 레이트 변환 장치가 포함하는 저역 통과 필터의 내부 구조를 도시한 블록도이다.

[0025]

도 4를 설명함에 있어 설명의 편의상, 상기 저역 통과 필터는 도 2의 저역 통과 필터(210)라 가정하기로 한다.

[0026]

도 4를 참조하면, 상기 확대부(205)로부터 입력된, 입력 스트림 $x_e[n]$ 에서 상기 확대부(205)에서 추가된 '0'에 의해 발생된 이미지 성분들을 제거하고, 이후 상기 압축부(215)의 데시메이션(decimation) 동작으로 인해 발생할 알리아싱(aliasing)을 방지하기 위해서 상기 저역 통과 필터(210)는 선형 보간을 수행한다. 상기 저역 통과 필터(210)는 일 예로, 이득(gain)이 L이고, 컷-오프 주파수(cut-off frequency)가 $\min(\pi/L, \pi/M)$ 라 가정한다. 상기 저역 통과 필터(210)가 이상적으로 동작하기 위해서는 무한개의 탭(tap)이 필요하지만 이는 실제 구현이 불가능하다. 그러므로, 상기 저역 통과 필터(210)는 근사화된 소정 개수의 FIR 필터들과, 합산부로 구성되며, 상기 입력된 $x_e[n]$ 에 대해 저역 통과 필터링을 수행하여 하기 <수학식 2>으로 정의되는, 선형 보간된 출력 스트림 $x_i[n]$ 을 상기 압축부(215)로 출력한다.

수학식 2

$$x_i[n] = x_e[n] * h_{LPP}[n], \quad n = 0, 1, \dots, LN + K - 1$$

[0027]

[0028]

여기서, *는 컨볼루션(convolution) 연산을 의미하며, $h_{LPP}[n]$, $n = 0, 1, \dots, K - 1$ 은 상기 저역 통과 필터(210)를 구성하는 탭의 지시자를 나타내며, K는 상기 저역 통과 필터(210)의 탭 개수를 나타낸다.

[0029]

도 5는 일반적인 샘플링 레이트 변환 장치가 포함하는 압축부의 내부 구조를 도시한 블록도이다.

[0030]

도 5를 설명함에 있어 상기 압축부는 도 2의 압축부(215)라 가정하기로 한다.

[0031]

도 5를 참조하면, 상기 압축부(215)는 상기 선형 보간된 출력 스트림 $x_i[n]$ 을 구성하는 샘플들 중 M개의 샘플마다 하나의 샘플만을 선택하여 출력한다. 이때, 상기 압축부(215)의 출력 스트림은 하기 <수학식 3>으로 정의되며, $R_{out} = L/M \times R_{in}$ 인 변환된 샘플링 레이트를 갖는다.

수학식 3

$$x_c[n] = x_i[nM], \quad n = 0, 1, \dots, \left(\frac{L}{M}\right)N - 1$$

[0032]

[0033]

상기한 바와 같이 일반적인 샘플링 레이트 변환 방법은, 샘플링 레이트의 변환 비율(L/M)에 따라 구현 가능한 범위가 한정된다. 즉, 일반적인 샘플링 레이트 변환 방법은 간단한 분수 비율 예를 들어, 2/3 비율로 샘플링 레이트를 변환하는 정도에 대해서만 구현이 가능하다. 그러나, 분수 비율이 복잡할 경우, 일반적인 샘플링 레이트 변환 방법으로는 실질적 구현이 불가능하다. 예를 들어 218/321 비율로 샘플링 레이트를 변환하기 위해서는 입력 샘플링 레이트의 218배에 해당하는 클럭(clock)이 필요하다. 또한, 저역 통과 필터를 구성하는 탭

의 개수 K 는 상기 저역 통과 필터의 컷-오프 주파수에 반비례, 즉, $\max(L, M)$ 에 비례하므로, 컷 오프 주파수가 $\pi/321$ 인 저역 통과 필터링을 위해서는 1개의 출력 샘플당 $321 \times K$ 회의 복소수 곱셈이 필요하다.

[0034] 실질적인 예로, 10MHz의 시스템 대역폭을 사용하는 LTE(Long Term Evolution) 기지국은 기저대역의 샘플링 레이트가 15.36MHz이고, 동일한 시스템 대역폭을 사용하는 WiMAX(Worldwide Interoperability for Microwave Access) 기지국은 기저대역의 샘플링 레이트가 11.2MHz이다. 따라서, 상기 WiMAX 기지국의 내부 구성 중 채널 카드만 LTE 모뎀으로 교체하고 WiMAX 기지국을 구성하는 RU들을 그대로 사용하려고 하거나 혹은, LTE와 WiMAX를 모두 지원하는 듀얼 모뎀에 대해 하나의 WiMAX 기지국의 RU를 연결하기 위해서는 $15.36/11.2 = 48/35$ 비율의 샘플링 레이트 변환이 필요하게 된다. 상기한 샘플링 레이트 변환 과정에서 에러 벡터 크기(EVM: Error Vector Magnitude)와 같은 신호 품질을 일정 수준으로 유지하면서, 낮은 컷 오프 주파수를 갖는 저역 통과 필터링 위해서는 근사화된 개수 예를 들어, 탭의 개수 즉, K 가 500 정도인 FIR 필터가 필요하다. 그러므로 복잡한 비율을 갖는 결과적으로, 상기 WiMAX 기지국에서 채널 카드만 LTE 모뎀으로 교체하고 WiMAX 기지국을 구성하는 RF 장치들을 그대로 사용하려고 하거나 혹은, LTE와 WiMAX를 모두 지원하는 듀얼 모뎀에 대해 하나의 WiMAX 기지국을 구성하는 RF 장치를 연결하기 위해서 수반되는 샘플링 변환은 일반적인 샘플링 변환 방법에 의해서는 실질적인 구현이 불가능하다.

[0035] 그러므로, 본 발명에서는 분수 비율이 복잡한 경우에도 구현 가능한 샘플링 레이트 변환 방법 및 장치에 의해서 샘플링 레이트가 변환된 신호를 생성하는 방법 및 장치를 제안한다. 구체적으로, 본 발명에 따른 샘플링 레이트 변환 장치는, 확대부의 샘플링 레이트 변환 과정을 통해서 증가하는 내부 클락들과, 저역 통과 필터링의 출력 샘플당 복소수 곱셈 연산량을 감소시키도록 입력 스트림과 출력 스트림의 입출력을 제어하고, 그에 상응하도록 저역 통과 필터 계수를 선택한다.

[0036] 도 6은 본 발명의 실시 예에 따른 샘플링 변환 장치를 포함하는 기지국의 블록도이다.

[0037] 도 6을 참조하면, 기지국(600)은 기저대역의 송수신 신호를 처리하는 DU(610)와, 중심 주파수 혹은 RF 대역에서 송수신 신호를 처리하는 RU(630) 및 상기 DU(610)와 RU(630)간의 인터페이스를 수행하는 DU-RU 인터페이스(620)를 포함한다. 상기 DU(610)는 상위 레이어 블록(612)과, DL 송신 모뎀(614)과 UL 수신 모뎀(616)과, DL 샘플링 변환부(618) 및 UL 샘플링 변환부(619)를 포함한다.

[0038] 여기서, 상기 DU(610)의 출력 스트림에 대한 기저대역 샘플링 레이트를 R_{BB} 라 가정하자. 상기 DL 샘플링 변환부(618) 및 UL 샘플링 변환부(619)는 입력 스트림들에 대해 샘플링 레이트 변환을 수행하여 샘플링 레이트 R_{RU} 를 갖는 신호들을 출력한다.

[0039] 본 발명에서는 DU에 대한 기저 대역 샘플링 레이트를 기지국의 RU의 샘플링 레이트로 변환하는 샘플링 레이트 변환부가 상기 DL 샘플링 변환부(618) 및 UL 샘플링 변환부(619)와 같이 기지국의 DU 출력 단에 위치한 경우를 일 예로서 설명한다. 그러나 샘플링 레이트 변환부의 위치가 상기한 경우에만 한정된 것은 아니며, 샘플링 레이트의 차이가 발생하는 두 장치 사이에 다른 형태로 위치하여, 상기 두 장치를 연결할 수 있음은 물론이다.

[0040] 상기 RU(630)는 디지털 업 변환부(632)와, 디지털 다운 변환부(634)와, DAC(636)와, ADC(638)와, 송신 RF 패스(640) 및 수신 RF 패스(642)를 포함한다. 이때, 상기 RU(630)는 DL 샘플링 변환부(618) 및 UL 샘플링 변환부(619)를 통해서 샘플링 레이트 R_{RU} 를 갖는 입력 스트림을 입력받아 동작한다.

[0041] 도 7은 본 발명의 실시 예에 따른 샘플링 레이트 변환 과정을 보여주는 도면이다.

[0042] 도 7을 설명함에 있어 설명의 편의상, 본 발명에서 제안하는 샘플링 레이트 변환 과정을 도 2의 레이트 변환 장치(200)의 동작과 비교하여 설명하기로 한다. 여기서, 샘플링 레이트의 변환 비율은 L/M 인 경우를 가정한다.

[0043] 도 7을 참조하면, 일반적인 샘플링 레이트 변환 과정 중 700단계에서 상기 확대부(205)는 입력 스트림에 $L-1$ 개의 '0'을 추가한다. 따라서 705단계에서 저역 통과 필터링 수행 시, 상기 확대부(205)로부터 입력된 입력 샘플들 중 K 탭의 필터 계수와 곱해지는, 0 아닌 샘플의 개수는 $K_L = \lfloor (K-1)/L \rfloor$ 개 뿐이다. 여기서, $\lfloor \cdot \rfloor$ 는 a 보다

크지 않은 최대 정수를 출력하는 내림 연산이다. 즉, 상기 저역 통과 필터(210)가 수행하는 K 회의 복소수 곱셈 중, 0과 곱해지는 $K-K_L$ 회의 복소수 곱셈은 실질적으로 수행할 필요가 없는 불필요한 동작이다. 또한, 705단계에서 상기 확대부(205)의 출력 샘플마다 연속적으로 저역 통과 필터링을 수행하여 $LN+K-1$ 개의 보간된 샘플이 출력된다. 하지만, 710단계에서 상기 압축부(215)는 필터 지연(filter delay) $d = \lfloor K/2 \rfloor$ 에 해당하는 샘플 이후부터 M 샘플마다 1개씩만 최종적으로 출력하므로, 결국 $M-1$ 개의 샘플에 대한 저역 통과 필터링 역시 불필요한 동작이다.

[0044] 따라서 본 발명에 따른 샘플링 변환 장치는 앞서 언급한 불필요한 동작들을 제외하고 동작하도록 다음과 같은 제어 동작을 수행하는 제어부를 포함한다.

[0045] 첫 번째로, 상기 제어부는 참조 번호 715와 같이, 저역 통과 필터링 수행 시, K 탭의 필터 계수와 곱해지는 0 아닌, 700단계를 통해서 출력된 샘플들의 개수 즉, K_L 개의 유효 보간 입력 샘플 인덱스를 선택하도록 입력 버퍼를 제어한다.

[0046] 두 번째로, 상기 제어부는 참조번호 720과 같이, K -탭의 필터 계수를 상기 K_L 개의 유효 보간 입력 샘플 인덱스에 상응하는, K_L -탭 길이를 갖는 L 개의 필터 계수 집합으로 분할한다. 그리고 상기 필터 계수 집합을 구성하는 필터 계수들 중 해당 보간 입력 샘플 인덱스에 대응하는 필터 계수를 적응적으로 선택하여 복소수 곱셈을 수행하도록 저역 통과 필터링 동작을 제어한다.

[0047] 마지막으로, 상기 제어부는 710단계에서 출력되는 샘플들 중, 유효한 최종 출력 샘플 $x_c[n]$ 의 인덱스 n 에 대응하는 보간 동작의 출력 샘플의 인덱스 $d, d+M, \dots$ 를 선택하도록 출력 버퍼를 제어한다. 여기서, 상기 입력 버퍼와 상기 출력 버퍼는 각각 샘플링 레이트 변환 장치에 입력된 입력 샘플들과 상기 샘플링 레이트 변환 장치로부터 출력되는 출력 샘플들을 저장하는 장치이다.

[0048] 설명의 편의상, K 는 홀수, K_L 은 짝수로 가정하면, L/M 비율로 샘플링 레이트가 변환된 최종 출력 스트림의 개수는 $N \times L/M = L$ 이며, M 개의 입력 샘플마다 L 개의 샘플이 출력되는 경우를 가정하여, 본 발명에 따른 제어 동작을 상세히 설명하기로 한다.

[0049] 먼저, 참조 번호 720에서 K -탭 필터 계수는 $(K_L \times 1)$ 탭 필터 계수 벡터들로 구성되는 L 개의 필터 계수 집합으로 하기 <수학식 4>와 같이 정의된다.

수학식 4

[0050] $H_L = \{h_0, h_1, \dots, h_{L-1}\}$

[0051] $h_l = [h_l[0], h_l[1], \dots, h_l[K_L - 1]], \quad l = 0, 1, \dots, L - 1$

[0052] $h_l[i] \equiv h \left[Li + \left\lfloor \frac{Ml}{L} \right\rfloor L - Ml \right], \quad i = 0, 1, \dots, K_L - 1$

[0053] 여기서, $\lfloor a \rfloor$ 는 a 보다 작지 않는 최소 정수를 출력하는 올림 연산을 나타낸다.

[0054] 상기 제어부는 입력 버퍼에 저장된 입력 스트림들 중 유효한 보간 출력 샘플 인덱스 k 에 따라 정해지는 $(K_L \times 1)$ 입력 샘플 벡터와 상기 L 개의 필터 계수 집합을 구성하는 필터 계수 벡터들 중 선택된 $(K_L \times 1)$ 필터 계

수 벡터를 곱한다. 이로써, 700단계에서 삽입된 0들과의 곱셈 연산을 제외하고, 참조 번호 725에서의 유효한 보간 출력 샘플을 생성할 수 있다. 상기 유효 보간 출력 샘플 인덱스 k 에 대한 $(K_L \times 1)$ 입력 샘플 벡터 \mathbf{x}_n 은 하기 <수학식 5>와 같이 정의된다.

수학식 5

$$\mathbf{x}_{I(k)} = [x[I(k)+0], x[I(k)+1], \dots, x[I(k)+K_L-1]]^T, \quad I(k) = \left\lfloor \frac{Mk-d}{L} \right\rfloor, \quad x[n] = 0 \text{ for } n < 0$$

여기서, $I(n)$ 은 상기 입력 버퍼에 저장된 입력 샘플들 중 유효한 보간 출력 샘플에 대응하는 입력 샘플 벡터의 시작 샘플 인덱스를 나타내며, $d = \lfloor K/2 \rfloor$ 는 필터 지연을 나타낸다.

상기 입력 샘플 벡터 $\mathbf{x}_{I(k)}$ 에 대해 참조 번호 720에서 선택된 필터 계수를 사용한 저역 통과 필터링을 수행한 결과 즉, L/M 비율로 샘플링 레이트 변환된 출력 샘플은 하기 <수학식 6>으로 정의된다.

수학식 6

$$x_{Out}[k] = h_{(k\%L)} \mathbf{x}_{I(k)} = \sum_{i=0}^{K_L-1} h \left[Li + \left\lfloor \frac{M(k\%L)}{L} \right\rfloor L - M(k\%L) \right] x \left[\left\lfloor \frac{Mk-d}{L} \right\rfloor + i \right], \quad k = 0, 1, \dots, L-1, \dots$$

여기서 $\%$ 는 모듈러(modulo) 연산을 나타낸다.

보다 구체적으로, 본 발명에 따른 샘플링 변환 장치는 입력 샘플링 레이트 R_{in} 와 출력 샘플링 레이트 R_{out} 의 크기 비교 결과에 따라 입력 버퍼와 출력 버퍼를 제어하는 동작 및 필터 계수를 설정하는 동작이 구분된다. 즉, 본 발명의 제 1실시 예에 따른 샘플링 변환 장치는 상기 크기 비교 결과가 $R_{in} > R_{out}$ ($L < M$)인 경우, 상기 제어부가 입력 샘플링 레이트 R_{in} 에 상응하게 입력 버퍼에 입력 샘플을 저장하는 동작을 수행하도록 제어하고, 출력 샘플링 레이트 R_{out} 에 상응하게 상기 입력 버퍼로부터 입력 샘플을 읽어와 해당 필터 계수 벡터와 곱하는 적응 필터링 과정이 수행되도록 제어한다. 그리고, 본 발명의 제2실시 예에 따른 샘플링 변환 장치는 상기 비교 결과가 $R_{in} < R_{out}$ ($L > M$)인 경우, 상기 제어부가 출력 버퍼에 저장된 출력 샘플들을 기준으로 입력 샘플들을 적응 필터링하도록 제어하고, 입력 샘플링 레이트 R_{in} 에 상응하게 적응 필터링 동작의 출력 샘플들이 출력되도록 제어하고, 상기 출력 샘플들을 샘플링 레이트 R_{out} 에 상응하게 출력하도록 제어한다.

도 8은 본 발명의 제1실시 예에 따른 샘플링 변환 장치의 블록도이다.

도 8을 참조하면, 샘플링 변환 장치(850)는 필터 계수 설정 및 출력 순환 버퍼(815)를 제어하는 제어부(805)와, 적응적 계수 필터(810) 및 상기 출력 순환 버퍼(815)를 포함한다.

상기 제어부(805)는 입력 샘플링 레이트 R_{in} 에 상응하게 입력 스트림을 구성하는 입력 샘플들을 입력 버퍼(도시되지 않음)에 저장한다. 상기 제어부(805)는 상기 입력 버퍼에 저장된 입력 샘플들에 대응하는 입력 샘플 벡터를 읽어와 출력 샘플링 레이트 R_{out} 에 상응하는 적응 필터링 과정이 수행되도록 상기 적응적 계수 필터(810)를 제어한다. 즉, 상기 제어부(805)는 상기 입력 버퍼로부터 M 개의 입력 샘플마다 L 개의 입력 샘플을

선택하고, 상기 선택된 L개의 입력 샘플들에 대응하는 입력 샘플 벡터를 각각 L개의 필터 계수 벡터와 곱함으로써, L개의 출력 샘플이 상기 출력 버퍼(815)로 입력되도록 제어한다. 이때, 상기 샘플링 변환 장치(850)에 단위 시간 동안 입력되는 입력 샘플들의 개수가 출력 샘플들의 개수보다 많기 때문에, 상기 제어부(805)는 L개의 필터 계수 벡터에서 일부를 중복으로 선택하거나 상기 L개의 필터 계수 벡터에 M-L개의 필터 계수 벡터를 추가함으로써, 상기 입력 샘플의 개수에 상응하는 필터 계수 벡터를 생성하도록 상기 적응적 계수 필터(810)를 제어한다. 이에 따라, 입력 샘플의 인덱스 m에 대해서 선택되는 필터 계수 벡터의 인덱스 l은 하기 <수학식 7>과 같이 정의된다.

수학식 7

[0064] $l = \lfloor mL/M \rfloor, \quad m = (n + M - d) \% M$

[0065] 여기서, l은 a보다 크지 않는 최대 정수를 출력하는 내림 연산을 나타내며, 인덱스 m은 상기 적응적 계수 필터(810)의 출력이 출력 버퍼에 저장되는 위치가 된다.

[0066] 일 예로, 상기 입력 샘플의 개수에 상응하는 필터 계수 벡터를 생성하기 위해서 상기 제어부(805)가 L개의 필터 계수 벡터에 임의의 M-L개의 필터 계수 벡터를 추가하여 상기 적응적 계수 필터(810)를 M개의 필터 계수 벡터 집합으로 구성하는 경우를 설명하기로 한다. 이러한 경우, 추가된 M-L필터 계수 벡터는 L개의 필터 계수 벡터에서 순차적으로 선택되며, 인덱스 l=m으로 주어진다. 그러면, 상기 적응적 계수 필터(810)는 M개의 입력 샘플마다 M개의 입력 샘플벡터와 상기 제어부(805)의 지시에 따라 상기 M개의 입력 샘플벡터 각각에 대응하는 필터 계수를 곱하여 계산된 M개의 출력 샘플들을 상기 출력 버퍼(815)에 저장한다. 이후, 상기 출력 버퍼(815)는 상기 저장된 출력 샘플들 중 R_{out}의 샘플링 레이트에 상응하게 상기 제어부(805)에서 선택된 L개의 유효 출력 샘플들을 출력한다. 이때, 상기 출력 버퍼(815)에서 출력되는 해당 유효 출력 샘플의 인덱스 k에 대해서 읽어야 할 상기 출력 버퍼(815)의 인덱스 m'은 하기 <수학식 8>과 같이 정의된다.

수학식 8

[0067] $m' = \lfloor \frac{Mk}{L} \rfloor \% M$

[0068] 이러한 경우, 구현의 편의상 추가한 M-L개의 필터 계수와의 연산으로 인해 출력 샘플당 복소수 곱셈은 K_L 회에서 K_L(M/L) 회로 증가하지만, 종래 기술의 곱셈 연산량인 M×K 회보다는 약 M/L² 배로 감소한다. 또한, 상기 샘플링 레이트 변환 장치(800)의 내부 클락은 R_{in} = max(R_{in}, R_{out})으로 종래 기술의 내부 클락 L×R_{in}에 비해 1/L 배로 감소한다.

[0069] 도 9는 본 발명의 제2실시 예에 따른 샘플링 변환 장치의 블록도이다.

[0070] 도 9를 참조하면, 샘플링 변환 장치(950)는 입력 버퍼(910)와 필터 계수 설정을 제어하는 제어부(905)와, 상기 입력 버퍼(910)와, 적응적 계수 필터(915)를 포함한다.

[0071] 상기 제어부(905)는 출력 샘플들의 수가 입력 샘플들의 수보다 작으므로, 상기 출력 샘플들을 기준으로 입력 샘플들을 적응 필터링하고, 상기 적응적 계수 필터(915)의 출력을 저장하는 출력 버퍼(미도시)의 저장 동작이 R_{in} 에 상응하게 수행되고, 상기 출력 버퍼에서 출력 샘플을 읽는 동작은 상기 출력 샘플링 레이트 R_{out} 에 상응하게 수행되도록 상기 적응적 계수 필터(915)를 제어한다. 이때, 상기 샘플링 변환 장치(950)에 단위 시간 동안 입력되는 입력 샘플들의 개수가 출력 샘플들의 개수보다 더 적기 때문에, 상기 제어부(905)는 M 개의 입력 샘플들에 대응하는 입력 샘플 벡터들 중 $(L-M)$ 개를 2번씩 선택한다.

[0072] 상기 제어부(905)는 상기 적응적 계수 필터(915)가 상기 선택된 입력 샘플 벡터들과 L 개의 필터 계수와 곱셈을 수행하여 L 개의 출력 샘플들을 출력하도록 상기 적응적 계수 필터(915)를 제어한다. 즉, 상기 적응적 계수 필터(915)는 상기 입력 버퍼(910)에 저장된 입력 샘플들에 대응하는 입력 샘플 벡터들 중 중복을 허용하여 선택한 M 개의 입력 샘플 벡터와, 상기 제어부(905)에서 선택된 필터 계수를 곱하여 계산된 M 개의 출력 샘플을 R_{out} 의 샘플링 레이트에 상응하게 출력한다.

[0073] 하기 <수학식 9>은 상기 제어부(905)의 지시에 따라 선택한 입력 샘플 n 에 대해서 입력 버퍼에 저장하는 인덱스 m 을 나타낸다.

수학식 9

[0074]
$$m = (n + d) \% M$$

[0075] 이때, 출력 샘플 인덱스의 k 에 대해서 상기 입력 버퍼(910)로부터 읽어와야 할 $(K_L \times 1)$ 입력 샘플 벡터 $r_{m'}$ 와 시작 인덱스 m' 는 하기 <수학식 10>과 같이 정의된다.

수학식 10

[0076]
$$r_{m'} = [r[m'], r[(m' + 1) \% M], \dots, r[(m' + K_L - 1) \% M]]^T, \quad m' = \left\lfloor \frac{Mk}{L} \right\rfloor \% M$$

[0077] 일 예로, 출력 샘플의 인덱스 k 에 대한 필터 계수 벡터의 인덱스가 $l = (k \% L)$ 로 주어지는 경우를 가정하자. 이 경우, 출력 샘플당 복소수 곱셈은 K_L 회로 종래 기술의 곱셈 연산량인 $M \times K$ 회보다는 약 $1/ML$ 배로 감소하며, 내부 클락 역시 $R_{out} = \max(R_{in}, R_{out})$ 으로 종래 기술의 내부 클락 $L \times R_{in}$ 에 비해 $1/M$ 배로 감소한다.

[0078] 이하, 본 명세서에서는 본 발명의 제1실시 예 및 제2실시 예가 구체적으로 적용될 수 있는 이중 통신 시스템을 지원하는 2개의 기지국을 연결하기 위한 레이트 변환 방법의 일 예를 설명하기로 한다. 이때, 상기 2개의 기지국은 각각 LTE 시스템을 지원하는 LTE 기지국과, WiMAX 시스템을 지원하는 WiMAX 기지국을 나타내고, WiMAX 기지국의 RU에 LTE 기지국의 DU를 연결하기 위해서 본 발명에 따른 샘플링 레이트 변환을 수행하여 샘플링 레이트가 변환된 신호를 생성하는 경우를 가정한다.

[0079] 도 10은 본 발명의 제1실시 예에 따른 샘플링 레이트 변환 장치의 일 예를 도시한 도면이다.

[0080] 도 10을 참조하면, 하향링크에서 38/45배로 샘플링 레이트를 변환하는 구조이다. 샘플링 레이트 변환 장치(1000)에서 입력 샘플링 레이트에 대응하는 입력 샘플들이 적응 계수 필터로 입력되면, DL 송신 필터 계수 설

정 테이블(1010)은 상기 필터 계수 설정 및 출력 버퍼 제어부(1005)의 지시에 따라 해당 입력 샘플에 대한 필터 계수 벡터의 인덱스를 변경하면서 필터링을 수행하고, 상기 필터링 수행 결과의 합산값을 출력 버퍼(1015)에 저장된다. 동시에, 상기 출력 버퍼(1015)가 상기 필터 계수 설정 및 출력 버퍼 제어부(1005)에서 선택한 출력 샘플의 인덱스에 대응하는 출력 샘플을 출력 샘플링 레이트에 대응하게 읽어 출력하면, 샘플링 레이트 변환이 완료되고, 상기 출력 샘플링 레이트에 대응하는 출력 샘플들이 생성된다.


[0081] 도 11은 본 발명의 제2 실시 예에 따른 샘플링 레이트 변환 장치의 일 예를 도시한 도면이다.

[0082] 도 11을 참조하면, 상향링크에서 45/38배로 샘플링 레이트를 변환하는 구조이다. 샘플링 레이트 변환 장치(1100)는 입력 샘플들 중, 입력 샘플링 레이트에 상응하도록 상기 입력 버퍼 및 필터 계수 설정 제어부(1105)가 선택한 입력 샘플을 입력 버퍼(1110)에 저장한다, 그리고, UL 수신 필터 계수 설정 테이블(1115)은 상기 입력 버퍼 및 필터 계수 설정 제어부(1105)의 지시에 따라 출력 샘플링 레이트에 상응하도록 선택된 필터 계수 벡터와 상기 선택된 입력 샘플 벡터를 곱한 출력 샘플을 출력하면, 샘플링 레이트 변환이 완료되고, 상기 출력 샘플링 레이트에 대응하는 출력 샘플들이 생성된다.


[0083] 한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

