【公報種別】特許法第１７条の２の規定による補正の掲載
【部門区分】第７部門第３区分
【発行日】平成23年5月26日(2011.5.26)

【公開番号】特開2006-314085(P2006-314085A)
【公開日】平成18年11月16日(2006.11.16)
【年通号数】公開・登録公報2006-045
【出願番号】特願2006-78114(P2006-78114)
【国際特許分類】
Ｈ０４Ｂ　1/59　(2006.01)
Ｇ０６Ｋ　19/07　(2006.01)
Ｈ０４Ｂ　5/02　(2006.01)
【ＦＩ】
Ｈ０４Ｂ　1/59
Ｇ０６Ｋ　19/00　Ｈ
Ｈ０４Ｂ　5/02

【誤訳訂正書】
【提出日】平成23年4月11日(2011.4.11)
【誤訳訂正１】
【訂正対象書類名】特許請求の範囲
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【特許請求の範囲】
【請求項１】
２レベルの振幅変調により読取器（２）によってトランスポンダ（４）に放出された情報を復調する方法であって、
前記トランスポンダにより受信した信号の関数であるスレーブ電圧を生成するために電圧制御ループを使用する過程であって、前記電圧制御は負荷インピーダンスの端末の電圧に対する制御である過程と、
スレーブ電圧の変化の割合を表わす符号信号であって、スレーブ電圧の増減に応じて第１の値又は第２の値を取る符号信号を決定する過程と、
各シンボルについて、前記符号信号の維持時間をチェックする過程と、
前記チェックした維持時間に基づいて変調レベルを決定する過程と、
を含む方法。
【請求項２】
前記トランスポンダのスレーブ電圧の変化の割合を示す符号の維持時間が、ある閾値と比較される請求項１に記載の方法。
【請求項３】
シンボルの値が直前のシンボルの値を用いて決定される請求項１に記載の方法。
【請求項４】
各シンボルについて、バイナリの符号ビット列がオーバーサンプリング周波数で供給され、前記バイナリの符号ビット列が各シンボルの値を決定するのに用いられる請求項１に記載の方法。
【請求項５】
前記トランスポンダ電圧のスレーブ電圧の変化の割合を示す符号信号の維持時間がある閾値と比較され、
前記シンボルの値が直前のシンボルの値を用いて決定され、
各シンボルについて、その各シンボルの値を決定するために使用されるバイナリの符号

ビット列がオーバーサンプリング周波数で提供され、
１つのシンボルについての前記バイナリの符号ビット列が、前記閾値より短い時間の０及び１ビットの交互の列となっているとき、前記シンボルの値は直前のシンボル値と同一である、請求項２ないし４のいずれかに記載の方法。
【請求項６】
前記トランスポンダ電圧のスレーブ電圧の変化の割合を示す符号信号の維持時間が、ある閾値と比較され、
各シンボルについて、その各シンボル値を決定するために使用されるバイナリの符号ビット列がオーバーサンプリング周波数で提供され、
１つのシンボルについて、同一の符号列の期間が、前記閾値よりも長いとき、当該シンボル値は前記同一の符号列の符号に従って決定される、請求項２ないし４のいずれかに記載の方法。
【請求項７】
２レベルの振幅変調により読取器（２）によってトランスポンダ（４）に放出された情報を復調する装置であって、
前記トランスポンダにより受信した信号の関数としてトランスポンダスレーブ電圧を生成するように構成された電圧制御ループであって、前記電圧制御は負荷インピーダンスの端末の電圧に対する制御である電圧制御ループと、
トランスポンダスレーブ電圧の変化の割合を変換した符号信号の維持時間をチェックすることにより、変調レベルの変化を、各シンボルについて検出する手段であって、前記符号信号がスレーブ電圧の増減に応じて第１の値または第２の値を取る手段と、
を含む装置。
【請求項８】
トランスポンダのスレーブ電圧の変化の割合を示す符号信号の維持時間が、ある閾値と比較される請求項７に記載の装置。
【請求項９】
直前のシンボルの値を用いてシンボルの値を決定する手段を備えた請求項８に記載の装置。
【請求項１０】
アンテナを形成する手段、アンテナ端末での負荷インピーダンス手段、及び、負荷インピーダンスの端末に電圧制御ループを形成する手段を備えた請求項７に記載の装置。
【請求項１１】
前記電圧制御ループを形成する手段が、アンテナ端末で電圧を受ける整流回路、及び整流回路の出力の関数として負荷インピーダンスを変更する制御手段を備えた請求項１０に記載の装置。
【請求項１２】
前記制御手段と前記整流手段との間にアナログ－デジタル変換手段を備える復調手段を更に備えた請求項１１に記載の装置。
【請求項１３】
オーバーサンプリング周波数でバイナリのビット列を供給する比較器と、トランスポンダのスレーブ電圧を出力する積分器とを備え、前記トランスポンダのスレーブ電圧を利用して、負荷インピーダンスを変更する請求項１１に記載の装置。
【請求項１４】
２レベルの振幅変調により読取器（２）によってトランスポンダ（４）に放出された情報を復調する方法であって、
各受信したシンボルについて、以下のステップを実行する方法。
前記受信したシンボルの期間中、前記トランスポンダのスレーブ電圧の変化の割合を示す符号信号が複数回変化しているか否かを決定するステップであって、
前記符号信号が変化せず、前記トランスポンダのスレーブ電圧の変化の割合を示す符号信号が第１の値である場合、前記受信したシンボルの値は１であり、

前記符号信号が変化せず、前記トランスポンダのスレーブ電圧の変化の割合を示す符号信号が第２の値である場合、前記受信したシンボルの値は０であり、
前記符号信号が変化し、前記トランスポンダのスレーブ電圧の変化の割合を示す符号信号の維持時間が、ある閾値より短い場合、前記受信したシンボルの値は直前のシンボルの値に等しく、
前記符号信号が変化し、前記符号信号の維持時間が、前記ある閾値より長く、前記符号信号が前記第２の値である場合、前記受信したシンボルの値は０であり、
前記符号信号が変化し、前記符号信号の維持時間が、前記ある閾値より長く、前記符号信号が前記第１の値である場合、前記受信したシンボルの値は１であるステップ。
【請求項１５】
２レベルの振幅変調により読取器（２）によってトランスポンダ（４）に放出された情報を復調する装置であって、
受信したシンボルのバイナリの符号ビットを記憶する手段と、
前記受信したシンボルのバイナリの符号ビットに対する変化を示す手段と、
前記バイナリの符号ビットの「同一符号」のストリング長カウンタであって、符号の各遷移期に再初期化されるカウンタと、
カウンタの値が閾値より大きいか否かを示す比較器と、
「０」ビットのストリングの長さが上記閾値より大きいことを示すｃｏｍ＿０の値と、「１」ビットのストリングの長さが上記閾値より大きいことを示すｃｏｍ＿１の値とを決定する２つの手段であって、
カウンタの値が閾値より大きく、かつ、前記バイナリの符号ビットの値が０である場合に、ｃｏｍ＿０＝１となり、
カウンタの値が閾値より大きく、かつ、前記バイナリの符号ビットの値が１である場合に、ｃｏｍ＿１＝１となるように値を決定する２つの手段と、
受信されたシンボルの値をｃｏｍ＿０とｃｏｍ＿１の値に従って決定する手段であって、
ｃｏｍ＿０＝１の場合、受信されたシンボルの値が０となり、
ｃｏｍ＿１＝１の場合、受信されたシンボルの値が１となり、
ｃｏｍ＿０＝ｃｏｍ＿１＝０の場合、受信されたシンボルの値が直前のシンボルの値と等しくなるように、決定する手段と、
を具備し、
デコードされたビット値を決定する手段が、シンボルの周波数で動作し、それ以外の他の手段すべてがオーバーサンプリング周波数で動作する装置。
【誤訳訂正２】
【訂正対象書類名】明細書
【訂正対象項目名】全文
【訂正方法】変更
【訂正の内容】
【発明の詳細な説明】
【発明の名称】２レベル復調の方法及び装置
【技術分野】
【０００１】
本発明は、固定局（読取器）と、読取器が放出する電磁界に配置された非接触トランスポンダ（カード、ラベル）との間の情報交換のための技術に関する。
具体的には、本発明は、読取器が放出する変調をトランスポンダにおいて復調する方法に関する。
【背景技術】
【０００２】
図１Ａに示すように、読取器２は無線周波数磁界を放出し、この磁界は、まずトランスポンダ４によってその電源電圧の生成に利用され、次いで情報交換に利用される。従来、

読取器２は、この磁界の振幅変調（振幅偏移電鍵操作又はＡＳＫ）により送信する。
図１Ｂに、伝送を所望するビットの値の関数として固定局が放出する磁界を示す。
【０００３】
固定局２とトランスポンダ４との間で交換される情報の伝送速度は、変調信号の周波数を増大させるか又は変調振幅レベルの数を増加させることによって増大させることができる。
本出願の出願時において、時間分解能の高いシングルビットアナログ－デジタル変換器を利用したマルチレベル復調法が未公開の特許文献１に開示されている。
【０００４】
図２Ａ～２Ｃは、上記特許文献１に規定されたこのシングルビット変換器の動作を簡単にまとめたものである。これらの図面では、
－　Ｈは、読取器によって変調された磁界を表す（図２Ａ）。
－　V_cは、トランスポンダ４の積分器によって供給される制御電圧であり（図２Ｂ）、この電圧の振幅は、磁界Ｈ、つまり伝送されるデータの振幅レベルを表す。
－　Ｓ（V_c）は、トランスポンダの制御ループの制御電圧V_cの変化の割合の符号である（図２Ｃ）。
符号信号Ｓ（V_c）は、固定局２によって放出された情報を見つけるために使用される信号である。
【０００５】
この方法では、アナログ／デジタル変換器（トランスポンダ４の復調器）のスレーブ電圧の変化の割合の方向を利用して、変調レベルを決定する。
２レベル変調（２値変調）に関し、単純に初期情報に戻ることを可能にする変調方法を見つけることが課題となる。
【特許文献１】仏国特許出願第０３　１０９２８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、レベルＮの数が２に等しい場合の、上記信号の復調方法を提供する。
本発明は、まず、２レベルの振幅変調（２値振幅変調）により読取器によってトランスポンダに放出された情報を復調する方法であって、各シンボルの後で、そのシンボルが直前のシンボルと同じであるか又は異なるかを決定するステップを含む方法に関する。
【課題を解決するための手段】
【０００７】
本発明は、シンボル期間中にスレーブが変化したか又は変化していないかという２つの値しかあり得ないという事実を利用する。この変化は、変化の割合の方向の維持時間をチェックすることによって検出される。
さらに、トランスポンダのスレーブ電圧の変化の割合の符号の維持時間を閾値と比較する。
【０００８】
従って、本発明は、トランスポンダのスレーブ電圧の変化の割合の符号の保留時間を閾値と比較する方法及び装置にも関する。
また、本発明は、２つのレベルの振幅変調によって、読取器によりトランスポンダに放出された情報を復調する方法にも関し、各シンボルの後で、そのシンボルが直前のシンボルと同じであるか異なるかを決定する手段を含む。
【０００９】
一実施形態によれば、トランスポンダのスレーブ電圧の変化の割合の符号の保留時間を閾値と比較するための手段が使用される。
アンテナを形成する手段、アンテナ端末での負荷インピーダンス手段、及び負荷インピーダンスの端末に電圧制御ループを形成する手段を設けることができる。
【００１０】

制御形成手段は、アンテナ端末で電圧を整流する手段、及び整流手段の出力の関数としてインピーダンスを変更する制御手段を備える。

復調手段は、制御手段と整流手段との間にアナログ－デジタル変換器を備えてもよい。

【発明を実施するための最良の形態】

【００１１】

説明をより明確にするために以下の語句を使用することに留意されたい。

－　使用されるシンボル：　シンボルの数は、基地局２によって同時に放出されるビット数に関連する（図１Ａ）。このビット数がＮであれば、2^N個の異なるシンボルが必要となる。

－　変調レベルは、読取器２によって発生した電磁界のピーク値である。異なるシンボルの各々について少なくとも１つの変調レベルが必ず存在する。変調レベルは、（2^N－１）から０にコード化される。

－　シンボル期間は、読取器とトランスポンダの間のシンボルの搬送時間である。

【００１２】

図３Ａ及び３Ｂに、２ビットからなるシンボルの記録を示す。この場合、４つの異なる変調レベルが使用されている。

シンボルあたりのビット数が１である場合、２つの変調レベルがあれば十分である。

この場合、シンボルあたりのビット数が１より大きい場合とは異なり、制御ループが設定値に到達する必要は無いので、トランスポンダの制御ループの制御速度は何ら制限されない。

【００１３】

１つのシンボル時間の終了時には、以下のような２つ場合が生じ得る。

ａ）時間ｔ（ｎ＋１）におけるシンボルが時間ｔ（ｎ）におけるシンボルと異なる場合。この場合、制御ループが動作し、このループの変化の割合の符号が時間θの間安定し、同一の符号列の期間が閾値、例えば５００ｎｓより大きい。

ｂ）時間ｔ（ｎ＋１）におけるシンボルが時間ｔ（ｎ）におけるシンボルと等しい場合。この場合、電圧制御ループがシンボルT_nの間に平衡に達し、閾値より短い期間の間に０及び１ビットの交互列があるか、又はループが連続的に動作し、T_nに対する電流符号列が延長する（例えば５００ｍｓ）。

本発明による方法は、例えば受信された信号を処理するマイクロプロセッサ又は図７に示すような専用の電子機器を利用して、トランスポンダでデジタル式に実施することができる。

【００１４】

図４に、受信アンテナを形成する手段１０、整流回路を形成する手段１２、アナログ－デジタル変換器を形成する手段１６及び制御手段１４を備えるトランスポンダ装置４の一部を示す。

前記制御手段は、負荷インピーダンス１１の制御電圧を生成する。

【００１５】

デジタル処理回路１８は、伝送されたデータを表すデジタル信号を供給する。

ｎビット変換器１６は、整流手段１２と制御手段１４との間の制御ループに配置されている。変換器１６は、好ましくはシングルビット変換器（ｎ＝１）であり、単純なコンパレータを有していてよい。これにより、構成要素の数が最小限となる、極めて低い分解能が得られ、これはその後、固定局２によって伝送されたデータの周波数よりもずっと高いオーバーサンプリング周波数で変換器１６をクロッキングすることにより、高い分解能によって補償される。

【００１６】

例えば、オーバーサンプリング周波数は、変換器１６へのクロック入力にクロック信号C_kを出力するクロック回路によって決定することができる。例えば、２００ｋＨｚのオーダーのデータ周波数に対し、オーバーサンプリング周波数は、有利には１０～２０ＭＨｚである。

変換器１６のデジタル出力信号は、固定局２によって伝送されたデータの回復に必要な情報を含み、このデジタル信号はそのままでは使用できない。

【００１７】

従って、制御回路１４に接続される変換器１６の出力をデジタル処理回路１８の入力に接続し、デジタル処理回路が復調されたデータを１ビットで提供する。

図４における携帯可能な装置部分の復調回路の動作を、図５に示す信号によって示す。この場合、アンテナ１０の端末におけるＡＣ電圧V_{ac}の制御ループに含まれる低分解能のアナログ－デジタル変換器１６は、オーバーサンプリング周波数でビット列を出力する単純なコンパレータからなっている。制御回路１４は、変換器１６のシングルビット出力信号を表すアナログ電圧信号Ｖｃを出力する積分器を備える。

【００１８】

従って、変換器１６のデジタル出力信号は、磁界Ｈによって発生するｅｍｆのレベルの変化の割合の符号及び振幅を表す情報、つまり、起電力又は磁界の包絡線の導関数を表す情報を含む。従って、デジタル処理回路１８は、導関数の値及び符号を分析するための少なくとも１つの機能、及びシンボルの値を決定するためのシステムを備える。

よって、図４の制御ループはアナログ変換の一部を同時に実行し、これにより、アセンブリがよりコンパクトになる。さらに、携帯可能な装置部分の移動によって起こる平均磁界のゆっくりとした変化の割合の作用は、変換器１６の出力情報が磁界の包絡線の導関数を表すという事実により弱まる。従って、平均磁界のゆっくりとした変化の割合は雑音として処理され、復調を妨げることはない。

【００１９】

図５を参照し、本発明による方法の働きを示す一実施例を説明する。図５は、シンボル時間よりも長いループ制御時間で動作するシステムの、伝送されたシンボル、補正電圧V_c及びV_cの変化の割合を変換する符号信号を示す。

T_0：　局２は１に等しいビットを放出し、トランスポンダ４の制御ループ（電圧V_c）は変調レベル１に達しようとする。

T_1はシンボルの終了を表す。制御ループはレベル１に達していない。レベルの変化はなく、よって制御の方向の変化もない。

【００２０】

時間T'_1：　レベル１に達する。ループはこのレベルで制御を行い、定期的に方向を変化させる。

T_2：　０に等しいビットを制御し、ループはレベル０に達しようとする。

T_3：　１に等しいビットを制御する。ループはレベル０に達していないが、レベル１に達しようとする。

T_4：　０に等しいビットを制御する。ループはレベル１に達していないが、レベル０に達しようとする。

【００２１】

T_5：　０に等しいビットを制御する。トランスポンダ４のループはレベル０に達しようとする。

T'_5：　レベル０に達する。ループはこのレベルで制御を行い、定期的に方向を変化させる。

T_6：　シンボルの終了を表す。次のシンボルは同一であり、ループはレベル０で制御を続ける。

T_7：　１に等しいビットを制御し、ループはレベル１に達しようとする。

【００２２】

図６に、本発明によるシステムの動作を示す。

シンボル期間は$t_n \sim t_{n+1}$の時間であり、時間S_iは、同じ符号ビットの連続するストリングの長さが検出閾値より大きい瞬間を表す。

【００２３】

Ｃｏｍ＿０は、「０」ビットのストリングの長さが上記閾値より大きいことを通知する

信号であり、Ｃｏｍ＿１は、「１」ビットのストリングの長さが上記閾値より大きいことを通知する信号である。

磁界の振幅から得られる設定値に制御電圧がスレーブする場合、検出閾値は、同一の連続する符号ビットの最大のストリング長によって決定される。

【００２４】

例えば、ストリングの「０」ビットと「１」ビットとの交互は、時間T_6にほぼ等しく、制御電圧がスレーブ化される場合、最大のストリング長は５に等しく、検出閾値を７に固定することができ、これにより好ましい雑音マージン及び良好な復調結果が得られる。

復調されたビットの値は各シンボル周期の終了時まで更新されないので、T_nとT_{n+1}との間で復調されたビットの値は、T_{n-1}とT_nとの間で読取器によって伝送されたビットの値に相当する。

【００２５】

時間T_0において、読取器は１に等しいビットを送信し（T_0＿１においてビットは０に等しかったと仮定する）、通知されたビットは、制御電圧が設定値に達するまで１に変化する。

時間S_0において、ストリング１の長さが検出閾値に達し、従ってＣｏｍ＿１は、読取器が時間T_0から「１」を放出していること、一方直前のシンボルは「０」に等しかったことを示す。

【００２６】

時間T_1から読取器は「１」を送信する。制御電圧は引き続き設定値に達しようとする。Ｃｏｍ＿１は、制御電圧と設定値とが平衡に達するまで動作を続ける。

時間T_2において、読取器は「０」を送信する。符号ビットは反転し、S_2においてＣｏｍ＿０がアクティブとなり、これは検出閾値よりも大きい「０」のストリング長が受信されたことを示す。

【００２７】

時間T_3において、読取器は「１」を送信し、符号ビットは反転する。S_3においてＣｏｍ＿１は閾値より大きい「１」ビットのストリングが受信されたことを示す。

時間T_4において、読取器は「０」を送信し、S_4においてＣｏｍ＿０は、閾値より大きな「０」ビットのストリングが受信されたことを示す。

【００２８】

時間T_5において、読取器は「０」を放出し、Ｃｏｍ＿０は、制御電圧が設定電圧にスレーブするまで不変である。

T_6において、読取器は「０」を送信し、閾値より大きな同一符号のビットストリングは検出されず、Ｃｏｍ＿０＝Ｃｏｍ＿１＝０は、直前のシンボルからビットの変化が検出されなかったことを示す。

最終的に、図５の上部に示す一連のシンボル（１１０１０００）が、図６の下部で得られる。つまり、ここに提案する２値変調の変調法が良好に機能している。

【００２９】

本発明によれば、制御ループの減速によって、極めて良好な信号対雑音比を有する効果的な復調が得られる。上述のように、シングルビットシンボルの場合制御速度に制限が無いので、この減速は問題とはならない。例えば、制御ループの回復時間はシンボル時間よりも長くてもよい。

ここに提案するデジタル復調によって、図４に示すように（変換器１６の入力とデジタル処理回路１８の入力との間に配置される）シグマデルタ変換器２０の出力を効果的に使用することが可能となる。この変換器２０は、変換器１６によって生成された数量化の雑音による影響を減少させ、よって復調の分解能を増大させる。

【００３０】

図７に、本発明による復調のためのデジタル処理ブロック１８の例示的な一実施形態を示す。

このブロック１８は、

－　レジスタのような、符号ビットを記憶するためのブロック又は手段３０、
－　「エクスクルーシブオア」のような、符号ビットに対する変化を示す比較ブロック又は手段３２、
－　符号信号の各遷移期に再初期化される、カウンタ手段３４又は「同一符号」のストリング長カウンタ、
－　カウンタの値が設定値よりも大きいことを示す比較手段３６又はコンパレータ、
－　２つのＡＮＤデコーディングブロック又は手段３８、４０であって、
・カウンタ＞閾値、且つ符号（t_n）＝０である場合、Ｃｏｍ＿０＝１
・カウンタ＞閾値、且つ符号（t_n）＝１である場合、Ｃｏｍ＿１＝１
となるようなブロック又は手段、
－　Ｃｏｍ＿０及びＣｏｍ＿１信号をデコードすることによりデコードされたビットの値を決定するブロック又は手段４２
を備えている。

【００３１】
デコーディングブロック４２は、シンボル周波数（ｃｋ－ｓｙｍｂｏｌ）で動作し、他の全てのブロックは、オーバーサンプリング周波数（ｃｋ－ｅｃｈ）で動作する。
デコーディングブロック４２は、以下のように動作する。
－　Ｃｏｍ＿０＝１→受信されたビット＝０
－　Ｃｏｍ＿１＝１→受信されたビット＝１
－　Ｃｏｍ＿０＝Ｃｏｍ＿１→受信されたビットが直前のビットと同一

【００３２】
本発明によるシステムは、９．４４μｓ、４．７２μｓ、２．３６μｓ及び１．１８μｓのシンボル周期で、且つシンボルあたり１ビット（つまり２レベル）で動作する。それぞれ、１０６、２１２、４２４及び８４７ｋビット／ｓで、簡単且つ効果的な伝送が得られる。

【図面の簡単な説明】

【００３３】
【図１】読取器－トランスポンダシステム、及び伝送しようとするビット値の関数として固定局によって発生した磁界を示す。
【図２】復調技術を示す。
【図３】シンボルの列とそれに対応する変調レベルを示す。
【図４】本発明による装置を示す。
【図５】本発明による２つのレベルの動作の一実施例を示す。
【図６】本発明による２つのレベルの動作の別の実施例を示す。
【図７】本発明による装置の一実施形態を示す。

【符号の説明】

【００３４】
２　読取器
４　トランスポンダ
１０　アンテナ端末
１２　整流手段
１４　制御手段
１６　アナログ－デジタル変換手段
１８　デジタル処理回路