

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-95720

(P2011-95720A)

(43) 公開日 平成23年5月12日(2011.5.12)

(51) Int.Cl.		F I		テーマコード(参考)
<b>G09G 3/30 (2006.01)</b>		G09G 3/30	K	5C080
<b>G09G 3/20 (2006.01)</b>		G09G 3/20	624B	5C380
		G09G 3/20	631V	
		G09G 3/20	670J	
		G09G 3/20	621A	
審査請求 有 請求項の数 19 O L (全 47 頁) 最終頁に続く				

(21) 出願番号 特願2010-174575 (P2010-174575)  
 (22) 出願日 平成22年8月3日(2010.8.3)  
 (31) 優先権主張番号 特願2009-226122 (P2009-226122)  
 (32) 優先日 平成21年9月30日(2009.9.30)  
 (33) 優先権主張国 日本国(JP)

(71) 出願人 000001443  
 カシオ計算機株式会社  
 東京都渋谷区本町1丁目6番2号  
 (74) 代理人 100096699  
 弁理士 鹿嶋 英實  
 (72) 発明者 白崎 友之  
 東京都八王子市石川町2951番地の5  
 カシオ計算機株式会社  
 社八王子技術センター内  
 (72) 発明者 櫻山 俊二  
 東京都八王子市石川町2951番地の5  
 カシオ計算機株式会社  
 社八王子技術センター内

最終頁に続く


(54) 【発明の名称】 発光装置及びその駆動制御方法、並びに電子機器

(57) 【要約】

【課題】 画像データに応じた適切な輝度階調で発光素子を発光動作させることができる発光装置及びその駆動制御方法、並びに、該発光装置を適用した電子機器を提供する。

【解決手段】 輝度補償データ取得動作において、データドライバ140は、測定用電圧 $V_{meas}$ をデータラインLdに印加し、データラインLdと接点N12間に設けられるトランジスタTr12を導通させることにより、画素PIXに設けられた有機EL素子OELに流れる電流 $I_{meas}$ の電流値を電流計146cにより測定し、輝度補償データとしてメモリ148に記憶する。表示動作において、データドライバ140は、補正演算回路144においてメモリ148に記憶された輝度補償データに基づいて画像データD0~Dmを補正して、補正された階調電圧 $V_{data}$ を生成し、データラインLdを介して画素PIXへ供給する。

【選択図】 図4



**【特許請求の範囲】****【請求項 1】**

発光装置であって、  
電源電圧が供給される電源ラインと、少なくとも一つの画素と、前記画素に接続されるデータラインと、を具備する発光パネルと、  
前記発光パネルに接続される駆動回路と、  
を備え、

前記画素は、発光素子と、駆動トランジスタと、第 1 スイッチング素子と、を有し、  
前記駆動トランジスタは、一端側が前記発光素子に接続され、他端側が前記電源ラインに接続される電流路と、制御端子とを有し、

前記第 1 スイッチング素子は、前記駆動トランジスタの前記電流路の一端側と前記発光素子との接続点と前記データラインとの間に設けられ、

前記駆動回路は、前記駆動トランジスタの前記電流路に電流が流れない状態に設定した後、前記スイッチング素子を介して前記データラインと前記発光素子とを接続し、前記データラインと前記第 1 スイッチング素子とを介して、前記発光素子の電気的特性を取得する測定回路を有することを特徴とする発光装置。

**【請求項 2】**

前記電源電圧を供給する電源回路を有し、

前記駆動回路は、前記電源回路と前記電源ラインとの接続を遮断して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定することを特徴とする請求項 1 記載の発光装置。

**【請求項 3】**

前記駆動回路は、前記電源電圧を、前記駆動トランジスタの前記電流路に電流が流れない状態となる電圧値に設定するとともに、前記駆動トランジスタの前記制御端子に該駆動トランジスタをオフ状態とする所定のオフ電圧を印加して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定することを特徴とする請求項 1 記載の発光装置。

**【請求項 4】**

前記画素は、前記駆動トランジスタの前記制御端子と前記データラインとの間に設けられる第 2 スイッチング素子と、前記駆動トランジスタの前記制御端子と前記電流路の一端側との間に設けられた保持容量を有し、

前記駆動回路は、前記オフ電圧の印加に先立って、前記データライン、前記第 1 スイッチング素子、及び前記第 2 スイッチング素子を介して、前記保持容量の両端を同電位に近づけて、前記保持容量の蓄積電荷を放電させることを特徴とする請求項 3 記載の発光装置。

**【請求項 5】**

前記測定回路は、

前記データラインに測定用電圧を印加する電圧印加回路と、

前記データラインと前記第 1 スイッチング素子とを介して、前記測定用電圧の印加に応じて前記発光素子に流れる電流の電流値を取得する電流測定回路と、  
を有することを特徴とする請求項 1 記載の発光装置。

**【請求項 6】**

前記電圧印加回路は、前記測定用電圧として、前記発光素子に対して順バイアスとなる電圧を印加することを特徴とする請求項 5 記載の発光装置。

**【請求項 7】**

前記電圧印加回路は、前記測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加することを特徴とする請求項 5 記載の発光装置。

**【請求項 8】**

前記駆動回路は、

前記測定回路により取得された前記発光素子の前記電気的特性における電圧値又は電流値の少なくとも何れかの値を、輝度補償データとして記憶する記憶回路と、

10

20

30

40

50

外部から供給される画像データを、前記記憶回路に記憶された前記輝度補償データに基づく補正量に応じて補正する補正演算回路と、  
を有していることを特徴とする請求項 1 乃至 5 のいずれかに記載の発光装置。

【請求項 9】

前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする 1 乃至 8 のいずれかに記載の発光装置。

【請求項 10】

請求項 1 乃至 9 のいずれかに記載の発光装置が実装されてなることを特徴とする電子機器。

【請求項 11】

発光装置の駆動制御方法であって、

電源電圧が供給される電源ラインと、データラインと、発光素子と、一端側が前記発光素子に接続され他端側が前記電源ラインに接続される電流路と、制御端子とを有する駆動トランジスタと、前記駆動トランジスタの前記電流路の一端側と前記発光素子との接続点と前記データラインとの間に設けられる第 1 スイッチング素子と、を有する少なくとも一つの画素と、を具備する発光装置を準備し、

前記駆動トランジスタの前記電流路に電流が流れない状態に設定する遮断ステップと、

前記遮断ステップを実行した後、前記第 1 スイッチング素子を介して、前記データラインと前記発光素子とを接続する接続ステップと、

前記接続ステップにより、前記データラインと前記発光素子とを前記第 1 スイッチング素子を介して接続した状態で、前記データライン及び前記第 1 スイッチング素子を介して、前記発光素子の電気的特性を取得する特性測定ステップと、  
を含むことを特徴とする発光装置の駆動制御方法。

【請求項 12】

前記遮断ステップは、前記電源電圧を供給する電源回路と前記電源ラインとの接続を遮断して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定する接続遮断ステップを含むことを特徴とする請求項 11 記載の発光装置の駆動制御方法。

【請求項 13】

前記遮断ステップは、

前記電源電圧を、前記駆動トランジスタの前記電流路に電流が流れない状態となる電圧値に設定する電源電圧設定ステップと、

前記駆動トランジスタの前記制御端子に、該駆動トランジスタをオフ状態とする所定のオフ電圧を印加して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定するオフ電圧印加ステップと、

を含むことを特徴とする請求項 11 記載の発光装置の駆動制御方法。

【請求項 14】

前記画素は、前記駆動トランジスタの前記制御端子と前記データラインとの間に設けられる第 2 スイッチング素子と、前記駆動トランジスタの前記制御端子と前記電流路の一端側との間に設けられた保持容量と、を有し、

前記オフ電圧印加ステップに先立って、前記データライン、前記第 1 スイッチング素子、及び前記第 2 スイッチング素子を介して、前記保持容量の両端を同電位に近づけて、前記保持容量の蓄積電荷を放電させる初期化ステップを実行することを特徴とする請求項 13 記載の発光装置の駆動制御方法。

【請求項 15】

前記特性測定ステップにより取得された前記発光素子の前記電気的特性における電圧値又は電流値の少なくとも何れかの値を、輝度補償データとして記憶回路に格納する補償データ格納ステップと、

外部から供給される画像データを、前記記憶回路に格納された前記輝度補償データに基づいて補正する補正ステップと、

をさらに含むことを特徴とする請求項 11 乃至 14 のいずれかに記載の発光装置の駆動制

10

20

30

40

50

御方法。

【請求項 16】

前記特性測定ステップは、  
前記データラインに測定用電圧を印加する電圧印加ステップと、  
前記データラインと前記第1スイッチング素子とを介して、前記測定用電圧の印加に応じて前記発光素子に流れる電流の電流値を測定する電流測定ステップと、  
を含むことを特徴とする請求項1記載の発光装置の駆動制御方法。

【請求項 17】

前記電圧印加ステップは、前記測定用電圧として、前記発光素子に対して順バイアスとなる電圧を印加することを特徴とする請求項16記載の発光装置の駆動制御方法。

10

【請求項 18】

前記電圧印加ステップは、前記測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加することを特徴とする請求項16記載の発光装置の駆動制御方法。

【請求項 19】

前記特性測定ステップは、前記電圧印加ステップにより、前記測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加したときに、前記電流測定ステップにより測定された前記電流値に基づいて、前記発光素子を有する前記画素が欠陥画素であるか否か判定する画素欠陥判定ステップを、さらに含むことを特徴とする請求項18記載の発光装置の駆動制御方法。

【発明の詳細な説明】

20

【技術分野】

【0001】

本発明は、発光装置及びその駆動制御方法、並びに電子機器に関し、特に、画像データに応じた電流を供給することにより所定の輝度階調で発光する電流駆動型の発光素子を有する画素を、複数配列した発光パネルを備えた発光装置及びその駆動制御方法、並びにこれを適用した電子機器に関する。

【背景技術】

【0002】

近年、液晶表示装置に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（有機EL素子）や発光ダイオード（LED）等のような電流駆動型（又は、電流制御型）の発光素子を、マトリクス状に配列した表示パネルを備えた発光素子型の表示装置（発光素子型ディスプレイ、発光装置）が注目されている。

30

【0003】

特に、アクティブマトリクス型の駆動方式を適用した発光素子型ディスプレイは、液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さいという優れた表示特性を有している。また、発光素子型ディスプレイは、液晶表示装置のようにバックライトや導光板を必要としないという装置構成上の特長も有している。そのため、発光素子型ディスプレイは、今後様々な電子機器への適用が期待されている。

【0004】

例えば、特許文献1に記載された有機ELディスプレイ装置は、電圧信号によって電流制御されたアクティブマトリクス駆動表示装置である。この有機ELディスプレイ装置においては、画像データに応じた電圧信号がゲートに印加されて有機EL素子に電流を流す電流制御用薄膜トランジスタと、この電流制御用薄膜トランジスタのゲートに画像データに応じた電圧信号を供給するためのスイッチングを行うスイッチ用薄膜トランジスタと、が画素ごとに設けられている。

40

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平8-330600号公報

【発明の概要】

50

## 【発明が解決しようとする課題】

## 【0006】

このような有機ELディスプレイ装置（発光素子型ディスプレイ）においては、発光素子である有機EL素子に発光特性の変化（経時劣化）が生じる場合がある。ここで、有機EL素子の発光特性の経時劣化は、有機EL素子の導通抵抗が変化して、有機EL素子の発光動作において有機EL素子に印加される電圧と有機EL素子に流れる電流との関係（I-V特性）を含む、有機EL素子の電気的特性が変化することに起因するものである。このような発光特性の経時劣化が生じると、画素に画像データに応じた電圧値の階調電圧を印加しても、所望の発光輝度が得られないという問題が生じる。なお、有機EL素子の発光特性の経時劣化については、後述する発明の実施形態において詳しく説明する。

10

## 【0007】

そこで、本発明は、上述した問題点に鑑み、画像データに応じた適切な輝度階調で発光素子を発光動作させることができる発光装置及びその駆動制御方法、並びに、該発光装置を適用した電子機器を提供することを目的とする。

## 【課題を解決するための手段】

## 【0008】

請求項1記載の発明は、発光装置であって、電源電圧が供給される電源ラインと、少なくとも一つの画素と、前記画素に接続されるデータラインと、を具備する発光パネルと、前記発光パネルに接続される駆動回路と、を備え、前記画素は、発光素子と、駆動トランジスタと、第1スイッチング素子と、を有し、前記駆動トランジスタは、一端側が前記発光素子に接続され、他端側が前記電源ラインに接続される電流路と、制御端子とを有し、前記第1スイッチング素子は、前記駆動トランジスタの前記電流路の一端側と前記発光素子との接続点と前記データラインとの間に設けられ、前記駆動回路は、前記駆動トランジスタの前記電流路に電流が流れない状態に設定した後、前記スイッチング素子を介して前記データラインと前記発光素子とを接続し、前記データラインと前記第1スイッチング素子とを介して、前記発光素子の電気的特性を取得する測定回路を有することを特徴とする。

20

## 【0009】

請求項2記載の発明は、請求項1記載の発光装置において、前記電源電圧を供給する電源回路を有し、前記駆動回路は、前記電源回路と前記電源ラインとの接続を遮断して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定することを特徴とする。

30

請求項3記載の発明は、請求項1記載の発光装置において、前記駆動回路は、前記電源電圧を、前記駆動トランジスタの前記電流路に電流が流れない状態となる電圧値に設定するとともに、前記駆動トランジスタの前記制御端子に該駆動トランジスタをオフ状態とする所定のオフ電圧を印加して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定することを特徴とする。

請求項4記載の発明は、請求項3記載の発光装置において、前記画素は、前記駆動トランジスタの前記制御端子と前記データラインとの間に設けられる第2スイッチング素子と、前記駆動トランジスタの前記制御端子と前記電流路の一端側との間に設けられた保持容量を有し、前記駆動回路は、前記オフ電圧の印加に先立って、前記データライン、前記第1スイッチング素子、及び前記第2スイッチング素子を介して、前記保持容量の両端を同電位に近づけて、前記保持容量の蓄積電荷を放電させることを特徴とする。

40

請求項5記載の発明は、請求項1記載の発光装置において、前記測定回路は、前記データラインに測定用電圧を印加する電圧印加回路と、前記データラインと前記第1スイッチング素子とを介して、前記測定用電圧の印加に応じて前記発光素子に流れる電流の電流値を取得する電流測定回路と、を有することを特徴とする。

請求項6記載の発明は、請求項5記載の発光装置において、前記電圧印加回路は、前記測定用電圧として、前記発光素子に対して順バイアスとなる電圧を印加することを特徴とする。

請求項7記載の発明は、請求項5記載の発光装置において、前記電圧印加回路は、前記

50

測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加することを特徴とする。

請求項 8 記載の発明は、請求項 1 乃至 5 のいずれかに記載の発光装置において、前記駆動回路は、前記測定回路により取得された前記発光素子の前記電気的特性における電圧値又は電流値の少なくとも何れかの値を、輝度補償データとして記憶する記憶回路と、外部から供給される画像データを、前記記憶回路に記憶された前記輝度補償データに基づく補正量に応じて補正する補正演算回路と、を有していることを特徴とする。

請求項 9 記載の発明は、1 乃至 8 のいずれかに記載の発光装置において、前記発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。

請求項 10 記載の発明に係る電子機器は、請求項 1 乃至 9 のいずれかに記載の発光装置が実装されてなることを特徴とする。

10

#### 【0010】

請求項 11 記載の発明は、発光装置の駆動制御方法であって、電源電圧が供給される電源ラインと、データラインと、発光素子と、一端側が前記発光素子に接続され他端側が前記電源ラインに接続される電流路と、制御端子とを有する駆動トランジスタと、前記駆動トランジスタの前記電流路の一端側と前記発光素子との接続点と前記データラインとの間に設けられる第 1 スイッチング素子と、を有する少なくとも一つの画素と、を具備する発光装置を準備し、前記駆動トランジスタの前記電流路に電流が流れない状態に設定する遮断ステップと、前記遮断ステップを実行した後、前記第 1 スイッチング素子を介して、前記データラインと前記発光素子とを接続する接続ステップと、前記接続ステップにより、前記データラインと前記発光素子とを前記第 1 スイッチング素子を介して接続した状態で、前記データライン及び前記第 1 スイッチング素子を介して、前記発光素子の電気的特性を取得する特性測定ステップと、を含むことを特徴とする。

20

#### 【0011】

請求項 12 記載の発明は、請求項 11 記載の発光装置の駆動制御方法において、前記遮断ステップは、前記電源電圧を供給する電源回路と前記電源ラインとの接続を遮断して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定する接続遮断ステップを含むことを特徴とする。

請求項 13 記載の発明は、請求項 11 記載の発光装置の駆動制御方法において、前記遮断ステップは、前記電源電圧を、前記駆動トランジスタの前記電流路に電流が流れない状態となる電圧値に設定する電源電圧設定ステップと、前記駆動トランジスタの前記制御端子に、該駆動トランジスタをオフ状態とする所定のオフ電圧を印加して、前記駆動トランジスタの前記電流路に電流が流れない状態に設定するオフ電圧印加ステップと、を含むことを特徴とする。

30

請求項 14 記載の発明は、請求項 13 記載の発光装置の駆動制御方法において、前記画素は、前記駆動トランジスタの前記制御端子と前記データラインとの間に設けられる第 2 スイッチング素子と、前記駆動トランジスタの前記制御端子と前記電流路の一端側との間に設けられた保持容量と、を有し、前記オフ電圧印加ステップに先立って、前記データライン、前記第 1 スイッチング素子、及び前記第 2 スイッチング素子を介して、前記保持容量の両端を同電位に近づけて、前記保持容量の蓄積電荷を放電させる初期化ステップを実行することを特徴とする。

40

請求項 15 記載の発明は、請求項 11 乃至 14 のいずれかに記載の発光装置の駆動制御方法において、前記特性測定ステップにより取得された前記発光素子の前記電気的特性における電圧値又は電流値の少なくとも何れかの値を、輝度補償データとして記憶回路に格納する補償データ格納ステップと、外部から供給される画像データを、前記記憶回路に格納された前記輝度補償データに基づいて補正する補正ステップと、をさらに含むことを特徴とする。

請求項 16 記載の発明は、請求項 11 記載の発光装置の駆動制御方法において、前記特性測定ステップは、前記データラインに測定用電圧を印加する電圧印加ステップと、前記データラインと前記第 1 スイッチング素子とを介して、前記測定用電圧の印加に応じて前

50

記発光素子に流れる電流の電流値を測定する電流測定ステップと、を含むことを特徴とする。

請求項 17 記載の発明は、請求項 16 記載の発光装置の駆動制御方法において、前記電圧印加ステップは、前記測定用電圧として、前記発光素子に対して順バイアスとなる電圧を印加することを特徴とする。

請求項 18 記載の発明は、請求項 16 記載の発光装置の駆動制御方法において、前記電圧印加ステップは、前記測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加することを特徴とする。

請求項 19 記載の発明は、請求項 18 記載の発光装置の駆動制御方法において、前記特性測定ステップは、前記電圧印加ステップにより、前記測定用電圧として、前記発光素子に対して逆バイアスとなる電圧を印加したときに、前記電流測定ステップにより測定された前記電流値に基づいて、前記発光素子を有する前記画素が欠陥画素であるか否か判定する画素欠陥判定ステップを、さらに含むことを特徴とする。

【発明の効果】

【0012】

本発明に係る発光装置及びその駆動制御方法によれば、画像データに応じた適切な輝度階調で発光素子を発光動作することができ、良好かつ均質な画質を実現することができる。

【図面の簡単な説明】

【0013】

【図 1】本発明に係る発光装置を表示装置に適用した場合の全体構成の一例を示す概略ブロック図である。

【図 2】第 1 の実施形態に係る表示装置に適用される表示パネル及びその周辺回路の一例を示す要部構成図である。

【図 3】第 1 の実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。

【図 4】第 1 の実施形態に係る表示装置に適用可能なデータドライバの出力回路周辺の一例を示す要部構成図である。

【図 5】第 1 の実施形態に係る表示パネルに適用される画素の一実施形態を示す回路構成図である。

【図 6】第 1 の実施形態に係る表示装置における輝度補償データ取得動作を示すタイミングチャートである。

【図 7】第 1 の実施形態に係る表示装置における初期化動作を示す動作概念図である。

【図 8】第 1 の実施形態に係る表示装置におけるオフ電圧印加動作を示す動作概念図である。

【図 9】第 1 の実施形態に係る表示装置における電流測定動作を示す動作概念図である。

【図 10】有機 EL 素子の電気的特性の変動について説明するための図である。

【図 11】第 1 の実施形態に係る輝度補償データ取得動作を、画素が 2 次元配列された表示パネルに適用した場合のタイミングチャートである。

【図 12】第 1 の実施形態に係る表示装置における表示動作を示すタイミングチャートである。

【図 13】第 1 の実施形態に係る表示装置におけるリセット動作を示す動作概念図である。

【図 14】第 1 の実施形態に係る表示装置における階調電圧書込動作を示す動作概念図である。

【図 15】第 1 の実施形態に係る表示装置における発光動作を示す動作概念図である。

【図 16】第 1 の実施形態に係る表示動作を、画素が 2 次元配列された表示パネルに適用した場合のタイミングチャートである。

【図 17】第 1 の実施形態に係る表示装置における画素欠陥検出動作を示すタイミングチャートである。

10

20

30

40

50

【図18】第1の実施形態に係る画素欠陥検出動作におけるオフ電圧印加動作を示す動作概念図である。

【図19】第1の実施形態に係る画素欠陥検出動作における電流測定動作を示す動作概念図である。

【図20】第2の実施形態に係る表示装置に適用される表示パネル及びその周辺回路（駆動回路）の一例を示す要部構成図である。

【図21】第2の実施形態に適用されるデータドライバの一例を示す要部構成図である。

【図22】第2の実施形態に係る表示パネルに適用される画素の一実施形態を示す回路構成図である。

【図23】第2の実施形態に係る表示装置における輝度補償データ取得動作を示すタイミングチャートである。

【図24】第2の実施形態に係る表示装置における初期化動作を示す動作概念図である。

【図25】第2の実施形態に係る表示装置におけるオフ電圧印加動作を示す動作概念図である。

【図26】第2の実施形態に係る表示装置における電流測定動作を示す動作概念図である。

【図27】第2の実施形態に係る輝度補償データ取得動作を、画素が2次元配列された表示パネルに適用した場合のタイミングチャートである。

【図28】第2の実施形態に係る表示装置における表示動作を示すタイミングチャートである。

【図29】第2の実施形態に係る表示装置におけるリセット動作を示す動作概念図である。

【図30】第2の実施形態に係る表示装置における階調電圧書込動作を示す動作概念図である。

【図31】第2の実施形態に係る表示装置における発光動作を示す動作概念図である。

【図32】第2の実施形態に係る表示動作を、画素が2次元配列された表示パネルに適用した場合のタイミングチャートである。

【図33】第2の実施形態に係る表示装置における画素欠陥検出動作を示すタイミングチャートである。

【図34】第2の実施形態に係る画素欠陥検出動作におけるオフ電圧印加動作を示す動作概念図である。

【図35】第2の実施形態に係る画素欠陥検出動作における電流測定動作を示す動作概念図である。

【図36】第3の実施形態に係るデジタルカメラの構成を示す斜視図である。

【図37】第3の実施形態に係るパーソナルコンピュータの構成を示す斜視図である。

【図38】第3の実施形態に係る携帯電話機の構成を示す図である。

【発明を実施するための形態】

【0014】

以下、本発明に係る発光装置及びその駆動制御方法について、実施形態を示して詳しく説明する。なお、本実施形態では、発光装置を表示装置として説明する。

<第1の実施形態>

(発光装置)

まず、本発明に係る発光装置を表示装置に適用した場合の概略構成について、図面を参照して説明する。

【0015】

図1は、本発明に係る発光装置を表示装置に適用した場合の全体構成の一例を示す概略ブロック図である。また、図2は、第1の実施形態に係る表示装置に適用される表示パネル（発光パネル）及びその周辺回路（駆動回路）の一例を示す要部構成図である。

【0016】

図1に示すように、本実施形態に係る表示装置100（発光装置）は、概略、表示パネ

10

20

30

40

50



ル 1 1 0 (発光パネル)と、選択ドライバ 1 2 0 と、電源ドライバ 1 3 0 と、データドライバ 1 4 0 と、システムコントローラ 1 5 0 と、表示信号生成回路 1 6 0 と、を備えている。ここで、選択ドライバ 1 2 0、電源ドライバ 1 3 0、データドライバ 1 4 0、システムコントローラ 1 5 0、及び、表示信号生成回路 1 6 0 は、本発明における駆動回路を構成する。

【 0 0 1 7 】

表示パネル 1 1 0 には、図 2 に示すように、複数の画素 P I X と、複数の選択ライン L s1 ~ L sn と、電源ライン L a と、共通電極 E c と、複数のデータライン L d と、が設けられている。

【 0 0 1 8 】

複数の画素 P I X は、表示パネル 1 1 0 の行方向 (図面左右方向) 及び列方向 (図面上下方向) に 2 次元配列 (例えば n / 2 行 x m 列; n は偶数となる正の整数、m は正の整数) されている。また、複数の選択ライン L s1 ~ L sn の各々は、表示パネル 1 1 0 の行方向に配列された複数の画素 P I X に接続されるように配設されている。電源ライン L a は、表示パネル 1 1 0 の全画素 P I X に共通に接続するように配設されている。共通電極 E a は、表示パネル 1 1 0 の全画素 P I X に共通に接続するように設けられており、例えば単一の電極層 (ベタ電極) からなっている。複数のデータライン L d の各々は、表示パネル 1 1 0 の列方向に配列された複数の画素 P I X に接続されるように配設されている。

【 0 0 1 9 】

ここで、本実施形態に係る表示パネル 1 1 0 においては、各行の画素 P I X に、各々一対の選択ライン L s1 及び L s2、L s3 及び L s4、... L sn-1 及び L sn が接続されている。また、各画素 P I X は、後述するように、画素駆動回路と発光素子とを有している。

【 0 0 2 0 】

選択ドライバ 1 2 0 は、上記の表示パネル 1 1 0 に配設された各選択ライン L s1 ~ L sn に接続されている。選択ドライバ 1 2 0 は、各行の一対の選択ライン L s1 及び L s2、L s3 及び L s4、... L sn-1 及び L sn ごとに、所定のタイミングで所定の電圧レベルの選択信号 V se1 及び V se2、V se3 及び V se4、... V sen-1 及び V sen を順次印加する。

【 0 0 2 1 】

ここで、選択ドライバ 1 2 0 は、例えば図 2 に示すように、シフトレジスタ 1 2 1 と、出力回路 1 2 2 と、を備えている。シフトレジスタ 1 2 1 は、後述するシステムコントローラ 1 5 0 から供給される選択制御信号 (例えば走査クロック信号及び走査スタート信号) に基づいて、各行の選択ライン L s1 ~ L sn に対応するシフト信号を順次出力する。出力回路 1 2 2 は、上記シフトレジスタ 1 2 1 から出力されるシフト信号を所定の信号レベル (選択レベル; 例えばハイレベル) に変換する。そして、出力回路 1 2 2 は、システムコントローラ 1 5 0 から供給される選択制御信号 (例えば出力制御信号) に基づいて、各選択ライン L s1 ~ L sn に、上記変換されたシフト信号を選択信号 V se1 ~ V sen として出力する。

【 0 0 2 2 】

電源ドライバ 1 3 0 は、表示パネル 1 1 0 の各画素 P I X に共通に接続された個別の電源ライン L a、及び、共通電極 E c に接続されている。電源ドライバ 1 3 0 は、各電源ライン L a 及び共通電極 E c に対して、所定のタイミングで所定の電源電圧 V sa、V c を個別に印加する。

【 0 0 2 3 】

ここで、電源ドライバ 1 3 0 は、例えば図 2 に示すように、システムコントローラ 1 5 0 から供給される電源制御信号 (例えば出力制御信号) に基づいて、上記の選択信号 V se1 ~ V sen の印加タイミングに同期して、各電源ライン L a に所定の信号レベルの電源電圧 V sa を供給する電源回路 1 3 1 及び共通電極 E c に所定の信号レベルの電源電圧 V c を供給する電源回路 1 3 2 を備えている。

【 0 0 2 4 】

データドライバ 1 4 0 は、表示パネル 1 1 0 の各データライン L d に接続されている。

10

20

30

40

50

データドライバ 140 は、少なくとも表示動作時には、画像データに応じた階調信号（階調電圧  $V_{data}$ ）を生成して、各データライン  $L_d$  を介して画素  $P_{IX}$  へ供給する。

【0025】

また、データドライバ 140 は、後述する輝度補償データ取得動作時には、特定の電圧値の参照電圧  $V_{meas}$  を各データライン  $L_d$  に印加する。そして、当該参照電圧  $V_{meas}$  に対応して各画素  $P_{IX}$ （具体的には発光素子）に流れる電流  $I_{meas}$  の電流値を測定して、輝度補償データとして取得する。そして、データドライバ 140 は、当該印加した参照電圧  $V_{meas}$  の電圧値、及び、測定された電流  $I_{meas}$  の電流値と、所定の基準値と、に基づいて、各発光素子の発光特性の変化量を取得する。データドライバ 140 は、表示動作時に、画像データに応じ、かつ、取得した各発光素子の発光特性の変化量（輝度補償データ）に基づいて、発光特性の変化を補償するように電圧値を補正した階調電圧  $V_{data}$  を、各データライン  $L_d$  を介して各画素  $P_{IX}$  へ供給する。

10

【0026】

図 3 は、本実施形態に係る表示装置に適用可能なデータドライバの一例を示す概略ブロック図である。また、図 4 は、図 3 に示したデータドライバの出力回路周辺の一例を示す要部構成図である。ここで、図 4 においては、図 3 に示したシフトレジスタ回路、データレジスタ回路及びデータラッチ回路を省略して、データドライバ 140 の図示を簡略化して示している。

【0027】

データドライバ 140 は、例えば図 3、図 4 に示すように、シフトレジスタ回路 141 と、データレジスタ回路 142 と、データラッチ回路 143 と、補正演算回路 144 と、D/A コンバータ 145（電圧印加回路）と、出力回路 146（電流測定回路）と、A/D コンバータ 147 と、メモリ 148（記憶回路）と、LUT（基準値記憶回路）149 と、を備えている。

20

【0028】

シフトレジスタ回路 141 は、システムコントローラ 150 から供給されるデータ制御信号（シフトクロック信号  $CLK$ 、サンプリングスタート信号  $STR$ ）に基づいて、順次シフト信号を出力する。データレジスタ回路 142 は、該シフト信号の入力タイミングに基づいて、表示信号生成回路 160 から供給される 1 行分の画像データ  $D_0 \sim D_m$  を順次取り込む。データラッチ回路 143 は、データ制御信号（データラッチ信号  $STB$ ）に基づいて、データレジスタ回路 142 に取り込まれた 1 行分の画像データ  $D_0 \sim D_m$  を保持する。

30

【0029】

補正演算回路 144 は、後述する輝度補償データ取得動作により予め抽出した、各画素  $P_{IX}$ （発光素子）の発光特性の変動量に応じた輝度補償データに基づいて、データレジスタ回路 142 に保持された各画像データ  $D_0 \sim D_m$  を補正する。D/A コンバータ 145 は、図示を省略した電源供給手段から供給される階調基準電圧  $V_0 \sim V_P$  に基づいて、画像データ  $D_0 \sim D_m$ 、又は、上記補正された画像データ  $D_0 \sim D_m$ （以下、便宜的に「補正画像データ  $D_0' \sim D_m'$ 」と記す）を、所定のアナログ信号電圧  $V_{pix}$  に変換する。出力回路 146 は、アナログ信号電圧に変換された画像データ  $D_0 \sim D_m$ 、又は、補正画像データ  $D_0' \sim D_m'$  を所定の信号レベルの階調電圧  $V_{data}$  に変換して、システムコントローラ 150 から供給されるデータ制御信号（出力切換・イネーブル信号  $OE$ ）に基づいて、各列のデータライン  $L_d$  に一斉に出力する。

40

【0030】

特に、本実施形態に適用されるデータドライバ 140 においては、図 4 に示すように、出力回路 146 に、切換スイッチ 146a と、フォロワアンプ 146b と、電流計 146c と、切換スイッチ 146d と、を有している。

【0031】

切換スイッチ 146a は、システムコントローラ 150 から供給されるデータ制御信号に基づいて、各列のデータライン  $L_d$  を接点  $N_a$ 、 $N_b$ 、 $N_c$  のいずれかに選択的に接続

50

する。接点 N a は、フォロワアンプ 1 4 6 b を介して D / A コンバータ 1 4 5 に接続されている。また、接点 N b は、切換スイッチ 1 4 6 d に接続されている。接点 N c は、電流計 1 4 6 c を介して切換スイッチ 1 4 6 d に接続されている。

**【 0 0 3 2 】**

フォロワアンプ 1 4 6 b は、D / A コンバータ 1 4 5 の出力に対するバッファ回路として動作する。これにより、D / A コンバータ 1 4 5 から出力される画像データ  $D_0 \sim D_m$  (又は、補正画像データ  $D_0' \sim D_m'$ ) に応じたアナログ信号電圧  $V_{pix}$  が、フォロワアンプ 1 4 6 b により階調電圧  $V_{data}$  に変換され、上記切換スイッチ 1 4 6 a を介して各データライン  $L_d$  に印加される。

**【 0 0 3 3 】**

電流計 1 4 6 c は、後述する輝度補償データ取得動作において、各データライン  $L_d$  に当該電流計 1 4 6 c を介して所定の参照電圧  $V_{meas}$  を印加したときに、各画素  $P_{IX}$  の発光素子 (後述する有機  $EL$  素子) に流れる電流  $I_{meas}$  の電流値を検出する。

**【 0 0 3 4 】**

切換スイッチ 1 4 6 d は、システムコントローラ 1 5 0 から供給されるデータ制御信号に基づいて、各列のデータライン  $L_d$  を直接的に、又は、電流計 1 4 6 c を介して間接的に、接点  $N_m$ 、 $N_g$  のいずれかに選択的に接続する。接点  $N_m$  は、図示を省略した電源から所定の電圧値の参照電圧  $V_{meas}$  が印加されている。また、接点  $N_g$  は、接地電位  $GND$  に設定されている。

**【 0 0 3 5 】**

これにより、データドライバ 1 4 0 (出力回路 1 4 6) は、表示パネル 1 1 0 に配列された画素  $P_{IX}$  を初期化又はリセットする際には、切換スイッチ 1 4 6 a を接点  $N_b$  に接続するとともに、切換スイッチ 1 4 6 d を接点  $N_g$  に接続することにより、データライン  $L_d$  を接地電位  $GND$  に設定する。また、データドライバ 1 4 0 (出力回路 1 4 6) は、各画素  $P_{IX}$  に画像データを書込む際には、切換スイッチ 1 4 6 a を接点  $N_a$  に接続することにより、データライン  $L_d$  に画像データに応じた階調電圧  $V_{data}$  を印加する。また、データドライバ 1 4 0 (出力回路 1 4 6) は、各画素  $P_{IX}$  の発光特性を補償するための輝度補償データを取得する際には、切換スイッチ 1 4 6 a を接点  $N_c$  に接続するとともに、切換スイッチ 1 4 6 d を接点  $N_m$  に接続することにより、データライン  $L_d$  に流れる電流  $I_{meas}$  の電流値を電流計 1 4 6 c により測定する。

**【 0 0 3 6 】**

ここで、詳しくは後述するが、輝度補償データ取得動作時には、上記のデータライン  $L_d$  に流れる電流  $I_{meas}$  の電流値を電流計 1 4 6 c により測定する動作に先立って、データライン  $L_d$  に特定のオフ電圧  $V_{off}$  を印加する動作を実行する。このオフ電圧  $V_{off}$  は、上記のデータドライバ 1 4 0 の構成において、例えば、画像データ  $D_0 \sim D_m$  に替えてオフ電圧用データを、データレジスタ回路 1 4 2 を介して取り込み、D / A コンバータ 1 4 5 に供給することにより生成され、出力回路 1 4 6 から所定のタイミングで各データライン  $L_d$  に供給される。このとき、切換スイッチ 1 4 6 a は接点  $N_a$  に接続される。

**【 0 0 3 7 】**

なお、オフ電圧  $V_{off}$  を生成、供給する手法は、上記のデータドライバ 1 4 0 にオフ電圧用データを供給する手法に限定されない。例えば、オフ電圧  $V_{off}$  を生成、供給する手法は、出力回路 1 4 6 又はデータドライバ 1 4 0 の外部に図示を省略した定電圧源 (電圧生成回路) を備えた構成を適用することができる。これにより、輝度補償データ取得動作時の所定のタイミングで、当該定電圧源から特定の電圧値のオフ電圧  $V_{off}$  を各データライン  $L_d$  に供給することができる。

**【 0 0 3 8 】**

A / D コンバータ 1 4 7 は、輝度補償データ取得動作時に電流計 1 4 6 c により検出されたアナログ値からなる電流  $I_{meas}$  の電流値をデジタル値に変換する。ここで、デジタル変換された電流  $I_{meas}$  の電流値は、各画素  $P_{IX}$  の発光特性 (具体的には発光素子の発光輝度に関わる電流 - 電圧特性) を補償するための輝度補償データに相当する。

10

20

30

40

50

## 【0039】

メモリ148は、A/Dコンバータ147によりデジタル値に変換された電流 $I_{meas}$ の電流値を、各画素PIXに対応して輝度補償データとして記憶(格納)する。LUT149は、輝度補償データ取得動作時において、各発光素子の発光特性の変動量を抽出するための基準値を記憶しているルックアップテーブルである。この基準値は、例えば、各発光素子が初期特性を有しているときに電流計146cにより検出される、電流 $I_{meas}$ の初期値、あるいは、電流 $I_{meas}$ の設計値である。補正演算回路144は、メモリ148に記憶された輝度補償データと、LUT149に記憶された基準値との、例えば差分に基づいて、各発光素子の発光特性の変動量を抽出し、この各発光素子の発光特性の変動量を補償するのに必要な補正量を抽出する。これにより、画像データに応じた輝度階調で各画素PIX(発光素子)を発光動作させる表示動作時に、補正演算回路144において、メモリ148から読み出した各画素PIXの輝度補償データと、LUT149に記憶された基準値と、に基づいて各発光素子の発光特性の変化量を取得し、この変化量を補償するのに必要な補正量を抽出し、抽出した補正量に応じて画像データD0~Dmを補正する。なお、本実施形態においては、図4に示すように、メモリ148がデータドライバ140内に設けられた構成を示したが、本発明はこのような構成に限定されるものではなく、メモリ148がデータドライバ140とは独立した別個の構成として設けられるものであってもよい。LUT149についても、図4に示すように、データドライバ140内に設けられる構成を示したが、このような構成に限定されるものではなく、データドライバ140とは独立した別個の構成として設けられるものであってもよい。

10

20

## 【0040】

システムコントローラ150は、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも上記選択ドライバ120、電源ドライバ130及びデータドライバ140の動作状態を制御して、表示パネル110における所定の駆動制御動作を実行するための選択制御信号、電源制御信号及びデータ制御信号を生成して出力する。

## 【0041】

特に、本実施形態においては、システムコントローラ150は、選択ドライバ120、電源ドライバ130及びデータドライバ140の各々に対して、選択制御信号、電源制御信号及びデータ制御信号を供給する。これにより、各ドライバを所定のタイミングで動作させ、選択ドライバ120より所定の電圧レベルの選択信号 $V_{se1} \sim V_{sen}$ を生成して出力させる。また、電源ドライバ130より電源電圧 $V_{sa}$ 、 $V_c$ を生成して出力させ、データドライバ140より輝度補償データ取得用の参照電圧 $V_{meas}$ 、オフ電圧 $V_{off}$ 、画像データに応じた階調電圧 $V_{data}$ を生成して出力させる。これにより、システムコントローラ150は、各画素PIXにおける駆動制御動作(後述する輝度補償データ取得動作、及び、表示動作)を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110に表示させる制御を行う。

30

## 【0042】

表示信号生成回路160は、例えば、表示装置100の外部から供給される映像信号に基づいて、画像データ(輝度階調データ)を生成してデータドライバ140に供給するとともに、該画像データに基づいて表示パネル110に所定の画像情報を表示するためのタイミング信号(システムクロック等)を抽出、又は、生成してシステムコントローラ150に供給する。

40

## 【0043】

表示信号生成回路160は、具体的には、映像信号から輝度階調信号成分を抽出し、表示パネル110の1行分ごとに、該輝度階調信号成分をデジタル信号からなる画像データ(輝度階調データ)としてデータドライバ140のデータレジスタ回路142に供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路160は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシ

50

ステムコントローラ 150 に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ 150 は、表示信号生成回路 160 から供給されるタイミング信号に基づいて、選択ドライバ 120 や電源ドライバ 130、データドライバ 140 に対して個別に供給する各制御信号を生成する。

【0044】

(画素)

次に、本実施形態に係る表示パネルに配列される画素について具体的に説明する。

図 5 は、本実施形態に係る表示パネルに適用される画素 (画素駆動回路及び発光素子) の一実施形態を示す回路構成図である。

【0045】

10

本実施形態に係る表示パネル 110 に配列される画素 PIX は、図 5 に示すように、画素駆動回路 DC と、有機 EL 素子 (電流駆動型の発光素子) OEL と、を備えている。画素駆動回路 DC は、少なくとも、選択ドライバ 120 から選択ライン L<sub>sea</sub> (L<sub>s1</sub>、L<sub>s3</sub>、 $\dots$  L<sub>sn-1</sub>) を介して印加される選択信号 V<sub>sea</sub> (V<sub>se1</sub>、V<sub>se3</sub>、 $\dots$  V<sub>sen-1</sub>)、及び、選択ライン L<sub>seb</sub> (L<sub>s2</sub>、L<sub>s4</sub>、 $\dots$  L<sub>sn</sub>) を介して印加される選択信号 V<sub>seb</sub> (V<sub>se2</sub>、V<sub>se4</sub>、 $\dots$  V<sub>sen</sub>) に基づいて、画素 PIX を選択状態に設定する。画素駆動回路 DC は、この選択状態においてデータドライバ 140 からデータライン L<sub>d</sub> を介して供給される階調電圧 V<sub>data</sub> に応じた発光駆動電流を生成する。有機 EL 素子 OEL は、上記画素駆動回路 DC により生成される発光駆動電流に基づいて、所定の輝度階調で発光動作する。

20

【0046】

図 5 に示す画素駆動回路 DC は、具体的には、トランジスタ Tr11 ~ Tr13 と、キャパシタ Cs とを備えている。トランジスタ Tr11 ~ Tr13 はゲート端子、ドレイン端子及びソース端子を有し、ドレイン端子とソース端子間に形成される電流路を有するものである。トランジスタ Tr11 (第 2 スイッチング素子) は、ゲート端子が選択ライン L<sub>sea</sub> (L<sub>s1</sub>、L<sub>s3</sub>、 $\dots$  L<sub>sn-1</sub>) に接続され、また、ドレイン端子がデータライン L<sub>d</sub> に接続され、また、ソース端子が接点 N11 に接続されている。トランジスタ Tr12 (第 1 スイッチング素子) は、ゲート端子が選択ライン L<sub>seb</sub> (L<sub>s2</sub>、L<sub>s4</sub>、 $\dots$  L<sub>sn</sub>) に接続され、また、ドレイン端子がデータライン L<sub>d</sub> に接続され、また、ソース端子が接点 N12 に接続されている。トランジスタ Tr13 (駆動トランジスタ) は、ゲート端子が接点 N11 に接続され、ドレイン端子が電源ライン L<sub>a</sub> に接続され、ソース端子が接点 N12 に接続されている。また、キャパシタ Cs (保持容量) は、トランジスタ Tr13 のゲート端子 (接点 N11) 及びソース端子 (接点 N12) 間に接続されて設けられている。

30

【0047】

すなわち、本実施形態においては、1 個の画素 PIX に対して、一対 (2 本) の選択ライン L<sub>sea</sub> 及び L<sub>seb</sub> が接続されている。また、有機 EL 素子 OEL は、アノード (アノード電極) が上記画素駆動回路 DC の接点 N12 に接続され、カソード (カソード電極) が共通電極 Ec に接続されている。

【0048】

40

なお、図 5 に示した画素 PIX において、トランジスタ Tr11 ~ Tr13 については、特に限定するものではないが、例えば全て同一のチャネル型を有する周知の薄膜トランジスタ (TFET) を適用することができる。図 5 においては、トランジスタ Tr11 ~ Tr13 が n チャネル型の薄膜トランジスタからなる場合を示す。また、トランジスタ Tr11 ~ Tr13 は、アモルファスシリコン薄膜トランジスタであってもよく、多結晶 (ポリ) シリコン薄膜トランジスタであってもよい。

【0049】

特に、上記トランジスタ Tr11 ~ Tr13 を n チャネル型アモルファスシリコン薄膜トランジスタにより構成した場合には、すでに確立されたアモルファスシリコン製造技術を適用して、多結晶型や単結晶型の薄膜トランジスタに比較して、簡易な製造プロセスで

50

動作特性（電子移動度等）が均一で安定したトランジスタを実現することができる。また、キャパシタ $C_s$ は、トランジスタ $Tr13$ のゲート・ソース間に形成される寄生容量であってもよいし、当該寄生容量に加えて別個の容量素子を並列に接続したものであってもよい。

#### 【0050】

また、上述した画素 $P_{IX}$ においては、画素駆動回路 $DC$ として3個のトランジスタ $Tr11 \sim Tr13$ を備えた回路構成を示したが、本発明はこの実施形態に限定されるものではなく、3個以上のトランジスタを備えた他の回路構成を有するものであってもよい。また、画素駆動回路 $DC$ により発光駆動される発光素子として有機 $EL$ 素子 $OEL$ を適用した回路構成を示したが、本発明はこれに限定されるものではなく、電流駆動型の発光素子であれば、例えば、発光ダイオード等の他の発光素子であってもよい。

10

#### 【0051】

（発光装置の駆動制御方法）

次に、本実施形態に係る表示装置における駆動制御方法について説明する。

本実施形態に係る表示装置100の駆動制御動作は、少なくとも、輝度補償データ取得動作と表示動作とを有している。

#### 【0052】

輝度補償データ取得動作においては、表示パネル110に配列された各画素 $P_{IX}$ における発光特性の変化を補償するためのパラメータが取得される。より具体的には、各画素 $P_{IX}$ の有機 $EL$ 素子（発光素子） $OEL$ の発光輝度に関わる電流-電圧特性の、経時的な変化（経時劣化）の度合い（変化量）を抽出するパラメータとして、特定の電圧（参照電圧 $V_{meas}$ ）を印加した場合に有機 $EL$ 素子 $OEL$ に流れる電流（電流 $I_{meas}$ ）の電流値を測定して、輝度補償データとして取得する動作が実行される。

20

#### 【0053】

表示動作においては、上述した輝度補償データ取得動作において各画素 $P_{IX}$ に対応して取得した輝度補償データに基づく補正量を抽出し、抽出した補正量に応じて画像データ $D_0 \sim D_m$ が補正され、この補正画像データ $D_0' \sim D_m'$ に応じた階調電圧 $V_{data}$ が各画素 $P_{IX}$ に書き込まれる。これにより、各画素 $P_{IX}$ における発光特性の変動（有機 $EL$ 素子 $OEL$ の電流-電圧特性の変動）を補償した電流値の発光駆動電流が有機 $EL$ 素子 $OEL$ に供給され、画像データに応じた輝度階調で発光する動作が実行される。

30

#### 【0054】

以下、各動作について具体的に説明する。

（輝度補償データ取得動作）

図6は、本実施形態に係る表示装置における輝度補償データ取得動作を示すタイミングチャートである。図7は、本実施形態に係る表示装置における初期化動作を示す動作概念図である。図8は、本実施形態に係る表示装置におけるオフ電圧印加動作を示す動作概念図である。図9は、本実施形態に係る表示装置における電流測定動作を示す動作概念図である。ここで、図7～図9においては、データドライバ140の構成として、図示の都合上、 $D/A$ コンバータ145と出力回路146のみを示す。なお、出力回路146において、切換スイッチ146dを省略し、切換接続により供給される電圧のみを示している。

40

#### 【0055】

本実施形態に係る輝度補償データ取得動作は、図6(a)に示す、所定の輝度補償データ取得期間 $T_{iv}$ を有して実行される。輝度補償データ取得期間 $T_{iv}$ は、初期化期間 $T_{ini}$ と、 $V_{off}$ 書込期間 $T_{wof}$ と、電流測定期間 $T_{rim}$ と、を含んでいる。初期化期間 $T_{ini}$ においては、データライン $L_d$ 及び画素 $P_{IX}$ に残留又は保持された電荷が放出されて、画素 $P_{IX}$ が初期化される。 $V_{off}$ 書込期間 $T_{wof}$ においては、画素 $P_{IX}$ にオフ電圧 $V_{off}$ が書き込まれる。また、電流測定期間 $T_{rim}$ においては、データライン $L_d$ に参照電圧 $V_{meas}$ を印加することにより画素 $P_{IX}$ （有機 $EL$ 素子 $OEL$ ）に流れる電流 $I_{meas}$ が測定される。

#### 【0056】

50

まず、初期化期間  $T_{ini}$  においては、図 6 ( a )、図 7 に示すように、システムコントローラ 150 から供給される選択制御信号に基づいて、選択ドライバ 120 が画素 P I X に接続された選択ライン  $L_{sea}$  及び  $L_{seb}$  に対して、各々ハイレベル ( 選択レベル ) の選択信号  $V_{sea}$  及び  $V_{seb}$  を印加する。また、システムコントローラ 150 から供給される電源制御信号に基づいて、電源ドライバ 130 ( 電源回路 131、132 ) が電源ライン  $L_a$  及び共通電極  $E_c$  に対して、各々ローレベル ( 例えば接地電位  $GND$  ) の電源電圧  $V_{sa}$  及び  $V_c$  を印加する。また、このタイミングに同期して、図 6 ( a )、図 7 に示すように、システムコントローラ 150 から供給されるデータ制御信号に基づいて、データドライバ 140 が出力回路 146 に設けられた切換スイッチ 146 a を接点  $N_b$  に切換接続するとともに、切換スイッチ 146 d を接点  $N_g$  に切換接続することにより、データライン  $L_d$  を接地電位  $GND$  ( 初期化電圧 ) に設定する。

10

#### 【 0057 】

これにより、図 7 に示すように、画素 P I X の画素駆動回路 D C に設けられたトランジスタ  $Tr_{11}$ 、 $Tr_{12}$  がオン動作して、トランジスタ  $Tr_{13}$  のゲート端子 ( 接点  $N_{11}$  ) 及びソース端子 ( 接点  $N_{12}$  ; 有機 E L 素子 O E L のアノード ) が接地電位  $GND$  に設定されるとともに、トランジスタ  $Tr_{13}$  のドレイン端子及び有機 E L 素子 O E L のカソードも接地電位  $GND$  に設定される。

#### 【 0058 】

これにより、トランジスタ  $Tr_{13}$  のゲート・ソース間に接続されたキャパシタ  $C_s$  に蓄積された電荷や、データライン  $L_d$  に残留する電荷が放電されて画素 P I X 及びデータライン  $L_d$  が初期化される ( 初期化ステップ )。なお、このとき、トランジスタ  $Tr_{13}$  はオフ状態となり、また、有機 E L 素子 O E L には電流が流れず、発光動作しない。

20

#### 【 0059 】

なお、図 6 ( a ) に示した初期化期間  $T_{ini}$  により、トランジスタ  $Tr_{12}$  をオン動作して、トランジスタ  $Tr_{13}$  のソース端子の電位を接地電位  $GND$  に設定する動作は、必ず必要な必須の動作ではない。すなわち、この動作を行わなくても、殆どの場合には、問題なく画素 P I X を初期化することができる。したがって、輝度補償データ取得期間  $T_{iv}$  において、例えば図 6 ( b ) に示すタイミングチャートのように、初期化期間  $T_{ini}$  を設けず、初期化動作を行わないようにしてもよい。しかしながら、トランジスタ  $Tr_{12}$  をオン動作してトランジスタ  $Tr_{13}$  のソース端子の電位を接地電位  $GND$  に設定することにより、キャパシタ  $C_s$  に蓄積された電荷を確実に放電して、画素 P I X を確実に初期化することができるので、この初期化動作を行うことが好ましい。

30

#### 【 0060 】

次に、 $V_{off}$  書込期間  $T_{wof}$  においては、図 6 ( a )、図 8 に示すように、電源制御信号に基づいて、電源ドライバ 130 が電源ライン  $L_a$  にローレベルの電源電圧  $V_{sa}$  ( 例えば接地電位  $GND$  以下の電圧  $V_{ano}$  ) を印加するとともに、共通電極  $E_c$  にローレベルの電源電圧  $V_c$  ( 例えば接地電位  $GND$  ) を印加する。また、選択制御信号に基づいて、選択ドライバ 120 が選択ライン  $L_{sea}$  にハイレベル ( 選択レベル ) の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にローレベル ( 非選択レベル ) の選択信号  $V_{seb}$  を印加する。また、このタイミングに同期して、図 6 ( a )、図 8 に示すように、データ制御信号に基づいて、データドライバ 140 が切換スイッチ 146 a を接点  $N_a$  に切換接続することにより、データライン  $L_d$  に対して特定の電圧値のオフ電圧  $V_{off}$  を印加する ( オフ電圧印加ステップ )。

40

#### 【 0061 】

ここで、オフ電圧  $V_{off}$  は、画素 P I X に設けられた画素駆動回路 D C のトランジスタ  $Tr_{13}$  を十分にオフ状態とすることができる電圧値に設定される。具体的には、データドライバ 140 からデータライン  $L_d$  を介して、画素 P I X のトランジスタ  $Tr_{13}$  のゲート電極 ( 接点  $N_{11}$  ) に印加されるオフ電圧  $V_{off}$  は、有機 E L 素子 O E L のアノード側 ( 接点  $N_{12}$  ) の電圧よりも十分低い電圧値、例えば接地電位  $GND$  よりも低い電位の負の電圧値に設定される。このオフ電圧  $V_{off}$  は、例えば図 3 に示したデータドライバ 1

50

40に対して、画像データD0～Dmに替えて、オフ電圧用データをデータレジスタ回路142に供給することにより、D/Aコンバータ145及びフォロワンプ146bによって生成される。

#### 【0062】

これにより、図8に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11がオン動作して、トランジスタTr13のゲート端子(接点N11)にオフ電圧Voffが印加される。また、トランジスタTr12がオフ動作して、トランジスタTr13のソース端子(接点N12)の電位(GND)が保持される。また、トランジスタTr13のドレイン端子は電圧Vanoによって接地電位GND以下に設定され、有機EL素子OELのカソードは接地電位GNDに設定される。

10

#### 【0063】

すなわち、トランジスタTr13のゲート端子(接点N11)は、電圧(Voff)により、ソース端子(接点N12)の電位(GND)より十分低い電位に設定され、また、ドレイン端子も、電圧(Vano)により、接地電位GNDより低い電位に設定される。したがって、トランジスタTr13のドレイン・ソース間の電流路は確実に閉じて、トランジスタTr13から有機EL素子OELに微小な漏れ電流さえも流れない状態となる(遮断ステップ)。

#### 【0064】

なお、本実施形態においては、Voff書込期間T<sub>wof</sub>において、電源ラインLaに供給するローレベルの電源電圧Vsaを、接地電位GNDより低い電位の電圧Vanoに設定する場合を示した。本発明はこれに限定されるものではなく、電源ドライバ130の電源回路131と電源ラインLaとの接続点を切り離して(電源ラインLaをオープンにして)、電源ラインLaをハイインピーダンス状態に設定するものであってもよい。

20

#### 【0065】

次いで、電流測定期間T<sub>rim</sub>(特性測定ステップ)においては、図6(a)、図9に示すように、選択制御信号に基づいて、選択ドライバ120が選択ラインL<sub>sea</sub>にローレベル(非選択レベル)の選択信号V<sub>sea</sub>を印加するとともに、選択ラインL<sub>seb</sub>にハイレベル(選択レベル)の選択信号V<sub>seb</sub>を印加する。また、上述したVoff書込期間T<sub>wof</sub>と同様に、電源制御信号に基づいて、電源ドライバ130が電源ラインLaに接地電位GNDより低い電位の電圧Vanoの電源電圧Vsaを印加するとともに、共通電極Ecに接地電位GNDの電源電圧Vcを印加する。また、このタイミングに同期して、図6(a)、図9に示すように、データ制御信号に基づいて、データドライバ140が切換スイッチ146aを接点Ncに切換接続するとともに、切換スイッチ146dを接点Nmに切換接続することにより、図示を省略した測定用電源から電流計146cを介して、データラインLdに参照電圧V<sub>meas</sub>を印加する(電圧印加ステップ)。

30

#### 【0066】

ここで、参照電圧V<sub>meas</sub>は、有機EL素子OELのカソードに設定される接地電位GNDよりも高い電位に設定される(V<sub>meas</sub>>GND)。これにより、有機EL素子OELに順バイアスとなる電圧が印加される。具体的には、参照電圧V<sub>meas</sub>は、電流計146cを介してデータラインLdに対して参照電圧V<sub>meas</sub>を印加することにより、データラインLdからトランジスタTr12、有機EL素子OELを介して共通電極Ecに流れる電流I<sub>meas</sub>の電流値を、電流計146cにより測定することができる程度の正の電圧値に設定される。このとき、有機EL素子OELは、電流I<sub>meas</sub>の電流値に応じた輝度で発光する。なお、電流I<sub>meas</sub>の電流値が十分小さい場合には、有機EL素子OELは殆ど発光しない状態となる。

40

#### 【0067】

これにより、図9に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11がオフ動作して、トランジスタTr13のゲート端子(接点N11)に印加されたオフ電圧Voffが保持される。また、トランジスタTr12がオン動作して、トランジスタTr13のソース端子(接点N12)がデータラインLdを介して電流計146

50



cに接続され、当該電流計146c及びデータラインLdを介してソース端子(接点N12)に正の電圧値の参照電圧 $V_{meas}$ が印加される(接続ステップ)。また、トランジスタTr13のドレイン端子は接地電位GNDよりも低い電圧値の電源電圧 $V_{sa}(=V_{ano})$ に設定され、有機EL素子OELのカソードは接地電位GNDに設定される。

#### 【0068】

したがって、有機EL素子OELのアノード側(接点N12)に接地電位GNDよりも高い電位の参照電圧 $V_{meas}$ が印加され、カソード側(共通電極Ec)が接地電位GNDに設定されるので、参照電圧 $V_{meas}$ と接地電位GNDとの電位差、及び、有機EL素子OELの導通抵抗に応じた電流 $I_{meas}$ が、有機EL素子OELに対して順方向に流れる。このとき、データラインLdに接続された電流計146cにより、参照電圧 $V_{meas}$ を供給する測定用電源(図示を省略)からデータラインLd及び画素PIXに流れる電流 $I_{meas}$ の電流値が測定される(電流測定ステップ)。電流計146cにより測定された電流 $I_{meas}$ の電流値は、図4に示したA/Dコンバータ147によりデジタルデータに変換された後、輝度補償用データとしてメモリ148に記憶される。メモリ148は、各画素PIXに対応付けて輝度補償用データを記憶する(補償データ格納ステップ)。

10

#### 【0069】

なお、本実施形態においては、電流測定期間Trimにおいて、画素PIXに対して特定の参照電圧 $V_{meas}$ を印加したときに有機EL素子OELに流れる電流 $I_{meas}$ の電流値を測定する動作を1回のみ実行する場合を示した。本発明はこれに限定されるものではなく、例えば、電圧値の異なる参照電圧 $V_{meas}$ を印加して、そのときに有機EL素子OELに流れる電流 $I_{meas}$ の電流値を測定する動作を複数回(例えば2、3回程度)実行するものであってもよい。この場合には、各画素PIXについて複数個の電流値が得られ、これらに基づく輝度補償用データが各画素PIXに対応付けてメモリ148に記憶される。

20

#### 【0070】

ここで、上述した輝度補償データ取得動作により取得された輝度補償データ(デジタルデータに変換された電流 $I_{meas}$ )と、画素PIXに設けられた有機EL素子OELの発光特性の変動との関係について説明する。

#### 【0071】

まず、有機EL素子OELの発光特性(発光輝度に関わる発光駆動電流と発光電圧との関係; I-V特性)について図面を参照して説明する。

30

図10は、有機EL素子の電気的特性の変化について説明するための図である。図10(a)は、有機EL素子の発光動作に関連する等価回路図であり、図10(b)は、有機EL素子の電気的特性(I-V特性曲線)の変化を説明するための図であり、図10(c)は、図10(a)の等価回路において、有機EL素子の電気的特性が変化したときの、動作状態を説明するための図である。

#### 【0072】

図5に示したような回路構成を有する画素PIXにおいて、発光動作(表示動作に相当する)に関連する部分の等価回路は、図10(a)に示すように表すことができる。ここで、有機EL素子OELを画像データに応じた所望の輝度階調で発光させるために有機EL素子OELのアノード・カソード間に流れる発光駆動電流を $I_{el}$ とし、発光駆動電流 $I_{el}$ が有機EL素子OELに流れているとき、有機EL素子OELのアノード・カソード間に電位差(発光駆動電圧) $V_{el}$ が生じているものとする。このときのトランジスタTr13のドレイン・ソース間の電圧を $V_{ds}$ とする。ここで、有機EL素子OELが初期特性を有している初期状態において、有機EL素子OELのアノード・カソード間の電位差 $V_{el}$ と、有機EL素子OELのアノード・カソード間に流れる発光駆動電流 $I_{el}$ との関係を含む有機EL素子OELの電気的特性は、図10(b)における特性曲線SP0で表される。有機EL素子OELの電気的特性が特性曲線SP0で表される初期状態においては、有機EL素子OELのアノード・カソード間の電位差(発光駆動電圧) $V_{el}$ が $V_0$ であるとき、発光駆動電流 $I_{el}$ として $I_0$ の電流が有機EL素子OELのアノード・カソード間に流れ、有機EL素子OELが発光動作する。

40

50

## 【 0 0 7 3 】

ここで、有機 E L 素子の電気的特性 ( I - V 特性 ) は、経時劣化等に起因して変動することが知られている。具体的には、図 1 0 ( b ) に示すように、経時劣化により有機 E L 素子 O E L の導通抵抗が高抵抗化することにより、初期の特性曲線 S P 0 が、図中矢印 a の方向に変化して、例えば、特性曲線 S P 1 のようになる。特性曲線 S P 1 は特性曲線 S P 0 に対して、高電圧側に平行にシフトした特性となる場合や、高電圧側にシフトするとともに、抵抗の増加によって曲線の傾きが変化した特性となる場合、などがある。図 1 0 ( b ) においては、後者の場合を示している。このとき、有機 E L 素子 O E L のアノード・カソード間の電位差  $V_{el}$  を  $V_0$  としたときには、有機 E L 素子 O E L に流れる発光駆動電流  $I_{el}$  は  $I_0$  から  $I$  減少して、電流  $I_1$  (  $= I_0 - I$  ) となり、有機 E L 素子 O E L の発光輝度は低下することになる。

10

## 【 0 0 7 4 】

そこで、有機 E L 素子 O E L に流れる発光駆動電流  $I_{el}$  の電流値を、初期状態における値と同じ  $I_0$  とするためには、図 1 0 ( b ) に示すように、有機 E L 素子 O E L のアノード・カソード間の電位差  $V_{el}$  を、 $V_0$  より大きい  $V_1$  (  $V_1 = V_0 + V$  ) に設定する必要がある。

## 【 0 0 7 5 】

次いで、図 1 0 ( c ) に基づいて、有機 E L 素子の電気的特性が図 1 0 ( b ) に示すように変化したときの、図 1 0 ( a ) の等価回路における動作状態の変化について説明する。図 1 0 ( c ) において、横軸はトランジスタ T r 1 3 のドレイン・ソース間の電圧 ( ドレイン・ソース間電圧 )  $V_{ds}$ 、及び、発光駆動電圧  $V_{el}$  を示し、縦軸は、トランジスタ T r 1 3 のドレイン・ソース間に流れる電流 ( ドレイン・ソース間電流 )  $I_{ds}$ 、及び、発光駆動電流  $I_{el}$  を示す。ここで、ドレイン・ソース間電圧  $V_{ds}$  と発光駆動電圧  $V_{el}$  とは式 ( 1 ) の関係を有し、ドレイン・ソース間電流  $I_{ds}$  と発光駆動電流  $I_{el}$  とは式 ( 2 ) の関係を有する。

20

$$V_{ds} + V_{el} = V_{sa} - V_c \quad \dots ( 1 )$$

$$I_{ds} = I_{el} \quad \dots ( 2 )$$

## 【 0 0 7 6 】

図 1 0 ( c ) において、特性曲線 S P 0、S P 1 は図 1 0 ( b ) に示した特性曲線 S P 0、S P 1 と同等のものである。但し、上記式 ( 1 ) の関係に基づいて、図 1 0 ( b ) における特性曲線 S P 0、S P 1 の左右を逆にしてプロットしたものである。特性線 S T 0 は、データライン L d より、トランジスタ T r 1 3 のゲート電圧  $V_g$  を、画像データに応じた電圧値の階調電圧  $V_{data}$  に設定したときの、ドレイン・ソース間電圧  $V_{ds}$  に対するドレイン・ソース間電流  $I_{ds}$  の関係からなる、トランジスタ T r 1 3 の特性を示すものである。トランジスタ T r 1 3 は線形領域で動作するように構成されており、特性線 S T 0 は、概ね、ドレイン・ソース間電圧  $V_{ds}$  に比例して増加する直線となっている。

30

## 【 0 0 7 7 】

図 1 0 ( c ) において、有機 E L 素子 O E L が特性曲線 S P 0 で表される電気的特性を有しているとき、トランジスタ T r 1 3 の動作点は、特性曲線 S P 0 と特性線 S T 0 の交点である P M 0 となり、発光駆動電圧  $V_{el}$  は  $V_{el0}$ 、発光駆動電流  $I_{el}$  は  $I_{el0}$  となる。次いで、経時劣化により有機 E L 素子 O E L が高抵抗化して、特性曲線が S P 0 から S P 1 に変化したとき、トランジスタ T r 1 3 の動作点は、特性曲線 S P 1 と特性線 S T 0 の交点である P M 1 となり、発光駆動電圧  $V_{el}$  は  $V_{el1}$ 、発光駆動電流  $I_{el}$  は  $I_{el1}$  となる。図 1 0 ( c ) に示すように、発光駆動電流  $I_{el1}$  は  $I_{el0}$  より小さい値であり、発光輝度が低下することになる。特性線 S T 1 は、トランジスタ T r 1 3 のゲート電圧  $V_g$  を、取得した輝度補償用データに基づく補正量に応じて補正した電圧値を有する階調電圧 ( 補正階調電圧 )  $V_{data}$  に設定したときの特性を示すものである。

40

## 【 0 0 7 8 】

有機 E L 素子 O E L が経時劣化により高抵抗化して特性曲線が S P 1 になるとともに、トランジスタ T r 1 3 の特性が特性線 S T 1 となったとき、トランジスタ T r 1 3 の動作

50

点は、特性曲線 S P 1 と特性線 S T 1 の交点である P M 2 となり、発光駆動電圧  $V_{el}$  は  $V_{el2}$ 、発光駆動電流  $I_{el}$  は  $I_{el2}$  となる。補正量の値を適切に設定して、この発光駆動電流  $I_{el2}$  が  $I_{el0}$  と等しい値、あるいはほぼ同じ値となるように、階調電圧  $V_{data}$  の電圧値を設定することにより、有機 E L 素子 O E L が経時劣化により高抵抗化しても、発光輝度の低下を抑制することができる。

#### 【 0 0 7 9 】

そこで、本実施形態に係る輝度補償データ取得動作においては、画素 P I X の接点 N 1 2 (有機 E L 素子 O E L のアノード) に、データライン L d を介して、特定の参照電圧  $V_{meas}$  を印加することにより、有機 E L 素子 O E L のアノード・カソード間に生じる電位差に応じて流れる電流  $I_{meas}$  を電流計 1 4 6 c により測定する。そして、デジタルデータに変換された電流  $I_{meas}$  (輝度補償データ) は、各画素 P I X に対応付けてメモリ 1 4 8 に記憶される。ここで、各画素 P I X について、参照電圧  $V_{meas}$  を変化させて電流  $I_{meas}$  を測定する動作を複数回実行する場合には、輝度補償データ (電流  $I_{meas}$ ) は、参照電圧  $V_{meas}$  に関連付けてメモリ 1 4 8 に記憶される。

10

#### 【 0 0 8 0 】

このようにして、各画素 P I X に対応して取得された輝度補償データ (デジタルデータに変換された電流  $I_{meas}$ ) と参照電圧  $V_{meas}$  との関係は、図 1 0 ( b ) に示した特性曲線 S P 0、S P 1 における I - V 特性に対応する。すなわち、有機 E L 素子 O E L の初期状態において、輝度補償データ取得動作を実行した場合に、例えば参照電圧  $V_{meas}$  として電圧値  $V_0$  を画素 P I X に印加したとき、電流計 1 4 6 c により測定された電流  $I_{meas}$  の電流値が  $I_0$  であったとする。その後、再度輝度補償データ取得動作を実行した場合に、参照電圧  $V_{meas}$  として上記と同様に電圧値  $V_0$  を画素 P I X に印加したとき、電流  $I_{meas}$  の電流値が  $I_1$  であった場合には、有機 E L 素子 O E L の特性曲線が S P 0 から S P 1 に変化したものと判断することができる。このような特性変化後の特性曲線 S P 1 は、特定 ( 1 つ ) の参照電圧  $V_{meas}$  と測定された電流  $I_{meas}$  の関係に基づいて特定することができる。なお、特性曲線 S P 1 の特定をより正確に行うためには、上述したように、各画素 P I X に対して参照電圧  $V_{meas}$  を変化させて電流  $I_{meas}$  を測定する動作を複数回実行する手法を用いることができる。

20

#### 【 0 0 8 1 】

そして、後述する表示動作において、図 1 0 ( b ) に示すように、上記参照電圧  $V_{meas}$  と電流  $I_{meas}$  の関係に基づいて特定された特性曲線 (有機 E L 素子 O E L の I - V 特性) S P 1 に基づいて、初期状態の特性曲線 S P 0 における発光駆動電流  $I_{el0}$  と同じ又はほぼ同じ電流値を得るための、階調電圧  $V_{data}$  に対する補正量を抽出し、補正演算回路 1 4 4 により画像データ  $D_0 \sim D_m$  を、この補正量に応じて補正する。すなわち、この補正量は、階調電圧  $V_{data}$  の電圧値を補正して、有機 E L 素子 O E L のアノード・カソード間に印加される発光駆動電圧  $V_{el}$  が、例えば  $V_1$  ( $V_1 = V_0 + V$ ) となるようにする値である。補正量は、図 1 0 ( c ) に示したように、取得した輝度補償用データの値と、トランジスタ T r 1 3 の特性、等に基づいて抽出される。この補正された電圧値を有する階調電圧  $V_{data}$  を画素 P I X に書き込むことにより、図 1 0 ( c ) に示すように、画素駆動回路 D C のトランジスタ T r 1 3 を介して、画像データに応じた本来の電流値の発光駆動電流  $I_{el0}$  を有機 E L 素子 O E L に流すことができる。

30

40

#### 【 0 0 8 2 】

次に、画素 P I X が 2 次元配列された表示パネル 1 1 0 において、上述した輝度補償データ取得動作を実行する場合について説明する。

図 1 1 は、本実施形態に係る輝度補償データ取得動作を、画素が 2 次元配列された表示パネルに適用した場合のタイミングチャートである。

#### 【 0 0 8 3 】

図 2 に示したように、複数の画素 P I X が 2 次元配列された表示パネル 1 1 0 において、輝度補償データ取得動作を実行する場合には、図 1 1 に示すように、まず、初期化期間  $T_{ini}$  において、選択ドライバ 1 2 0 が表示パネル 1 1 0 の全ての行の選択ライン L s 1 ~

50

Lsnに対してハイレベルの選択信号Vse1～Vsenを一斉に印加する。また、このタイミングに同期して、電源ドライバ130が電源ラインLa及び共通電極Ecに対して接地電位GNDの電源電圧Vsa及びVcを印加する。この状態で、データドライバ140が各列のデータラインLdを接地電位GNDに設定する。これにより、表示パネル110に配列された全ての画素PIXにおいて、画素駆動回路DCのキャパシタCsに蓄積された電荷や、各データラインLdに残留する電荷が放電されて初期化が行われる。

#### 【0084】

次いで、図11に示すように、Voff書込動作(Voff書込期間Twof)及び電流測定動作(電流測定期間Trim)からなる一連の動作を、表示パネル110の1行目からn/2行目の画素PIXに対して順次実行する。まず、1行目の画素PIXに対して、上述したように、Voff書込期間Twofにおいて、選択ドライバ120が選択ラインLs1にハイレベルの選択信号Vse1を印加するとともに、選択ラインLs2～Lsnにローレベルの選択信号Vse2～Vsenを印加する。また、電源ドライバ130が電源ラインLaに接地電位GNDよりも低い電源電圧Vsa(=Vano)を印加するとともに、共通電極Ecに接地電位GNDの電源電圧Vcを印加する。この状態で、データドライバ140が各列のデータラインLdに一斉に接地電位GNDよりも低いオフ電圧Voffを印加する。これにより、1行目の画素PIXにおいて、画素駆動回路DCのトランジスタTr13が十分にオフ状態となる。

#### 【0085】

次いで、電流測定期間Trimにおいて、選択ドライバ120が選択ラインLs1、Ls3～Lsnにローレベルの選択信号Vse1、Vse3～Vsenを印加するとともに、選択ラインLs2にハイレベルの選択信号Vse2を印加する。この状態で、データドライバ140が各列のデータラインLdに一斉に特定の参照電圧Vmeasを印加する。これにより、1行目の画素PIXにおいて、有機EL素子OELに参照電圧Vmeasに応じた電流Imeasが流れる。この電流Imeasの電流値を各データラインLdに接続された電流計146cにより個別に測定することにより、各画素PIXの有機EL素子OELの発光特性の変動を補償するための輝度補償データ(デジタル変換された電流Imeas)が取得される。取得された輝度補償データは、各画素PIXに対応する記憶領域を備えたメモリに格納される。

#### 【0086】

そして、以上のVoff書込動作及び電流測定動作からなる一連の動作を2行目からn/2行目の画素PIXについても、順次繰り返し実行する。これにより、表示パネル110に配列された全ての画素PIXについて、輝度補償データが取得される。

#### 【0087】

なお、本実施形態においては、輝度補償データ取得動作として、各行の画素PIXに対するVoff書込動作及び電流測定動作を実行する前に、全ての画素PIXに対して一回のみ初期化動作を実行する場合について説明した。本発明はこれに限定されるものではなく、各行の画素PIXに対するVoff書込動作及び電流測定動作を実行する毎に、毎回初期化動作を実行するものであってもよい。これによれば、初期化動作、Voff書込動作及び電流測定動作からなる一連の動作が、各行ごとに実行される。このため、ある行の画素PIXに対するVoff書込動作及び電流測定動作を行った後に、各列のデータラインLdや画素PIXに電荷が残留していても、初期化動作によってこの残留電荷が無くなり、次の行の画素PIXに対するVoff書込動作及び電流測定動作を行う際に、先の残留電荷の影響を抑制もしくは無くすることができる。

#### 【0088】

(表示動作)

次に、本実施形態に係る表示装置における表示動作について説明する。

図12は、本実施形態に係る表示装置における表示動作を示すタイミングチャートである。図13は、本実施形態に係る表示装置におけるリセット動作を示す動作概念図である。図14は、本実施形態に係る表示装置における階調電圧書込動作を示す動作概念図である。図15は、本実施形態に係る表示装置における発光動作を示す動作概念図である。こ

10

20

30

40

50

ここで、図 1 3 ~ 図 1 5 においては、データドライバ 1 4 0 の構成として、図示の都合上、D / A コンバータ 1 4 5 と出力回路 1 4 6 のみを示す。

【 0 0 8 9 】

本実施形態に係る表示動作は、図 1 2 ( a ) に示すように、所定の表示期間 ( 1 処理サイクル期間 )  $T_{cyc}$  が、画素 P I X をリセットするリセット期間  $T_{rst}$  と、画像データに応じた階調電圧  $V_{data}$  を書き込む  $V_{data}$  書込期間  $T_{wrt}$  と、有機 E L 素子 O E L を所定の輝度階調で発光させる発光期間  $T_{em}$  と、を含むように設定されている (  $T_{cyc} = T_{rst} + T_{wrt} + T_{em}$  )。

【 0 0 9 0 】

まず、リセット期間  $T_{rst}$  においては、図 1 2 ( a )、図 1 3 に示すように、電源ドライバ 1 3 0 が画素 P I X に接続された電源ライン  $L_a$  及び共通電極  $E_c$  に各々ローレベル ( 接地電位  $GND$  ) の電源電圧  $V_{sa}$  及び  $V_c$  を印加する。また、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  にローレベル ( 非選択レベル ) の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にハイレベル ( 選択レベル ) の選択信号  $V_{seb}$  を印加する。また、このタイミングに同期して、図 1 2 ( a )、図 1 3 に示すように、データドライバ 1 4 0 が出力回路 1 4 6 に設けられた切換スイッチ 1 4 6 a を接点  $N_b$  に切換接続するとともに、切換スイッチ 1 4 6 d を接点  $N_g$  に切換接続することにより、データライン  $L_d$  を接地電位  $GND$  ( リセット電圧 ) に設定する。

【 0 0 9 1 】

これにより、図 1 3 に示すように、画素 P I X の画素駆動回路 D C に設けられたトランジスタ  $T_r 1 2$  がオン動作して、トランジスタ  $T_r 1 3$  のソース端子 ( 接点  $N_{1 2}$  ; 有機 E L 素子 O E L のアノード ) が接地電位  $GND$  に設定されるとともに、トランジスタ  $T_r 1 3$  のドレイン端子及び有機 E L 素子 O E L のカソードも接地電位  $GND$  に設定される。すなわち、トランジスタ  $T_r 1 3$  のソース端子の電位が接地電位  $GND$  にリセットされる。なお、このとき、トランジスタ  $T_r 1 3$  はオフ状態となる。また、有機 E L 素子 O E L には電流が流れず、発光動作しない。

【 0 0 9 2 】

なお、このリセット期間  $T_{rst}$  により、トランジスタ  $T_r 1 3$  のソース端子の電位を接地電位  $GND$  にリセットする動作は、必ず必要な必須の動作ではない。すなわち、この動作を行わなくても、殆どの場合に、問題なく次の  $V_{data}$  書込期間  $T_{wrt}$  における動作を行うことができる。したがって、1 処理サイクル期間  $T_{cyc}$  において、図 1 2 ( b ) に示すタイミングチャートのように、このリセット期間  $T_{rst}$  を設けず、リセット動作を行わないようにしてもよい。しかしながら、トランジスタ  $T_r 1 3$  のソース端子の電位を接地電位  $GND$  にリセットすることにより、トランジスタ  $T_r 1 3$  を確実にオフ状態とすることができるとともに、有機 E L 素子 O E L を確実に非発光状態とすることができるので、このリセット動作を行うことが好ましい。

【 0 0 9 3 】

次いで、 $V_{data}$  書込期間  $T_{wrt}$  においては、図 1 2 ( a )、図 1 4 に示すように、電源ドライバ 1 3 0 が電源ライン  $L_a$  及び共通電極  $E_c$  にローレベル ( 接地電位  $GND$  ) の電源電圧  $V_{sa}$  及び  $V_c$  を印加する。また、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  にハイレベル ( 選択レベル ) の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にローレベル ( 非選択レベル ) の選択信号  $V_{seb}$  を印加する。また、このタイミングに同期して、図 1 2 ( a )、図 1 4 に示すように、データドライバ 1 4 0 が切換スイッチ 1 4 6 a を接点  $N_a$  に切換接続することにより、データライン  $L_d$  に対して画像データに対応した階調電圧  $V_{data}$  を印加する。

【 0 0 9 4 】

これにより、図 1 4 に示すように、画素 P I X の画素駆動回路 D C に設けられたトランジスタ  $T_r 1 1$  がオン動作して、トランジスタ  $T_r 1 3$  のゲート端子 ( 接点  $N_{1 1}$  ) に階調電圧  $V_{data}$  が印加される。また、トランジスタ  $T_r 1 2$  がオフ動作して、トランジスタ  $T_r 1 3$  のソース端子 ( 接点  $N_{1 2}$  ) に印加された接地電位  $GND$  が保持される。また、

トランジスタTr 13のドレイン端子及び有機EL素子OELのカソードは接地電位GNDに設定される。したがって、トランジスタTr 13のゲート・ソース間に接続されたキャパシタCsに階調電圧Vdataに応じた電荷が蓄積されて画素PIXに階調電圧Vdataが書き込まれる。なお、このとき、トランジスタTr 13はオン動作するが、ソース・ドレイン間に電位差が生じていないためトランジスタTr 13のソース・ドレイン間に電流は流れない。これによって、有機EL素子OELにも電流が流れず、発光動作しない。

【0095】

ここで、階調電圧Vdataは、上述した輝度補償データ取得動作において取得し、メモリ148に記憶された輝度補償データに基づいて特定された特性曲線を参照して抽出され補正量に応じて補正された電圧値に設定される。具体的には、階調電圧Vdataは、補正演算回路144により、有機EL素子OELのアノード・カソード間に印加される発光駆動電圧V<sub>el</sub>が、画像データの輝度階調値に応じて生成される電圧成分(図10(b)に示した電圧V<sub>0</sub>に相当する)に、上述した輝度補償データ取得動作により取得された、当該画素PIXの有機EL素子OELの発光特性(I-V特性曲線)の変化量に応じた電圧成分(補正電圧成分;図10(b)に示した電圧Vに相当する)を加味した電圧値(V<sub>1</sub> = V<sub>0</sub> + V)となる電圧値に補正される(補正ステップ)。これにより、後述する発光動作において、画像データに基づいて画素PIXの有機EL素子OELに本来供給されるべき電流値の電流(発光駆動電流)がトランジスタTr 13により生成される。

10

【0096】

次いで、発光期間T<sub>em</sub>においては、図12(a)、図15に示すように、選択ドライバ120が選択ラインL<sub>sea</sub>及びL<sub>seb</sub>にローレベル(非選択レベル)の選択信号V<sub>sea</sub>、V<sub>seb</sub>を印加する。また、電源ドライバ130が電源ラインL<sub>a</sub>にハイレベルの電源電圧V<sub>sa</sub>を印加し、共通電極Ecにローレベルの電源電圧V<sub>c</sub>(接地電位GND)を印加する。また、このタイミングに同期して、図12(a)、図15に示すように、データドライバ140が切換スイッチ146aを接点Nbに切換接続するとともに、切換スイッチ146dを接点Ngに切換接続することにより、データラインL<sub>d</sub>を接地電位GNDに設定する。

20

【0097】

これにより、図15に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr 11、Tr 12がオフ動作して、トランジスタTr 13のゲート端子(接点N11)に印加された電圧Vdataが保持される。また、トランジスタTr 13のドレイン端子にはハイレベルの電源電圧V<sub>sa</sub>が印加され、有機EL素子OELのカソードにはローレベルの電源電圧V<sub>c</sub>が印加される。

30

【0098】

したがって、キャパシタCsに充電された電圧VdataによりトランジスタTr 13のゲート・ソース間電圧が保持されて、トランジスタTr 13がオン動作する。また、有機EL素子OELに順バイアスが印加されるため、電源ラインL<sub>a</sub>からトランジスタTr 13、接点N12、有機EL素子OELを介して、共通電極Ec方向に発光駆動電流I<sub>el</sub>が流れる。ここで、発光駆動電流I<sub>el</sub>は、上記Vdata書き込動作において画素PIXに書き込まれ、トランジスタTr 13のゲート・ソース間に保持された階調電圧Vdataの電圧値に基づいて規定されるので、有機EL素子OELの発光特性の変化を補償して、画像データに応じた本来の発光輝度に対応した電流値を有している。これにより、有機EL素子OELは、発光特性の変化の状態に関わらず、画像データに応じた本来の輝度階調で発光動作する。

40

【0099】

次に、画素PIXが2次元配列された表示パネル110において、上述した表示動作を実行する場合について説明する。

図16は、本実施形態に係る表示動作を、画素が2次元配列された表示パネルに適用した場合のタイミングチャートである。

【0100】

画素PIXが2次元配列された図2に示した表示パネル110において、表示動作を実

50

行する場合には、図 16 に示すように、画像データ書込期間  $T_{dwt}$  に、リセット動作及び  $V_{data}$  書込動作からなる一連の動作を、表示パネル 110 の 1 行目から  $n/2$  行目の画素  $P_{IX}$  に対して順次実行する。

#### 【0101】

まず、図 16 に示すように、リセット期間  $T_{rst}$  において、選択ドライバ 120 が選択ライン  $L_{s1}$ 、 $L_{s3} \sim L_{sn}$  にローレベルの選択信号  $V_{se1}$ 、 $V_{se3} \sim V_{sen}$  を印加するとともに、選択ライン  $L_{s2}$  にハイレベルの選択信号  $V_{se2}$  を印加する。また、このタイミングに同期して、電源ドライバ 130 が電源ライン  $L_a$  及び共通電極  $E_c$  を接地電位  $GND$  に設定する。この状態で、データドライバ 140 が各列のデータライン  $L_d$  を一斉に接地電位  $GND$  に設定する。これにより、表示パネル 110 の 1 行目の各画素  $P_{IX}$  において、画素駆動回路  $DC$  の接点  $N_{12}$  (トランジスタ  $Tr_{13}$  のソース端子、又は、有機  $EL$  素子  $OEL$  のアノード) の電位が接地電位  $GND$  にリセットされる。

10

#### 【0102】

次いで、図 16 に示すように、 $V_{data}$  書込期間  $T_{wrt}$  において、選択ドライバ 120 が選択ライン  $L_{s1}$  にハイレベルの選択信号  $V_{se1}$  を印加するとともに、選択ライン  $L_{s2} \sim L_{sn}$  にローレベルの選択信号  $V_{se2} \sim V_{sen}$  を印加する。この状態で、データドライバ 140 が各列のデータライン  $L_d$  に画像データに応じ、かつ、上述した輝度補償データ取得動作により取得した輝度補償データに基づく補正量に応じて補正した階調電圧  $V_{data}$  を印加する。これにより、1 行目の画素  $P_{IX}$  において、画素駆動回路  $DC$  のキャパシタ  $C_s$  に階調電圧  $V_{data}$  に応じた電荷が充電されて画像データが書き込まれる。

20

#### 【0103】

そして、以上の 1 行目の画素  $P_{IX}$  に対する一連の動作を、図 16 に示すように、2 行目から  $n/2$  行目の画素  $P_{IX}$  についても順次繰り返し実行することにより、表示パネル 110 に配列された全ての画素  $P_{IX}$  について、画像データに応じ、かつ、上述した輝度補償データ取得動作により取得した輝度補償データに基づく補正量に応じて補正された階調電圧  $V_{data}$  が書き込まれる。

#### 【0104】

次いで、図 16 に示すように、全画素一括発光期間  $T_{aem}$  において、選択ドライバ 120 が選択ライン  $L_{s1} \sim L_{sn}$  にローレベルの選択信号  $V_{se1} \sim V_{sen}$  を印加する。この状態で、電源ドライバ 130 が電源ライン  $L_a$  にハイレベルの電源電圧  $V_{sa}$  を印加し、共通電極  $E_c$  にローレベルの電源電圧  $V_c$  を印加する。これにより、表示パネル 110 の全ての行の画素  $P_{IX}$  において、画素駆動回路  $DC$  の駆動トランジスタであるトランジスタ  $Tr_{13}$  に、階調電圧  $V_{data}$  に応じた電流値の発光駆動電流  $I_{el}$  が流れ、各画素  $P_{IX}$  の有機  $EL$  素子  $OEL$  が画像データに応じた本来の輝度階調で発光動作して、表示パネル 110 に所望の画像情報が表示される。

30

#### 【0105】

以上説明したように、本実施形態に係る表示装置(発光装置)及びその駆動制御方法によれば、画素  $P_{IX}$  の画素駆動回路  $DC$  に設けられるトランジスタ等の回路素子の数を大幅に増加することなく、発光素子である有機  $EL$  素子  $OEL$  の発光特性( $I-V$ 特性)の変化に対応した電流  $I_{meas}$  を、簡易な方法で測定して画素  $P_{IX}$  ごとに輝度補償データを取得することができる。

40

#### 【0106】

また、本実施形態に係る表示装置及びその駆動制御方法によれば、各画素  $P_{IX}$  への画像データの書き込み時に、各画素  $P_{IX}$  への画素駆動回路  $DC$  に設けられる有機  $EL$  素子  $OEL$  の発光特性の変化に応じて補正された階調電圧  $V_{data}$  を書き込むことができる。これにより、有機  $EL$  素子  $OEL$  の特性変化の状態に関わらず、画像データに応じた本来の電流値の発光駆動電流  $I_{el}$  を有機  $EL$  素子  $OEL$  に流すことができるので、画像データに応じた適切な輝度階調で発光動作させることができ、良好かつ均質な画質を実現することができる。

#### 【0107】

50

(発光装置の画素欠陥検出方法)

次に、本実施形態に係る表示装置の駆動制御方法の他の例について、図面を参照して説明する。

【0108】

上述した駆動制御方法においては、有機EL素子OEL(発光素子)の発光特性の劣化を補償する輝度補償データを予め取得し、表示動作時に当該輝度補償データに基づいて階調電圧Vdataを補正した後、画素PIXに書き込む手法を説明した。本実施形態に係る表示装置(発光装置)はこれに限定されるものではなく、発光パネル(表示パネル)に配列された画素PIXの欠陥を検出する場合にも適用することができる。以下、具体的に説明する。

10

【0109】

図17は、本実施形態に係る表示装置における画素欠陥検出動作を示すタイミングチャートである。図18は、本実施形態に係る画素欠陥検出動作におけるオフ電圧印加動作を示す動作概念図である。図19は、本実施形態に係る画素欠陥検出動作における電流測定動作を示す動作概念図である。ここで、図18、図19においては、図示の都合上、図4に示したデータドライバ140のうち、D/Aコンバータ145と出力回路146のみを示す。なお、出力回路146において、切換スイッチ146dを省略し、切換接続により供給される電圧のみを示す。また、上述した輝度補償データ取得動作と同等の制御動作については、その説明を簡略化する。

【0110】

20

本実施形態に係る画素欠陥検出動作においては、表示パネル110に配列された各画素PIXにおける素子特性の劣化を検出するためのパラメータが取得される。より具体的には、各画素PIXに設けられる有機EL素子(発光素子)OELの素子特性の、経時的な変化(経時劣化)の度合い(変動量)を抽出するパラメータとして、有機EL素子OELに所定の逆バイアスとなる電圧を印加した場合に、当該有機EL素子OELに流れる漏れ電流(電流I<sub>meas</sub>)の電流値を測定する。そして、この漏れ電流の電流値に応じて、欠陥画素であるか否かを判定する動作が実行される。

【0111】

画素欠陥検出動作は、具体的には、図17に示す、所定の画素欠陥検出期間T<sub>pdd</sub>を有して実行される。画素欠陥検出期間T<sub>pdd</sub>は、少なくともV<sub>off</sub>書込期間T<sub>wof</sub>と、電流測定期間T<sub>rim</sub>と、を含む。V<sub>off</sub>書込期間T<sub>wof</sub>においては、上述した輝度補償データ取得動作と同様に、画素PIXにオフ電圧V<sub>off</sub>が書き込まれる。また、電流測定期間T<sub>rim</sub>においては、有機EL素子OELに対して逆バイアス電圧を印加した状態で、画素PIX(有機EL素子OEL)に流れる電流I<sub>meas</sub>が測定される。なお、図17においては省略したが、上述した輝度補償データ取得動作と同様に、V<sub>off</sub>書込期間T<sub>wof</sub>に先立って、画素PIXに蓄積された電荷を放電して画素PIXを初期化する初期化動作を実行するものであってもよい。

30

【0112】

まず、V<sub>off</sub>書込期間T<sub>wof</sub>においては、上述した輝度補償データ取得動作におけるV<sub>off</sub>書込動作と同様に、図17、図18に示すように、電源ドライバ130が電源ラインL<sub>a</sub>にローレベルの電源電圧V<sub>sa</sub>(例えば接地電位GND以下の電位の電圧V<sub>ano</sub>)を印加するとともに、共通電極E<sub>c</sub>にローレベルの電源電圧V<sub>c</sub>(例えば接地電位GND)を印加する。また、選択ドライバ120が選択ラインL<sub>sea</sub>にハイレベル(選択レベル)の選択信号V<sub>sea</sub>を印加するとともに、選択ラインL<sub>seb</sub>にローレベル(非選択レベル)の選択信号V<sub>seb</sub>を印加する。また、このタイミングに同期して、図17、図18に示すように、データドライバ140が切換スイッチ146aを接点N<sub>a</sub>に切換接続することにより、データラインL<sub>d</sub>に対して特定の電圧値(例えば接地電位GNDよりも低い電位の、負の電圧値)のオフ電圧V<sub>off</sub>を印加する。これにより、図18に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr13のゲート端子(接点N11)にオフ電圧V<sub>off</sub>が印加され、トランジスタTr13のドレイン・ソース間の電流路は確実に閉

40

50



じる。

【0113】

次いで、電流測定期間 Trimにおいては、図17、図19に示すように、選択ドライバ120が選択ラインL<sub>sea</sub>にローレベル（非選択レベル）の選択信号V<sub>sea</sub>を印加するとともに、選択ラインL<sub>seb</sub>にハイレベル（選択レベル）の選択信号V<sub>seb</sub>を印加する。また、電源ドライバ130が電源ラインL<sub>a</sub>にハイレベルの電源電圧V<sub>sa</sub>（例えば接地電位GNDよりも高い電位の、正の電圧V<sub>ra</sub>）を印加するとともに、共通電極E<sub>c</sub>にハイレベルの電源電圧V<sub>c</sub>（例えば接地電位GNDよりも高い電位の、正の電圧V<sub>rc</sub>）を印加する。また、このタイミングに同期して、図17、図19に示すように、データドライバ140が切換スイッチ146aを接点N<sub>c</sub>に切換接続するとともに、切換スイッチ146dを接点N<sub>g</sub>に切換接続することにより、電流計146cの一端をデータラインL<sub>d</sub>に接続するとともに、他端を接地電位GNDに設定する。

10

【0114】

ここで、共通電極E<sub>c</sub>に印加される電源電圧V<sub>c</sub>（=V<sub>rc</sub>）は、有機EL素子OELのアノード（接点N12）に設定される電位（例えば接地電位GND）よりも高い電位の電圧に設定される（V<sub>rc</sub>>GND）。具体的には、電源電圧V<sub>c</sub>（=V<sub>rc</sub>）は、電流計146cの他端を接地電位GNDに設定することにより、共通電極E<sub>c</sub>から有機EL素子OEL、トランジスタTr12を介してデータラインL<sub>d</sub>に流れる電流I<sub>meas</sub>の電流値を、電流計146cにより測定することができる程度の正の電圧値に設定される。

20

【0115】

これにより、図19に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr11がオフ動作して、トランジスタTr13のゲート端子（接点N11）に印加されたオフ電圧V<sub>off</sub>が保持される。また、トランジスタTr12がオン動作して、トランジスタTr13のソース端子（接点N12）がトランジスタTr12及びデータラインL<sub>d</sub>を介して、電流計146cの一端に接続される。また、トランジスタTr13のドレイン端子は接地電位GNDよりも高い電位の電源電圧V<sub>sa</sub>（=V<sub>ra</sub>）に設定される。

【0116】

したがって、有機EL素子OELのカソード側（共通電極E<sub>c</sub>）に、アノード側（接点N12）よりも高電圧が印加された逆バイアス状態に設定されるので、当該逆バイアス電圧、及び、有機EL素子OELの素子特性に応じた微少な漏れ電流I<sub>meas</sub>が、有機EL素子OELに対して逆方向に流れる。このとき、データラインL<sub>d</sub>に接続された電流計146cにより、画素PIXからデータラインL<sub>d</sub>に流れる電流I<sub>meas</sub>の電流値が測定される。

30

【0117】

上記の一連の画素欠陥検出動作により測定された電流I<sub>meas</sub>は、そのまま、あるいは、例えば図4に示したA/Dコンバータ147によりデジタルデータに変換された後、画素欠陥判定処理に適用される。画素欠陥判定処理は、例えば図1に示したシステムコントローラ150において実行される。画素欠陥判定処理は、具体的には、例えば、まず、画素PIXに設けられる有機EL素子OELに対して、上記のような特定の逆バイアス電圧を印加した場合に流れる漏れ電流の電流値を、有機EL素子OELの素子構造や設計データに基づいて予めシミュレーション等を用いて算出し、規定値I<sub>st</sub>として取得しておく。あるいは、正常な特性の有機EL素子OELを有する画素PIXに対して上記の一連の画素欠陥検出動作を実行し、それにより測定された電流I<sub>meas</sub>の電流値を、規定値I<sub>st</sub>として取得しておくようにしてもよい。

40

【0118】

そして、特定の画素PIXに対して測定された電流I<sub>meas</sub>の電流値と、上記規定値I<sub>st</sub>と電流値とを比較する。そして、例えば、測定された電流I<sub>meas</sub>の電流値が、規定値I<sub>st</sub>の電流値と較べて、相対的に顕著に大きい場合に当該有機EL素子OELを有する画素PIXを欠陥画素と判定する（画素欠陥判定ステップ）。ここで、発明者らが行った実験の一例では、規定値I<sub>st</sub>としてpAオーダーの電流値が得られるのに対して、欠陥画素にお

50

ける測定電流  $I_{meas}$  は  $\mu A$  オーダーの電流値を示し、欠陥画素における測定電流  $I_{meas}$  の電流値は、規定値  $I_{st}$  の電流値の  $10^5 \sim 10^6$  倍程度の大きさを有していることが確認された。よって、例えば、測定電流  $I_{meas}$  の電流値が規定値  $I_{st}$  の電流値の  $10^5 \sim 10^6$  倍程度の大きさである場合に、当該画素  $P I X$  を欠陥画素と判定することができる。

【0119】

したがって、本実施形態に係る表示装置の画素欠陥検出方法によれば、表示パネル 110 に配列された各画素  $P I X$  の有機  $E L$  素子  $O E L$  について簡易な手法を用いて測定された電流  $I_{meas}$  に基づいて、当該画素  $P I X$  (有機  $E L$  素子  $O E L$ ) が欠陥画素であるか否かを判定することができる。そして、例えば欠陥画素と判定された画素  $P I X$  の数が正常な画像表示動作に支障を来す場合や、画質の劣化をユーザーが強く認識するレベルにある場合には、表示装置の検査段階で表示パネルを不合格判定したり、あるいは、本表示装置 (又は表示装置を組み込んだ電子機器) のユーザーに対して交換修理等を報知したりすることができる。

10

【0120】

< 第 2 の実施形態 >

(発光装置)

次に、本発明に係る表示装置の第 2 の実施形態について、図面を参照して説明する。

図 20 は、第 2 の実施形態に係る表示装置に適用される表示パネル及びその周辺回路 (駆動回路) の一例を示す要部構成図である。また、図 21 は、本実施形態に適用されるデータドライバの一例を示す要部構成図である。ここで、表示装置の全体構成は、上述した第 1 の実施形態 (図 1 参照) と同等であるので説明を省略する。また、図 21 においては、図 3 に示したデータドライバのシフトレジスタ回路、データレジスタ回路及びデータラッチ回路を省略して、図示を簡略化する。また、上述した第 1 の実施形態 (図 2、3 参照) と同等の構成についてはその説明を簡略化又は省略する。

20

【0121】

本実施形態に係る表示パネル 110 は、図 20 に示すように、複数の画素  $P I X$  と、複数の選択ライン  $L s1 \sim L sn$  と、電源ライン  $L c$  と、共通電極  $E a$  と、複数のデータライン  $L d$  と、が設けられている。

【0122】

複数の画素  $P I X$  と、複数の選択ライン  $L s1 \sim L sn$  と、複数のデータライン  $L d$  は、上述した第 1 の実施形態と同様の構成を有している。また、電源ライン  $L c$  は、表示パネル 110 の全画素  $P I X$  に共通に接続するように配設されている。共通電極  $E a$  は、表示パネル 110 の全画素  $P I X$  に共通に接続するように設けられており、例えば単一の電極層 (ベタ電極) からなる。

30

【0123】

選択ドライバ 120 は、第 1 の実施形態と同様の構成を有している。また、電源ドライバ 130 は、表示パネル 110 の各画素  $P I X$  に共通に接続された個別の電源ライン  $L c$  、及び、共通電極  $E c$  に接続されている。電源ドライバ 130 は、各電源ライン  $L c$  及び共通電極  $E a$  に対して、所定のタイミングで所定の電源電圧  $V_{sc}$ 、 $V_a$  を個別に印加する。

40

【0124】

ここで、電源ドライバ 130 は、例えば図 20 に示すように、システムコントローラ 150 から供給される電源制御信号に基づいて、所定のタイミングで各電源ライン  $L c$  に所定の信号レベルの電源電圧  $V_{sc}$  を供給する電源回路 131 及び共通電極  $E a$  に所定の信号レベルの電源電圧  $V_a$  を供給する電源回路 132 を備えている。

【0125】

データドライバ 140 は、上述した第 1 の実施形態 (図 3 参照) と同様に、シフトレジスタ回路 141 と、データレジスタ回路 142 と、データラッチ回路 143 と、補正演算回路 144 と、 $D/A$  コンバータ 145 と、出力回路 146 と、 $A/D$  コンバータ 147 と、メモリ 148 と、 $LUT$  149 と、を備えている。ここで、本実施形態に係る出力回

50

路 146 は、図 21 に示すように、切換スイッチ 146 a と、フォロワアンプ 146 b と、電流計 146 c と、を有している。すなわち、本実施形態に係る出力回路 146 は、上述した第 1 の実施形態（図 4 参照）に示した出力回路 146 において、切換スイッチ 146 d を省略し、切換スイッチ 146 a の接点 N b、及び、電流計 146 c の他端側が常時接地電位 GND に設定された構成を有している。

#### 【0126】

これにより、データドライバ 140（出力回路 146）は、表示パネル 110 に配列された画素 PIX を初期化又はリセットする際には、切換スイッチ 146 a を接点 N b に接続することにより、データライン L d を接地電位 GND に設定する。また、データドライバ 140（出力回路 146）は、各画素 PIX に画像データを書込む際には、切換スイッチ 146 a を接点 N a に接続することにより、データライン L d に画像データに応じた階調電圧 V data を印加する。また、データドライバ 140（出力回路 146）は、各画素 PIX の発光特性を補償するための輝度補償データを取得する際には、切換スイッチ 146 a を接点 N c に接続することにより、データライン L d に流れる電流 I meas の電流値を電流計 146 c により測定する。

10

#### 【0127】

（画素）

次に、本実施形態に係る表示パネルに配列される画素について具体的に説明する。

図 22 は、本実施形態に係る表示パネルに適用される画素（画素駆動回路及び発光素子）の一実施形態を示す回路構成図である。ここで、上述した第 1 の実施形態（図 5 参照）と同等の構成については同等の符号を付してその説明を簡略化又は省略する。

20

#### 【0128】

本実施形態に係る表示パネル 110 に配列される画素 PIX は、上述した第 1 の実施形態（図 5 参照）と同様に、図 22 に示すように、画素駆動回路 DC と、有機 EL 素子（電流駆動型の発光素子）OEL と、を備えている。画素駆動回路 DC は、具体的には、トランジスタ Tr 21 ~ Tr 23 と、キャパシタ Cs とを備えている。トランジスタ Tr 21 は、ゲート端子が選択ライン L sea（L s1、L s3、・・・L sn-1）に接続され、また、ドレイン端子がデータライン L d に接続され、また、ソース端子が接点 N 21 に接続されている。トランジスタ Tr 22（スイッチング素子）は、ゲート端子が選択ライン L seb（L s2、L s4、・・・L sn）に接続され、また、ドレイン端子がデータライン L d に接続され、また、ソース端子が接点 N 22 に接続されている。トランジスタ Tr 23（駆動トランジスタ）は、ゲート端子が接点 N 21 に接続され、ソース端子が電源ライン L c に接続され、ドレイン端子が接点 N 22 に接続されている。

30

#### 【0129】

また、キャパシタ Cs（保持容量）は、トランジスタ Tr 23 のゲート端子（接点 N 21）及びソース端子間に接続されている。有機 EL 素子 OEL は、アノード（アノード電極）が共通電極 E a に接続され、カソード（カソード電極）が上記画素駆動回路 DC の接点 N 22 に接続されている。

#### 【0130】

（発光装置の駆動制御方法）

次に、本実施形態に係る表示装置における駆動制御方法について説明する。

本実施形態に係る表示装置 100 の駆動制御動作においても、上述した第 1 の実施形態に係る表示装置 100 の駆動制御動作と同様に、少なくとも、輝度補償データ取得動作と表示動作とを有している。

40

#### 【0131】

以下、各動作について具体的に説明する。

（輝度補償データ取得動作）

図 23 は、本実施形態に係る表示装置における輝度補償データ取得動作を示すタイミングチャートである。図 24 は、本実施形態に係る表示装置における初期化動作を示す動作概念図である。図 25 は、本実施形態に係る表示装置におけるオフ電圧印加動作を示す動

50

作概念図である。図 2 6 は、本実施形態に係る表示装置における電流測定動作を示す動作概念図である。ここで、図 2 4 ~ 図 2 6 おいては、データドライバ 1 4 0 の構成として、図示の都合上、D/Aコンバータ 1 4 5 と出力回路 1 4 6 のみを示す。

【 0 1 3 2 】

本実施形態に係る輝度補償データ取得動作は、上述した第 1 の実施形態（図 6 ( a ) 参照）と同様に、図 2 3 ( a ) に示すように、輝度補償データ取得期間  $T_{iv}$  を有して実行される。輝度補償データ取得期間  $T_{iv}$  は、初期化期間  $T_{ini}$  と、Voff書込期間  $T_{wof}$  と、電流測定期間  $T_{rim}$  と、を含む。

【 0 1 3 3 】

まず、初期化期間  $T_{ini}$  においては、図 2 3 ( a )、図 2 4 に示すように、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  及び  $L_{seb}$  に対して、各々ハイレベル（選択レベル）の選択信号  $V_{sea}$  及び  $V_{seb}$  を印加する。また、電源ドライバ 1 3 0（電源回路 1 3 1、1 3 2）が電源ライン  $L_c$  及び共通電極  $E_a$  に対して、各々ローレベル（例えば接地電位  $GND$ ）の電源電圧  $V_{sc}$  及び  $V_a$  を印加する。また、このタイミングに同期して、図 2 3 ( a )、図 2 4 に示すように、データドライバ 1 4 0 が出力回路 1 4 6 の切換スイッチ 1 4 6 a を接点  $N_b$  に切換接続することにより、データライン  $L_d$  を接地電位  $GND$ （初期化電圧）に設定する。

10

【 0 1 3 4 】

これにより、図 2 4 に示すように、画素  $P_{IX}$  の画素駆動回路  $DC$  に設けられたトランジスタ  $Tr_{21}$ 、 $Tr_{22}$  がオン動作して、トランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）及びドレイン端子（接点  $N_{22}$ ；有機  $EL$  素子  $OEL$  のカソード）が接地電位  $GND$  に設定されるとともに、トランジスタ  $Tr_{23}$  のソース端子及び有機  $EL$  素子  $OEL$  のアノードが接地電位  $GND$  に設定される。

20

【 0 1 3 5 】

したがって、トランジスタ  $Tr_{23}$  のゲート・ソース間に接続されたキャパシタ  $C_s$  に蓄積された電荷や、データライン  $L_d$  に残留する電荷が放電されて画素  $P_{IX}$  及びデータライン  $L_d$  が初期化される（初期化ステップ）。なお、このとき、トランジスタ  $Tr_{23}$  はオフ状態となる。また、有機  $EL$  素子  $OEL$  には電流が流れず、発光動作しない。

【 0 1 3 6 】

なお、上述した第 1 の実施形態（図 6 ( a )、( b ) 参照）と同様に、図 2 3 ( a ) に示した初期化期間  $T_{ini}$  により、トランジスタ  $Tr_{22}$  をオン動作してトランジスタ  $Tr_{23}$  のドレイン端子を接地電位  $GND$  に設定する動作は、必ず必要な必須の動作ではない。すなわち、この動作を行わなくても、殆どの場合に、問題なく画素  $P_{IX}$  を初期化することができる。したがって、輝度補償データ取得期間  $T_{iv}$  において、例えば図 2 3 ( b ) に示すタイミングチャートのように、初期化期間  $T_{ini}$  を設けず、初期化動作を行わないようにしてもよい。しかしながら、トランジスタ  $Tr_{22}$  をオン動作してトランジスタ  $Tr_{23}$  のドレイン端子を接地電位  $GND$  に設定することにより、キャパシタ  $C_s$  に蓄積された電荷を確実に放電して画素  $P_{IX}$  を確実に初期化することができるので、この初期化動作を行うことが好ましい。

30

【 0 1 3 7 】

次いで、Voff書込期間  $T_{wof}$  においては、図 2 3 ( a )、図 2 5 に示すように、上述した初期化期間  $T_{ini}$  と同様に、電源ドライバ 1 3 0 が電源ライン  $L_c$  及び共通電極  $E_a$  にローレベル（例えば接地電位  $GND$ ）の電源電圧  $V_{sc}$  及び  $V_a$  を印加する。また、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  にハイレベル（選択レベル）の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にローレベル（非選択レベル）の選択信号  $V_{seb}$  を印加する。また、このタイミングに同期して、図 2 3 ( a )、図 2 5 に示すように、データドライバ 1 4 0 が切換スイッチ 1 4 6 a を接点  $N_a$  に切換接続することにより、データライン  $L_d$  に対して特定の電圧値のオフ電圧  $V_{off}$  を印加する（オフ電圧印加ステップ）。

40

【 0 1 3 8 】

ここで、画素  $P_{IX}$  のトランジスタ  $Tr_{23}$  のゲート電極（接点  $N_{21}$ ）に印加される

50

オフ電圧  $V_{off}$  は、上述した第 1 の実施形態と同様に、画素駆動回路 DC のトランジスタ  $Tr_{23}$  を十分にオフ状態とすることができる電圧値に設定される。具体的には、オフ電圧  $V_{off}$  は、トランジスタ  $Tr_{23}$  のソース端子に印加される電源電圧  $V_{sc}$  よりも十分低い電圧値、例えば接地電位  $GND$  よりも低い電位の、負の電圧値に設定される。

【0139】

これにより、図 25 に示すように、トランジスタ  $Tr_{21}$  がオン動作して、トランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）にオフ電圧  $V_{off}$  が印加される。また、トランジスタ  $Tr_{22}$  がオフ動作して、トランジスタ  $Tr_{23}$  のドレイン端子（接点  $N_{22}$ ）の電位（ $GND$ ）が保持される。また、トランジスタ  $Tr_{23}$  のソース端子及び有機 EL 素子 OEL のアノードは接地電位  $GND$  に設定される。

10

【0140】

すなわち、トランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）は、電圧（ $V_{off}$ ）により、ソース端子の電位（ $GND$ ）より十分低い電位に設定される。また、ドレイン端子（接点  $N_{22}$ ）は接地電位  $GND$  に設定される。したがって、トランジスタ  $Tr_{23}$  のドレイン・ソース間の電流路は確実に閉じて、トランジスタ  $Tr_{23}$  及び有機 EL 素子 OEL には微小な漏れ電流さえも流れない状態となる（遮断ステップ）。

【0141】

なお、本実施形態においては、 $V_{off}$  書込期間  $T_{wof}$  において、電源ライン  $L_c$  に供給するローレベルの電源電圧  $V_{sc}$  の電位を接地電位  $GND$  に設定する場合を示した。本発明はこれに限定されるものではなく、電源ドライバ 130 の電源回路 131 と電源ライン  $L_c$  との接続点を切り離して（電源ライン  $L_c$  をオープンにして）、電源ライン  $L_c$  をハイインピーダンス状態に設定するものであってもよい。

20

【0142】

次いで、電流測定期間  $T_{rim}$ （特性測定ステップ）においては、図 23（a）、図 26 に示すように、選択ドライバ 120 が選択ライン  $L_{sea}$  にローレベル（非選択レベル）の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にハイレベル（選択レベル）の選択信号  $V_{seb}$  を印加する。また、電源ドライバ 130 が電源ライン  $L_c$  にローレベルの電源電圧  $V_{sc}$ （例えば接地電位  $GND$ ）を印加するとともに、共通電極  $E_a$  にハイレベルの電源電圧  $V_a$ （例えば接地電位  $GND$  よりも高い電位の電圧  $V_{meas}$ ）を印加する。また、このタイミングに同期して、図 23（a）、図 26 に示すように、データドライバ 140 が切換スイッチ 146a を接点  $N_c$  に切換接続することにより、電流計 146c の一端側にデータライン  $L_d$  を接続する（電圧印加ステップ）。

30

【0143】

ここで、共通電極  $E_a$  に印加されるハイレベルの電源電圧  $V_a$ （電圧  $V_{meas}$ ）は、有機 EL 素子 OEL のカソードに設定される接地電位  $GND$  よりも高い電圧値に設定される（ $V_{meas} > GND$ ）。これにより、有機 EL 素子 OEL に順バイアスとなる電圧が印加される。具体的には、電圧  $V_{meas}$  は、電流計 146c を介してデータライン  $L_d$  に対して接地電位  $GND$  を印加することにより、共通電極  $E_a$  から有機 EL 素子 OEL、トランジスタ  $Tr_{22}$  を介してデータライン  $L_d$  に流れる電流  $I_{meas}$  の電流値を、電流計 146c により測定することができる程度の正の電圧値に設定される。このとき、有機 EL 素子 OEL は、電流  $I_{meas}$  の電流値に応じた輝度で発光する。なお、電流  $I_{meas}$  の電流値が十分小さい場合には、有機 EL 素子 OEL は殆ど発光しない状態となる。

40

【0144】

これにより、図 26 に示すように、トランジスタ  $Tr_{21}$  がオフ動作して、トランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）に印加されたオフ電圧  $V_{off}$  が保持される。また、トランジスタ  $Tr_{22}$  がオン動作して、トランジスタ  $Tr_{23}$  のドレイン端子（接点  $N_{22}$ ）がデータライン  $L_d$  を介して電流計 146c に接続され、当該電流計 146c 及びデータライン  $L_d$  を介してドレイン端子（接点  $N_{22}$ ；有機 EL 素子 OEL のカソード）に接地電位  $GND$  に基づく電圧（ $V_{n22}$  接地電位  $GND$ ）が印加される（接続ステップ）。また、トランジスタ  $Tr_{23}$  のソース端子は接地電位  $GND$  に設定され、有機 EL 素

50

子 O E L のアノードは接地電位 G N D よりも高い電位の電圧  $V_{meas}$  に設定される。

【 0 1 4 5 】

したがって、有機 E L 素子 O E L のアノード側に、カソード側の電圧 ( $V_{n22}$ ) よりも高い電位の電圧  $V_{meas}$  が印加されるので、電圧  $V_{meas}$  と電圧 ( $V_{n22}$  接地電位 G N D) との電位差、及び、有機 E L 素子 O E L の導通抵抗に応じた電流  $I_{meas}$  が、有機 E L 素子 O E L に対して順方向に流れる。このとき、データライン L d に接続された電流計 1 4 6 c により、電圧  $V_{meas}$  が印加された共通電極 E a から有機 E L 素子 O E L を介してデータライン L d に流れる電流  $I_{meas}$  の電流値が測定される (電流測定ステップ)。電流計 1 4 6 c により測定された電流  $I_{meas}$  の電流値は、図 2 1 に示した A / D コンバータ 1 4 7 によりデジタルデータに変換された後、輝度補償用データとしてメモリ 1 4 8 に記憶される。メモリ 1 4 8 は、各画素 P I X に対応付けて輝度補償用データを記憶する (補償データ格納ステップ)。

10

【 0 1 4 6 】

なお、本実施形態においては、電流測定期間 T r i m において、有機 E L 素子 O E L に流れる電流  $I_{meas}$  の電流値を測定する動作を 1 回のみ実行する場合を示したが、本発明はこれに限定されるものではない。すなわち、例えば、共通電極 E a に電圧値の異なる電圧  $V_{meas}$  を印加して、そのときに有機 E L 素子 O E L に流れる電流  $I_{meas}$  の電流値を測定する動作を複数回 (例えば 2、3 回程度) 実行するものであってもよい。この場合には、各画素 P I X について複数個の電流値が得られ、これらに基づく輝度補償用データが各画素 P I X に対応付けてメモリ 1 4 8 に記憶される。

20

【 0 1 4 7 】

そして、上述した一連の輝度補償データ取得動作により、各画素 P I X に対応して取得された輝度補償データ (デジタルデータに変換された電流  $I_{meas}$ ) と、共通電極 E a に印加した電圧  $V_{meas}$  との関係は、上述した第 1 の実施形態において説明したように、図 1 0 ( b ) に示した特性曲線 S P 0、S P 1 における I - V 特性に対応する。したがって、特定 ( 1 又は複数 ) の電圧  $V_{meas}$  と測定された電流  $I_{meas}$  との関係に基づいて、有機 E L 素子 O E L の発光特性 ( I - V 特性 ) を示す特性曲線が特定される。

【 0 1 4 8 】

そして、後述する表示動作において、各画素 P I X ごとに特定された特性曲線 (有機 E L 素子 O E L の I - V 特性) に基づく補正量に応じて、補正演算回路 1 4 4 により画像データ D 0 ~ D m を補正することにより、各画素 P I X に書き込まれる階調電圧  $V_{data}$  が補正されて、画像データに応じた本来の電流値 (初期状態の特性曲線に応じた電流値) の発光駆動電流  $I_{el}$  が有機 E L 素子 O E L に流れる。

30

【 0 1 4 9 】

次に、画素 P I X が 2 次元配列された表示パネル 1 1 0 において、上述した輝度補償データ取得動作を実行する場合について説明する。

図 2 7 は、本実施形態に係る輝度補償データ取得動作を、画素が 2 次元配列された表示パネルに適用した場合のタイミングチャートである。

【 0 1 5 0 】

図 2 0 に示したように、複数の画素 P I X が 2 次元配列された表示パネル 1 1 0 において、輝度補償データ取得動作を実行する場合には、図 2 7 に示すように、まず、初期化期間 T i n i において、選択ドライバ 1 2 0 が表示パネル 1 1 0 の全ての行の選択ライン L s 1 ~ L s n に対してハイレベルの選択信号  $V_{se1} \sim V_{sen}$  を一斉に印加する。また、このタイミングに同期して、電源ドライバ 1 3 0 が電源ライン L c 及び共通電極 E a に対して接地電位 G N D の電源電圧  $V_{sc}$  及び  $V_a$  を印加する。この状態で、データドライバ 1 4 0 が各列のデータライン L d を接地電位 G N D に設定する。これにより、表示パネル 1 1 0 に配列された全ての画素 P I X において、画素駆動回路 D C のキャパシタ C s に蓄積された電荷や、各データライン L d に残留する電荷が放電されて初期化が行われる。

40

【 0 1 5 1 】

次いで、図 2 7 に示すように、 $V_{off}$  書込動作 ( $V_{off}$  書込期間 T w o f ) 及び電流測定動

50

作（電流測定期間  $T_{rim}$ ）からなる一連の動作を、表示パネル 110 の 1 行目から  $n/2$  行目の画素  $P_{IX}$  に対して順次実行する。まず、1 行目の画素  $P_{IX}$  に対して、上述したように、 $V_{off}$  書込期間  $T_{wof}$  において、選択ドライバ 120 が選択ライン  $L_{s1}$  にハイレベルの選択信号  $V_{se1}$  を印加するとともに、選択ライン  $L_{s2} \sim L_{sn}$  にローレベルの選択信号  $V_{se2} \sim V_{sen}$  を印加する。また、電源ドライバ 130 が電源ライン  $L_c$  及び共通電極  $E_a$  に接地電位  $GND$  の電源電圧  $V_{sc}$  及び  $V_a$  を印加する。この状態で、データドライバ 140 が各列のデータライン  $L_d$  に一齐に接地電位  $GND$  よりも低い電位のオフ電圧  $V_{off}$  を印加する。これにより、1 行目の画素  $P_{IX}$  において、画素駆動回路  $DC$  のトランジスタ  $Tr_{23}$  が十分にオフ状態となる。

#### 【0152】

次いで、電流測定期間  $T_{rim}$  において、選択ドライバ 120 が選択ライン  $L_{s1}$ 、 $L_{s3} \sim L_{sn}$  にローレベルの選択信号  $V_{se1}$ 、 $V_{se3} \sim V_{sen}$  を印加するとともに、選択ライン  $L_{s2}$  にハイレベルの選択信号  $V_{se2}$  を印加する。この状態で、データドライバ 140 は、各列のデータライン  $L_d$  を一齐に接地電位  $GND$  に設定するとともに、電源ドライバ 130（電源回路 132）が共通電極  $E_a$  に接地電位  $GND$  よりも高い電位の電圧  $V_{meas}$  の電源電圧  $V_a$  を印加する。これにより、1 行目の画素  $P_{IX}$  において、有機  $EL$  素子  $OEL$  に電圧  $V_{meas}$  に応じた電流  $I_{meas}$  が流れる。この電流  $I_{meas}$  の電流値を各データライン  $L_d$  に接続された電流計 146c により個別に測定することにより、各画素  $P_{IX}$  の有機  $EL$  素子  $OEL$  の発光特性の変動を補償するための輝度補償データ（デジタル変換された電流  $I_{meas}$ ）が取得される。取得された輝度補償データは、各画素  $P_{IX}$  に対応する記憶領域を備えたメモリに格納される。

#### 【0153】

そして、以上の  $V_{off}$  書込動作及び電流測定動作からなる一連の動作を 2 行目以降の画素  $P_{IX}$  についても、順次繰り返し実行することにより、表示パネル 110 に配列された全ての画素  $P_{IX}$  について、輝度補償データが取得される。

#### 【0154】

なお、本実施形態においても、各行の画素  $P_{IX}$  に対する  $V_{off}$  書込動作及び電流測定動作を実行する前に、毎回初期化動作を実行するものであってもよい。これによれば、初期化動作が各行ごとに実行されるので、ある行の画素  $P_{IX}$  に対する  $V_{off}$  書込動作及び電流測定動作を行った後に、各列のデータライン  $L_d$  や画素  $P_{IX}$  に電荷が残留していても、初期化動作によってこの残留電荷が無くなり、次の行の画素  $P_{IX}$  に対する  $V_{off}$  書込動作及び電流測定動作を行う際に、先の残留電荷の影響を抑制もしくは無くすることができる。

#### 【0155】

（表示動作）

次に、本実施形態に係る表示装置における表示動作について説明する。

図 28 は、本実施形態に係る表示装置における表示動作を示すタイミングチャートである。図 29 は、本実施形態に係る表示装置におけるリセット動作を示す動作概念図である。図 30 は、本実施形態に係る表示装置における階調電圧書込動作を示す動作概念図である。図 31 は、本実施形態に係る表示装置における発光動作を示す動作概念図である。ここで、図 29～図 31 においては、データドライバ 140 の構成として、図示の都合上、 $D/A$  コンバータ 145 と出力回路 146 のみを示す。また、上述した第 1 の実施形態と同等の表示動作についてはその説明を簡略化する。

#### 【0156】

本実施形態に係る表示動作は、上述した第 1 の実施形態と同様に、図 28 に示すように、所定の 1 処理サイクル期間（表示期間） $T_{cyc}$  を有して実行される。1 処理サイクル期間  $T_{cyc}$  は、リセット期間  $T_{rst}$  と、 $V_{data}$  書込期間  $T_{wrt}$  と、発光期間  $T_{em}$  と、を含む（ $T_{cyc} = T_{rst} + T_{wrt} + T_{em}$ ）。

#### 【0157】

まず、リセット期間  $T_{rst}$  においては、図 28、図 29 に示すように、電源ドライバ 1

30が画素PIXに接続された電源ラインLc及び共通電極Eaに各々ローレベル（接地電位GND）の電源電圧Vsc及びVaを印加する。また、選択ドライバ120が選択ラインLseaにローレベル（非選択レベル）の選択信号Vseaを印加するとともに、選択ラインLsebにハイレベル（選択レベル）の選択信号Vsebを印加する。また、このタイミングに同期して、図28、図29に示すように、データドライバ140が出力回路146に設けられた切換スイッチ146aを接点Nbに切換接続することにより、データラインLdを接地電位GND（リセット電圧）に設定する。

【0158】

これにより、図29に示すように、トランジスタTr22がオン動作して、トランジスタTr23のドレイン端子（接点N22；有機EL素子OELのカソード）が接地電位GNDに設定され、トランジスタTr23のソース端子及び有機EL素子OELのアノードも接地電位GNDに設定される。このとき、トランジスタTr23はオフ状態となる。また、有機EL素子OELには電流が流れず、発光動作しない。

【0159】

次いで、Vdata書込期間Twrにおいて、図28、図30に示すように、電源ドライバ130が電源ラインLc及び共通電極Eaにローレベル（接地電位GND）の電源電圧Vsc及びVaを印加する。また、選択ドライバ120が選択ラインLseaにハイレベル（選択レベル）の選択信号Vseaを印加するとともに、選択ラインLsebにローレベル（非選択レベル）の選択信号Vsebを印加する。また、このタイミングに同期して、図28、図30に示すように、データドライバ140が切換スイッチ146aを接点Naに切換接続することにより、データラインLdに対して画像データに対応した階調電圧Vdataを印加する。

【0160】

これにより、図30に示すように、画素PIXの画素駆動回路DCに設けられたトランジスタTr21がオン動作して、トランジスタTr23のゲート端子（接点N21）に階調電圧Vdataが印加される。また、トランジスタTr22がオフ動作して、トランジスタTr23のドレイン端子（接点N22）に印加された接地電位GNDが保持される。また、トランジスタTr23のソース端子及び有機EL素子OELのアノードは接地電位GNDに設定される。したがって、トランジスタTr23のゲート・ソース間に接続されたキャパシタCsに階調電圧Vdataに応じた電荷が蓄積されて画素PIXに階調電圧Vdataが書き込まれる。なお、このとき、トランジスタTr23はオン動作するが、ソース・ドレイン間に電位差が生じていないため、トランジスタTr23のソース・ドレイン間には電流は流れない。これによって有機EL素子OELにも電流が流れず、発光動作しない。

【0161】

ここで、階調電圧Vdataは、上述した輝度補償データ取得動作において取得した輝度補償データに基づいて特定された特性曲線を参照して抽出された補正量に応じて補正された電圧値に設定される。具体的には、上述した第1の実施形態と同様に、階調電圧Vdataは、補正演算回路144により、有機EL素子OELのアノード・カソード間に印加される発光駆動電圧Velが、画像データの輝度階調値に応じて生成される電圧成分に、上述した輝度補償データ取得動作により取得された有機EL素子OELの発光特性（I-V特性曲線）の変化量に応じた電圧成分（補正電圧成分）を加味した電圧値となる電圧値に補正される（補正ステップ）。これにより、後述する発光動作において、画像データに基づいて画素PIXの有機EL素子OELに本来供給されるべき電流値の電流（発光駆動電流）がトランジスタTr13により生成される。

【0162】

次いで、発光期間Temにおいては、図28、図31に示すように、選択ドライバ120が選択ラインLsea及びLsebにローレベル（非選択レベル）の選択信号Vsea、Vsebを印加する。また、電源ドライバ130が共通電極Eaにハイレベルの電源電圧Vaを印加し、電源ラインLcにローレベルの電源電圧Vsc（接地電位GND）を印加する。また、このタイミングに同期して、図28、図31に示すように、データドライバ140が切換ス

10

20

30

40

50



スイッチ 146a を接点 Nb に切換接続することにより、データライン Lda を接地電位 GND に設定する。

【0163】

これにより、図 31 に示すように、トランジスタ Tr21、Tr22 がオフ動作して、トランジスタ Tr23 のゲート端子（接点 N21）に印加された電圧 Vdata が保持される。また、トランジスタ Tr23 のソース端子にはローレベルの電源電圧 Vsc が印加され、有機 EL 素子 OEL のアノードにはハイレベルの電源電圧 Va が印加される。

【0164】

したがって、キャパシタ Cs に充電された電圧 Vdata によりトランジスタ Tr23 のゲート・ソース間電圧が保持されて、トランジスタ Tr23 がオン動作する。また、有機 EL 素子 OEL に順バイアスが印加されるため、共通電極 Ea から有機 EL 素子 OEL、接点 N22、トランジスタ Tr23 を介して、電源ライン Lc 方向に発光駆動電流 Iel が流れる。ここで、発光駆動電流 Iel は、上記 Vdata 書込動作において画素 PIX に書き込まれ、トランジスタ Tr23 のゲート・ソース間に保持された階調電圧 Vdata の電圧値に基づいて規定されるので、有機 EL 素子 OEL の発光特性の変化を補償して、画像データに応じた本来の発光輝度に対応した電流値を有している。これにより、有機 EL 素子 OEL は、発光特性の変化の状態に関わらず、画像データに応じた本来の輝度階調で発光動作する。

10

【0165】

次に、画素 PIX が 2 次元配列された表示パネル 110 において、上述した表示動作を実行する場合について説明する。

20

図 32 は、本実施形態に係る表示動作を、画素が 2 次元配列された表示パネルに適用した場合のタイミングチャートである。ここで、上述した第 1 の実施形態と同等の表示動作についてはその説明を簡略化する。

【0166】

画素 PIX が 2 次元配列された図 20 に示した表示パネル 110 において、表示動作を実行する場合には、上述した第 1 の実施形態と同様に、図 32 に示すように、画像データ書込期間 Tdwt に、リセット動作及び Vdata 書込動作からなる一連の動作を、表示パネル 110 の 1 行目から n/2 行目の画素 PIX に対して順次実行する。

【0167】

30

まず、図 32 に示すように、リセット期間 Trst において、選択ドライバ 120 が選択ライン Ls1、Ls3～Lsn にローレベルの選択信号 Vse1、Vse3～Vsen を印加するとともに、選択ライン Ls2 にハイレベルの選択信号 Vse2 を印加する。また、このタイミングに同期して、電源ドライバ 130 が電源ライン Lc 及び共通電極 Ea を接地電位 GND に設定する。この状態で、データドライバ 140 が各列のデータライン Ld を一斉に接地電位 GND に設定する。これにより、1 行目の各画素 PIX において、画素駆動回路 DC の接点 N22（トランジスタ Tr23 のドレイン端子、又は、有機 EL 素子 OEL のカソード）の電位が接地電位 GND にリセットされる。

【0168】

40

次いで、図 32 に示すように、Vdata 書込期間 Twrt において、選択ドライバ 120 が選択ライン Ls1 にハイレベルの選択信号 Vse1 を印加するとともに、選択ライン Ls2～Lsn にローレベルの選択信号 Vse2～Vsen を印加する。この状態で、データドライバ 140 が各列のデータライン Ld に画像データに応じ、かつ、上述した輝度補償データ取得動作により取得した輝度補償データに基づいて補正した階調電圧 Vdata を印加する。これにより、1 行目の画素 PIX において、画素駆動回路 DC のキャパシタ Cs に階調電圧 Vdata に応じた電荷が充電されて画像データが書き込まれる。

【0169】

そして、以上の 1 行目の画素 PIX に対する一連の動作を、図 32 に示すように、2 行目から n/2 行目の画素 PIX についても順次繰り返し実行することにより、表示パネル 110 に配列された全ての画素 PIX について、画像データに応じ、かつ、上述した輝度

50

補償データ取得動作により取得した輝度補償データに基づく補正量に応じて補正された階調電圧  $V_{data}$  が書き込まれる。

【0170】

次いで、図32に示すように、全画素一括発光期間  $T_{aem}$  において、選択ドライバ120が選択ライン  $L_{s1} \sim L_{sn}$  にローレベルの選択信号  $V_{se1} \sim V_{sen}$  を印加する。この状態で、電源ドライバ130が共通電極  $E_a$  にハイレベルの電源電圧  $V_a$  を印加し、電源ライン  $L_c$  にローレベルの電源電圧  $V_{sc}$  を印加する。これにより、表示パネル110の全ての行の画素  $P_{IX}$  において、画素駆動回路  $DC$  の駆動トランジスタであるトランジスタ  $T_{r23}$  に、階調電圧  $V_{data}$  に応じた電流値の発光駆動電流  $I_{el}$  が流れ、各画素  $P_{IX}$  の有機  $EL$  素子  $OEL$  が画像データに応じた本来の輝度階調で発光動作して、表示パネル110に所望の画像情報が表示される。

10

【0171】

以上説明したように、本実施形態に係る表示装置（発光装置）及びその駆動制御方法によれば、データドライバ140の構成をより簡素化しつつ、各画素  $P_{IX}$  の有機  $EL$  素子  $OEL$  の発光特性（ $I-V$  特性）の変化に対応した電流  $I_{meas}$  を、簡易な方法で測定して画素  $P_{IX}$  ごとに輝度補償データを取得することができる。このとき、電源ドライバ130（電源回路131、132）は、各画素  $P_{IX}$  に対して負の電圧値の電源電圧を印加する必要がないので、電源ドライバ130として低耐圧の回路構成を適用することができ、製造コストを削減することができる。

20

【0172】

また、各画素  $P_{IX}$  への画像データの書き込み時に、各画素  $P_{IX}$  に設けられる有機  $EL$  素子  $OEL$  の発光特性の変化に応じて補正された階調電圧  $V_{data}$  を書き込むことができる。これにより、有機  $EL$  素子  $OEL$  の特性変化の状態に関わらず、画像データに応じた本来の電流値の発光駆動電流  $I_{el}$  を有機  $EL$  素子  $OEL$  に流すことができるので、画像データに応じた適切な輝度階調で発光動作させることができ、良好かつ均質な画質を実現することができる。

【0173】

（発光装置の画素欠陥検出方法）

次に、本実施形態に係る表示装置の駆動制御方法の他の例（画素欠陥検出方法）について、図面を参照して説明する。

30

【0174】

本実施形態に係る表示装置は、上述した第1の実施形態と同様に、発光パネル（表示パネル）に配列された画素  $P_{IX}$  の欠陥を検出する場合にも適用することができる。以下、具体的に説明する。

【0175】

図33は、本実施形態に係る表示装置における画素欠陥検出動作を示すタイミングチャートである。図34は、本実施形態に係る画素欠陥検出動作におけるオフ電圧印加動作を示す動作概念図である。図35は、本実施形態に係る画素欠陥検出動作における電流測定動作を示す動作概念図である。ここで、図34、図35においては、図示の都合上、図21に示したデータドライバ140のうち、 $D/A$  コンバータ145と出力回路146のみを示す。なお、上述した輝度補償データ取得動作と同等の制御動作については、その説明を簡略化する。

40

【0176】

本実施形態に係る画素欠陥検出動作においては、図33に示すように、所定の画素欠陥検出期間  $T_{pdd}$  を有して実行される。画素欠陥検出期間  $T_{pdd}$  は、少なくとも  $V_{off}$  書込期間  $T_{wof}$  と、電流測定期間  $T_{rim}$  と、を含む。 $V_{off}$  書込期間  $T_{wof}$  においては、上述した輝度補償データ取得動作と同様に、画素  $P_{IX}$  にオフ電圧  $V_{off}$  が書き込まれる。また、電流測定期間  $T_{rim}$  においては、有機  $EL$  素子  $OEL$  に対して逆バイアス電圧を印加した状態で、画素  $P_{IX}$ （有機  $EL$  素子  $OEL$ ）に流れる電流  $I_{meas}$  が測定される。

【0177】

50

まず、 $V_{off}$ 書込期間  $T_{wof}$ においては、上述した輝度補償データ取得動作における  $V_{off}$ 書込動作と同様に、図 3 3、図 3 4 に示すように、電源ドライバ 1 3 0 が電源ライン  $L_c$  及び共通電極  $E_a$  に接地電位  $GND$  の電源電圧  $V_{sc}$  及び  $V_a$  を印加する。また、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  にハイレベル（選択レベル）の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にローレベル（非選択レベル）の選択信号  $V_{seb}$  を印加する。また、このタイミングに同期して、図 3 3、図 3 4 に示すように、データドライバ 1 4 0 が切換スイッチ 1 4 6 a を接点  $N_a$  に切換接続することにより、データライン  $L_d$  に対して、例えば接地電位  $GND$  よりも低い電位の、負の電圧値のオフ電圧  $V_{off}$  を印加する。これにより、図 3 4 に示すように、画素  $PIX$  の画素駆動回路  $DC$  に設けられたトランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）にオフ電圧  $V_{off}$  が印加され、トランジスタ  $Tr_{23}$  のドレイン・ソース間の電流路は確実に閉じる。

10

#### 【0178】

次いで、電流測定期間  $T_{rim}$ においては、図 3 3、図 3 5 に示すように、選択ドライバ 1 2 0 が選択ライン  $L_{sea}$  にローレベル（非選択レベル）の選択信号  $V_{sea}$  を印加するとともに、選択ライン  $L_{seb}$  にハイレベル（選択レベル）の選択信号  $V_{seb}$  を印加する。また、電源ドライバ 1 3 0 が電源ライン  $L_c$  に接地電位  $GND$  の電源電圧  $V_{sc}$  を印加するとともに、共通電極  $E_a$  に接地電位  $GND$  よりも低い負の電圧  $V_{ra}$  の電源電圧  $V_a$  を印加する。また、このタイミングに同期して、図 3 3、図 3 5 に示すように、データドライバ 1 4 0 が切換スイッチ 1 4 6 a を接点  $N_c$  に切換接続することにより、電流計 1 4 6 c の一端をデータライン  $L_d$  に接続する。

20

#### 【0179】

ここで、共通電極  $E_a$  に印加される電源電圧  $V_a (= V_{ra})$  は、有機  $EL$  素子  $OEL$  のカソード（接点  $N_{22}$ ）に印加される電圧（ $V_{n22}$  接地電位  $GND$ ）よりも低い電位の電圧値に設定される（ $V_{ra} < GND$ ）。具体的には、電源電圧  $V_a (= V_{ra})$  は、データライン  $L_d$  からトランジスタ  $Tr_{12}$ 、有機  $EL$  素子  $OEL$  を介して共通電極  $E_a$  に流れる電流  $I_{meas}$  の電流値を、電流計 1 4 6 c により測定することができる程度の負の電圧値に設定される。

#### 【0180】

これにより、図 3 5 に示すように、トランジスタ  $Tr_{21}$  がオフ動作して、トランジスタ  $Tr_{23}$  のゲート端子（接点  $N_{21}$ ）に印加されたオフ電圧  $V_{off}$  が保持される。また、トランジスタ  $Tr_{22}$  がオン動作して、トランジスタ  $Tr_{23}$  のドレイン端子（接点  $N_{22}$ ）がトランジスタ  $Tr_{22}$  及びデータライン  $L_d$  を介して、電流計 1 4 6 c の一端側に接続される。また、トランジスタ  $Tr_{23}$  のソース端子は、電源電圧  $V_{sc}$  により接地電位  $GND$  に設定される。

30

#### 【0181】

したがって、有機  $EL$  素子  $OEL$  のカソード側（接点  $N_{22}$ ）に、アノード側（共通電極  $E_a$ ）よりも高電圧が印加された逆バイアス状態に設定されるので、当該逆バイアス電圧、及び、有機  $EL$  素子  $OEL$  の素子特性に応じた微少な漏れ電流  $I_{meas}$  が、有機  $EL$  素子  $OEL$  に対して逆方向に流れる。このとき、データライン  $L_d$  に接続された電流計 1 4 6 c により、データライン  $L_d$  から画素  $PIX$  に流れる電流  $I_{meas}$  の電流値が測定される。

40

#### 【0182】

上記の一連の画素欠陥検出動作により測定された電流  $I_{meas}$  は、そのまま、あるいは、例えば図 2 1 に示した  $A/D$  コンバータ 1 4 7 によりデジタルデータに変換された後、画素欠陥判定処理に適用される。画素欠陥判定処理においては、上述した第 1 の実施形態と同様に、例えば有機  $EL$  素子  $OEL$  の素子構造や設計データに基づいてシミュレーション等を用いて、あるいは、正常な特性の有機  $EL$  素子  $OEL$  を有する画素  $PIX$  に対して上記の一連の画素欠陥検出動作を実行して、規定値  $I_{st}$  を予め取得しておく。そして、特定の画素  $PIX$  に対して測定された電流  $I_{meas}$  の電流値と、上記規定値  $I_{st}$  の電流値とを比較して、その比較結果に基づいて当該有機  $EL$  素子  $OEL$  を有する画素  $PIX$  が欠陥画素

50

であるか否かを判定する（画素欠陥判定ステップ）。

【0183】

したがって、本実施形態に係る表示装置の画素欠陥検出方法によれば、上述した第1の実施形態と同様に、表示パネル110に配列された各画素PIXの有機EL素子OELについて簡易な手法を用いて測定された電流I<sub>meas</sub>に基づいて、当該画素PIX（有機EL素子OEL）が欠陥であるか否かを判定することができる。

【0184】

なお、上述した第1及び第2の実施形態においては、発光素子の特性（電流 - 電圧特性）の変動量を検出するための手法として、特定の参照電圧V<sub>meas</sub>を、データラインL<sub>d</sub>を介して画素PIXに印加した状態で、発光素子に流れる電流I<sub>meas</sub>の電流値を測定して、輝度補償データとして取得する場合について説明した。本発明はこれに限定されるものではなく、特定の参照電流を、データラインL<sub>d</sub>を介して各画素PIXに流す（流し込む、又は、引き抜く）ことにより、発光素子の両端に生じる電圧値を測定して、上記の輝度補償データとして取得するものであってもよい。

【0185】

< 第3の実施形態 >

次に、上述した第1及び第2の実施形態に係る表示パネル（発光パネル）を適用した電子機器について、第3の実施形態として図面を参照して説明する。

【0186】

図36は、本実施形態に係るデジタルカメラの構成を示す斜視図であり、図37は、本実施形態に係るパーソナルコンピュータの構成を示す斜視図であり、図38は、本実施形態に係る携帯電話機の構成を示す図である。

上述した有機EL素子OELからなる発光素子を各画素PIXに備える表示パネル110は、例えばデジタルカメラやモバイル型のパーソナルコンピュータ、携帯電話機等、種々の電子機器に適用できるものである。

【0187】

図36において、デジタルカメラ200は、概略、本体部201と、レンズ部202と、操作部203と、上述した各実施形態に示した表示パネル110を備える表示部204と、シャッターボタン205とを備えている。これによれば、表示部204において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作するので、良好かつ均質な画像表示を実現することができる。

【0188】

また、図37において、パーソナルコンピュータ210は、概略、本体部211と、キーボード212と、上述した各実施形態に示した表示パネル110を備える表示部213とを備えている。この場合においても、表示部213において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作するので、良好かつ均質な画像表示を実現することができる。

【0189】

また、図38において、携帯電話機220は、概略、操作部221と、受話口222と、送話口223と、上述した各実施形態に示した表示パネル110を備える表示部224とを備えている。この場合においても、表示部224において、表示パネル110の各画素の発光素子が画像データに応じた適切な輝度階調で発光動作するので、良好かつ均質な画像表示を実現することができる。

【0190】

なお、上述した各実施形態においては、本発明に係る表示装置及びその駆動制御方法を、有機EL素子OELからなる発光素子を有する複数の画素PIXが2次元配列された表示パネル110に適用した場合について説明したが、本発明はこれに限るものではない。すなわち、本発明は、例えば発光素子を有する複数の画素が一方向に配列された発光素子アレイを備え、感光体ドラムに画像データに応じて発光素子アレイから出射した光を照射して露光する露光装置に適用するものであってもよい。この場合においても、発光素子ア

レイの各画素の発光素子を、画像データに応じた適切な輝度で発光動作させることができるので、良好な露光状態を実現することができる。

【符号の説明】


【0191】

- 100 表示装置
- 110 表示パネル
- 120 選択ドライバ
- 130 電源ドライバ
- 140 データドライバ
- 144 補正演算回路
- 145 D/Aコンバータ
- 146 出力回路
- 146 a、146 d 切換スイッチ
- 146 b フォロワンプ
- 146 c 電流計
- 147 A/Dコンバータ
- 148 メモリ
- 150 システムコントローラ
- PIX 画素
- DC 画素駆動回路
- OEL 有機EL素子


10

20


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 1 1 】




【 図 1 2 】



【 図 1 3 】




【 図 1 4 】







【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】





【図22】




【図 2 3】




【図 2 4】




【図 2 6】




【図 2 5】




【 図 2 7 】




【 図 2 8 】




【 図 2 9 】




【 図 3 0 】




【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図35】




【図36】



【図37】



【図38】



## フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20	6 2 2 D
	G 0 9 G 3/20	6 2 3 B
	G 0 9 G 3/20	6 2 3 C
	G 0 9 G 3/20	6 2 3 D
	G 0 9 G 3/20	6 2 3 Y
	G 0 9 G 3/20	6 7 0 B
	G 0 9 G 3/20	6 4 2 P
	G 0 9 G 3/20	6 4 1 P

(72)発明者 下田 悟

東京都八王子市石川町 2 9 5 1 番地の 5

カシオ計算機株式会社八王子技術

センター内

F ターム(参考) 5C080 AA06 BB05 DD16 DD29 EE28 HH11 JJ02 JJ03 JJ04 KK43  
 5C380 AA01 AA03 AB06 AB22 AB23 AC08 AC09 AC11 BA10 BA36  
 BD04 CA04 CA08 CA12 CA17 CA22 CA26 CA33 CA53 CA54  
 CB01 CB20 CB26 CB31 CC01 CC27 CC33 CC41 CC63 CD013  
 CF05 CF07 CF09 CF13 CF22 CF48 CF49 CF52 DA02 DA06  
 DA47 DA50 FA02 FA03 FA21 FA28 GA02 GA09 GA12