



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2024년12월30일
(11) 등록번호 10-2748454
(24) 등록일자 2024년12월26일

- (51) 국제특허분류(Int. Cl.)
H01L 21/66 (2006.01) G03F 7/20 (2006.01)
H01L 21/67 (2006.01)
- (52) CPC특허분류
H01L 22/30 (2013.01)
G03F 7/70483 (2023.05)
- (21) 출원번호 10-2021-7029424
- (22) 출원일자(국제) 2019년06월04일
심사청구일자 2022년04월05일
- (85) 번역문제출일자 2021년09월13일
- (65) 공개번호 10-2021-0120110
- (43) 공개일자 2021년10월06일
- (86) 국제출원번호 PCT/US2019/035282
- (87) 국제공개번호 WO 2020/167331
국제공개일자 2020년08월20일
- (30) 우선권주장
62/806,226 2019년02월15일 미국(US)
- (56) 선행기술조사문헌
JP5489003 B2*
KR1020140132405 A*
KR1020180089911 A*
*는 심사관에 의하여 인용된 문헌

- (73) 특허권자
케이엘에이 코퍼레이션
미합중국, 캘리포니아 95035, 밀피타스, 원 테크
놀로지 드라이브
- (72) 발명자
블코비치 로이에
이스라엘 미그달 하에맥 23100 라마트 가브리엘
인더스트리얼 파크 하라비안 스트리트
예루살미 리란
이스라엘 지크론 야콥 30900 인바르 43
구트만 나다브
이스라엘 지크론 야코브 3091784 드로르 유닛 12
11
- (74) 대리인
김태홍, 김진희

전체 청구항 수 : 총 20 항


심사관 : 조지은

(54) 발명의 명칭 결합된 광학 및 전자빔 기술을 사용한 편심 측정

(57) 요약

반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템은 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구, 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하도록 동작하는 결합기를 포함한다.

대표도



(52) CPC특허분류

H01L 21/67242 (2013.01)

H01L 22/12 (2013.01)

H01L 22/24 (2013.01)

명세서

청구범위

청구항 1

반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템(misregistration metrology system)에 있어서, 반도체 디바이스 웨이퍼의 배치(batch)로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구;

상기 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구; 및

결합된 편심 메트릭을 제공하기 위해 상기 광학 편심 계측 도구로 측정된 상기 편심과 상기 전자빔 편심 계측 도구로 측정된 상기 편심을 결합하도록 동작하는 결합기

를 포함하고,

상기 결합기는, 가중 평균, 회귀, 또는 기계 학습 방법을 사용하도록 구성되는 것인, 편심 계측 시스템.

청구항 2

제 1 항에 있어서, 상기 광학 편심 계측 도구는 스캐터로메트리 계측 도구(scatterometry metrology tool) 또는 이미징 계측 도구를 포함하는 것인, 편심 계측 시스템.

청구항 3

제 1 항에 있어서, 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구는 각각 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하는 것인, 편심 계측 시스템.

청구항 4

제 1 항에 있어서, 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구는 각각 둘 다 상기 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하는 것인, 편심 계측 시스템.

청구항 5

반도체 디바이스 웨이퍼를 제조하기 위한 방법에 있어서,

반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계;

그 후, 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 편심을,

상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 상기 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 것;

상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 것; 및

가중 평균, 회귀, 또는 기계 학습 방법을 사용하여, 결합된 편심 메트릭을 제공하기 위해 상기 광학 편심 계측 도구로 측정된 상기 편심과 상기 전자빔 편심 계측 도구로 측정된 상기 편심을 결합하는 것에 의해 측정하는 단계;

상기 광학 편심 계측 도구로 상기 적어도 하나의 타겟에서 측정된 상기 편심이 제 1 문턱값 위인지 결정하는 단

계;

상기 전자빔 편심 계측 도구로 상기 적어도 하나의 타겟에서 측정된 상기 편심이 상기 제 1 문턱값 위인지 결정하는 단계; 및

상기 광학 편심 계측 도구로 상기 적어도 하나의 타겟에서 측정된 상기 편심 및 상기 전자빔 편심 계측 도구로 상기 적어도 하나의 타겟에서 측정된 상기 편심이 상기 제 1 문턱값 위이면, 상기 리소그래피 공정을 조정하여 조정된 리소그래피 공정을 제공하기 위해, 상기 결합된 편심 메트릭을 활용하는 단계

를 포함하는, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 6

제 5 항에 있어서, 상기 편심을 측정하는 단계는, 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 7

제 5 항에 있어서, 상기 편심을 측정하는 단계는, 둘 다 상기 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 상기 광학 편심 계측 도구 및 상기 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 8

제 5 항에 있어서, 측정 파라미터, 상기 광학 편심 계측 도구의 결과, 및 상기 전자빔 편심 계측 도구의 결과, 중 적어도 하나를 조정하기 위해 상기 결합된 편심 메트릭을 활용하는 단계

를 더 포함하는, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 9

제 5 항에 있어서, 상기 광학 편심 계측 도구는 스캐터로메트리 계측 도구 또는 이미징 계측 도구를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 10

제 5 항에 있어서, 상기 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계는,

반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정을 수행하는 단계;

그 후, 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 리소그래피 후 편심을 측정하는 단계; 및

그 후, 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 에칭 공정을 수행하는 단계

를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 11

제 10 항에 있어서, 상기 리소그래피 후 편심을 측정하는 단계는, 상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구 또는 전자빔 편심 계측 도구를 이용하는 단계를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 12

제 10 항에 있어서, 상기 리소그래피 후 편심을 측정하는 단계는,

상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 광학 편심 계측 도구를 이용하는 단계;

상기 반도체 디바이스 웨이퍼의 배치로부터 선택된 상기 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 상기 2개의 층들 사이의 상기 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 전자빔 편심 계측 도구를 이용하는 단계; 및

결합된 편심 메트릭을 제공하기 위해 상기 리소그래피 후 광학 편심 계측 도구의 출력 및 상기 리소그래피 후 전자빔 편심 계측 도구의 출력을 결합하는 단계

를 포함하는 것인, 반도체 디바이스 웨이퍼를 제조하기 위한 방법.

청구항 13

반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟에 있어서,

반도체 디바이스의 제 1 층 상에 형성되고, 복수의 라인 및 상기 복수의 라인의 인접한 라인들 사이의 공간을 포함하는 제 1 주기적 구조물 - 각각의 공간은 제 1 축을 따른 제 1 피치를 갖고, 상기 제 1 피치는 600 내지 2400 nm임 - ; 및

상기 반도체 디바이스의 제 2 층 상에 형성되고, 복수의 라인 및 상기 복수의 라인의 인접한 라인들 사이의 공간을 포함하는 제 2 주기적 구조물 - 각각의 공간은 상기 제 1 축에 평행한 축을 따른 제 2 피치를 갖고, 상기 제 2 피치는 30 내지 600 nm임 -

을 포함하고,

상기 타겟은, 광학 계측에 특히 적합한 적어도 하나의 제 1 영역 및 전자빔 계측에 특히 적합한, 상기 적어도 하나의 제 1 영역과 분리된 적어도 하나의 제 2 영역을 포함하는 것을 특징으로 하는 것인, 타겟.

청구항 14

제 13 항에 있어서, 상기 적어도 하나의 제 2 영역에, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물 둘 다 존재하는 것인, 타겟.

청구항 15

제 13 항에 있어서, 상기 적어도 하나의 제 2 영역에, 제 3 주기적 구조물 및 제 4 주기적 구조물이 존재하고, 상기 제 3 주기적 구조물은, 상기 반도체 디바이스의 제 1 층 상에 형성되고, 복수의 라인 및 상기 복수의 라인의 인접한 라인들 사이의 공간을 포함하고, 각각의 공간은 상기 제 1 축에 평행한 축을 따른 제 3 피치를 갖고, 상기 제 4 주기적 구조물은, 상기 반도체 디바이스의 제 2 층 상에 형성되고, 복수의 라인 및 상기 복수의 라인의 인접한 라인들 사이의 공간을 포함하고, 각각의 공간은 상기 제 1 축에 평행한 축을 따른 제 4 피치를 갖는 것인, 타겟.

청구항 16

제 13 항에 있어서, 상기 적어도 하나의 제 2 영역에, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 하나가 존재하고 제 3 주기적 구조물이 존재하고, 상기 제 3 주기적 구조물은, 상기 반도체 디바이스의 제 1 층 상에 형성되고, 복수의 라인 및 상기 복수의 라인의 인접한 라인들 사이의 공간을 포함하고, 각각의 공간은 상기 제 1 축에 평행한 축을 따른 제 3 피치를 갖는 것인, 타겟.

청구항 17

제 13 항에 있어서, 상기 제 1 주기적 구조물 및 제 2 주기적 구조물 중 적어도 하나의 상기 복수의 라인 각각은 복수의 서브 라인으로 분할(segment)되는 것인, 타겟.

청구항 18

제 15 항에 있어서, 상기 제 3 주기적 구조물 및 제 4 주기적 구조물 중 적어도 하나의 상기 복수의 라인 각각은 복수의 서브 라인으로 분할되는 것인, 타겟.

청구항 19

제 14 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 1 주기적 구조물 및 상기 제 2 주기적 구조물이 중첩되지 않는 것인, 타겟.

청구항 20

제 15 항에 있어서, 상기 적어도 하나의 제 2 영역에서, 상기 제 3 주기적 구조물 및 상기 제 4 주기적 구조물이 중첩되지 않는 것인, 타겟.

청구항 21

삭제

청구항 22

삭제

청구항 23

삭제

청구항 24

삭제

청구항 25

삭제

청구항 26

삭제

청구항 27

삭제

청구항 28

삭제

청구항 29

삭제

청구항 30

삭제

청구항 31

삭제

청구항 32

삭제

청구항 33

삭제

청구항 34

삭제

청구항 35

삭제

청구항 36

삭제

청구항 37

삭제

청구항 38

삭제

청구항 39

삭제

청구항 40

삭제

청구항 41

삭제

청구항 42

삭제

청구항 43

삭제

청구항 44

삭제

발명의 설명

기술 분야

- [0001] 관련 출원에 대한 참조
- [0002] 2019년 2월 15일자에 출원되고 발명의 명칭이 "광학 및 전자빔 기술 결합을 사용한 정확한 OVL을 위한 새로운 접근 방식(NOVEL APPROACH FOR ACCURATE OVL USING COMBINE OPTICAL AND EBEAM TECHNOLOGY)"인 미국 가특허 출원 제 62/806,226 호를 참조하며, 이의 개시 내용은 본 명세서에서 참조로 포함되고 이의 우선권이 본 명세서에서 주장된다.
- [0003] 또한, 본 출원의 주제와 관련된 다음 특허 및 특허 출원을 참조하며, 이들의 개시 내용은 본 명세서에 참조로 포함된다:
- [0004] 2018년 5월 14일자에 출원되고 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 출원인의 미국 특허 출원 제 15/979,336 호;
- [0005] 2015년 7월 28일자에 등록된 발명의 명칭이 "내장된 SEM 구조물 오버레이 타겟이 있는 OVL을 위한 디바이스 상관 계측(DCM)(DEVICE CORRELATED METROLOGY (DCM) FOR OVL WITH EMBEDDED SEM STRUCTURE OVERLAY TARGETS)"인

출원인의 미국 특허 제 US9,093,458 호;

- [0006] 2012년 12월 11일자에 등록된 발명의 명칭이 "오버레이 마크, 오버레이 마크 설계 방법 및 오버레이 측정 방법 (OVERLAY MARKS, METHODS OF OVERLAY MARK DESIGN AND METHODS OF OVERLAY MEASUREMENTS)"인 출원인의 미국 특허 제 US8,330,281 호; 및
- [0007] 2008년 1월 8일자에 등록된 발명의 명칭이 "스캐터로메트리를 사용하여 오버레이 오차를 검출하는 장치 및 방법 (APPARATUS AND METHODS FOR DETECTING OVERLAY ERRORS USING SCATTEROMETRY)"인 출원인의 미국 특허 제 US7,317,531 호.
- [0008] 기술분야
- [0009] 본 발명은 계측 분야에 관한 것으로, 보다 구체적으로는 편심(misregistration) 계측 절차에 관한 것이다.

배경 기술

- [0010] 계측 및 편심 계측 절차를 위한 다양한 유형의 디바이스가 공지되어 있다.

발명의 내용

- [0011] 본 발명은 개선된 편심 측정 시스템 및 방법을 제공하기 위한 것이다.
- [0012] 따라서, 본 발명의 바람직한 실시예에 따르면, 반도체 디바이스 웨이퍼를 제조하는데 유용한 편심 계측 시스템이 제공되며, 상기 시스템은 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치(batch)로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 광학 편심 계측 도구, 배치로부터 선택된 반도체 디바이스 웨이퍼의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하도록 구성된 전자빔 편심 계측 도구, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하도록 동작하는 결합기를 포함한다.
- [0013] 바람직하게, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
- [0014] 본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구 및 전자빔 편심 계측 도구는 각각 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정한다. 대안적으로, 광학 편심 계측 도구 및 전자빔 편심 계측 도구는 각각 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정한다.
- [0015] 또한, 본 발명의 다른 바람직한 실시예에 따르면, 반도체 디바이스 웨이퍼를 제조하기 위한 방법이 제공되며, 상기 방법은 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계, 그 후, 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 편심을, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 것, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 것, 및 결합된 편심 메트릭을 제공하기 위해 광학 편심 계측 도구의 출력 및 전자빔 편심 계측 도구의 출력을 결합하는 것에 의해 측정하는 단계, 및 리소그래피 공정을 조정하여 조정된 리소그래피 공정을 제공하기 위해, 결합된 편심 메트릭을 활용하는 단계를 포함한다.
- [0016] 본 발명의 바람직한 실시예에 따르면, 편심을 측정하는 단계는 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로, 편심을 측정하는 단계는 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다.
- [0017] 본 발명의 바람직한 실시예에 따르면, 조정된 리소그래피 공정은 리소그래피 공정에서의 초기 스테이지를 포함한다. 추가적으로, 방법은 또한 조정된 리소그래피 공정을 사용하여 리소그래피 재작업(lithography rework)을 수행하는 단계를 포함한다.
- [0018] 바람직하게, 조정된 리소그래피 공정은 리소그래피 공정에서의 초기 스테이지와는 상이한 리소그래피 공정에서

의 스테이지를 포함한다.

- [0019] 본 발명의 바람직한 실시예에 따르면, 방법은 또한 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계를 포함한다.
- [0020] 본 발명의 바람직한 실시예에 따르면, 방법은 또한 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 방법은 또한 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다.
- [0021] 본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로 또는 추가적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
- [0022] 바람직하게, 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정에서의 적어도 초기 스테이지를 수행하는 단계는 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 리소그래피 공정을 수행하는 단계, 그 후, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼의 적어도 2개의 층의 리소그래피 후 편심을 측정하는 단계, 및 그 후, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼에 에칭 공정을 수행하는 단계를 포함한다.
- [0023] 바람직하게, 편심을 측정하는 단계는 단일 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로, 편심을 측정하는 단계는 둘 다 배치로부터 선택된 상이한 반도체 디바이스 웨이퍼의 2개의 층들 사이의 편심을 측정하기 위해 광학 편심 계측 도구 및 전자빔 편심 계측 도구를 이용하는 단계를 포함한다.
- [0024] 본 발명의 바람직한 실시예에 따르면, 방법은 또한 반도체 디바이스 웨이퍼의 구성과 동일하도록 의도된 구성을 갖는 추가 반도체 디바이스 웨이퍼에 조정된 리소그래피 공정을 사용하여 리소그래피를 수행하는 단계를 포함한다.
- [0025] 본 발명의 바람직한 실시예에 따르면, 광학 편심 계측 도구는 스캐터로메트리 계측 도구를 포함한다. 대안적으로, 광학 편심 계측 도구는 이미징 계측 도구를 포함한다.
- [0026] 바람직하게, 방법은 또한 리소그래피 후 편심을 측정한 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 방법은 또한 광학 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다. 대안적으로 또는 추가적으로, 방법은 또한 전자빔 편심 계측 도구의 측정 파라미터 및 결과 중 적어도 하나를 조정하기 위해 결합된 편심 메트릭을 활용하는 단계를 포함한다.
- [0027] 본 발명의 바람직한 실시예에 따르면, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 광학 편심 계측 도구를 이용하는 단계를 포함한다. 추가적으로 또는 대안적으로, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개의 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 전자빔 편심 계측 도구를 이용하는 단계를 포함한다. 대안적으로 또는 추가적으로, 리소그래피 후 편심을 측정하는 단계는 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼 중 적어도 하나의 2개 층들 사이의 적어도 하나의 타겟에서 편심을 측정하기 위해 리소그래피 후 전자빔 편심 계측 도구를 이용하는 단계, 및 결합된 편심 메트릭을 제공하기 위해 리소그래피 후 광학 편심 계측 도구의 출력 및 리소그래피 후 전자빔 편심 계측 도구의 출력을 결합하는 단계를 포함한다.
- [0028] 본 발명의 또 다른 바람직한 실시예에 따르면, 반도체 디바이스의 제조에서 편심의 측정에서의 사용을 위한 타겟이 또한 제공되며, 상기 타겟은 반도체 디바이스의 제 1 층 상에 형성되고 축을 따른 제 1 피치를 갖는 제 1 주기적 구조물 및 반도체 디바이스의 제 2 층 상에 형성되고 축에 평행한 축을 따른 제 2 피치를 갖는 제 2 주기적 구조물을 포함하고, 상기 타겟은 광학 계측에 특히 적합한 적어도 하나의 제 1 영역 및 전자빔 계측에 특

히 적합한, 적어도 하나의 제 1 영역과 분리된 적어도 하나의 제 2 영역을 포함하는 것을 특징으로 한다.

- [0029] 바람직하게, 적어도 하나의 제 1 영역의 적어도 하나의 부분에, 제 1 주기적 구조물이 존재하고 제 2 주기적 구조물이 존재하지 않는다. 추가적으로 또는 대안적으로, 적어도 하나의 제 1 영역의 적어도 하나의 제 2 부분에, 제 1 주기적 구조물이 존재하지 않고 제 2 주기적 구조물이 존재한다.
- [0030] 본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에, 제 1 주기적 구조물 및 제 2 주기적 구조물 둘 다 존재한다.
- [0031] 본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에, 제 3 주기적 구조물 및 제 4 주기적 구조물이 존재한다. 대안적으로, 적어도 하나의 제 2 영역에, 제 1 및 제 2 주기적 구조물 중 하나가 존재하고 제 3 주기적 구조물이 존재한다.
- [0032] 본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 1 주기적 구조물 및 제 2 주기적 구조물이 부분적으로 중첩된다. 추가적으로 또는 대안적으로, 적어도 하나의 제 2 영역에서, 제 3 주기적 구조물 및 제 4 주기적 구조물이 부분적으로 중첩된다.
- [0033] 바람직하게, 적어도 하나의 제 2 영역에서, 제 1 및 제 2 주기적 구조물 중 하나와 제 3 주기적 구조물이 부분적으로 중첩된다.
- [0034] 본 발명의 바람직한 실시예에 따르면, 제 1 주기적 구조물 및 제 2 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
- [0035] 본 발명의 바람직한 실시예에 따르면, 제 3 주기적 구조물 및 제 4 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
- [0036] 본 발명의 바람직한 실시예에 따르면, 제 1 및 제 2 주기적 구조물 중 하나와 제 3 주기적 구조물의 상이한 부분이 상이한 범위만큼 부분적으로 중첩된다.
- [0037] 바람직하게, 제 1 및 제 2 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함한다. 추가적으로 또는 대안적으로, 제 3 및 제 4 주기적 구조물 중 적어도 하나는 복수의 주기적 하부 구조물을 포함한다.
- [0038] 본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 1 주기적 구조물 및 제 2 주기적 구조물이 중첩되지 않는다.
- [0039] 본 발명의 바람직한 실시예에 따르면, 적어도 하나의 제 2 영역에서, 제 3 주기적 구조물 및 제 4 주기적 구조물이 중첩되지 않는다.

도면의 간단한 설명

- [0040] 본 발명은 도면과 함께 취해진 다음의 상세한 설명으로부터 더 완전하게 이해되고 인식될 것이다.
 도 1a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법의 단순화된 개략도이다.
 도 1b는 도 1a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 1a의 확대 원 B에 대응하는 확대도이다.
 도 2a 및 도 2b는 함께 도 1a 및 도 1b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법을 도시하는 단순화된 흐름도이다.
 도 3a는 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법의 단순화된 개략도이다.
 도 3b는 도 3a의 반도체 디바이스 웨이퍼를 제조하기 위한 방법에 유용한 편심 계측 시스템의 단순화된 개략도를 보여주는 도 3a의 확대 원 B에 대응하는 확대도이다.
 도 4a 및 도 4b는 함께 도 3a 및 도 3b의 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법을 도시하는 단순화된 흐름도이다.
 도 5a 내지 도 5d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 1 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.
 도 6a 내지 도 6d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 2

하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.

도 7a 내지 도 7d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 3 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.

도 8a 내지 도 8d는 도 1a 내지 도 4b의 반도체 디바이스 웨이퍼를 제조하기 위한 방법과 관련하여 유용한 제 4 하이브리드 타겟의 4개의 대안적인 실시예들을 보여주는 단순화된 예시이다.

발명을 실시하기 위한 구체적인 내용

- [0041] 이제 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100)의 단순화된 개략도인 도 1a를 참조한다. 도 1a에 도시된 바와 같이, 동일하도록 의도된 반도체 디바이스 웨이퍼의 배치(batch of semiconductor device wafers which are intended to be identical; BSDWII)(104)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(102)가 제 1 리소그래피 스테이지(110)에서 패터닝된다. BSDWII(104)가 12개의 반도체 디바이스 웨이퍼(102)로 그려지지만, BSDWII(104)는 1개 보다 크거나 같은 임의의 수의 반도체 디바이스 웨이퍼(102)를 포함할 수 있다는 것이 이해된다.
- [0042] 제 1 리소그래피 스테이지(110)에서 패터닝한 후, 반도체 디바이스 웨이퍼(102)의 적어도 2개 층의 편심 계측 시스템(120)에 의해 선택적으로 측정되고, 화살표(122)로 표시된 바와 같이 편심 계측 시스템(120)에 의한 측정 결과는 BSDWII(104)로부터 선택된 추가 반도체 디바이스 웨이퍼(102)의 패터닝을 위해 또는 이전에 패터닝된 반도체 디바이스 웨이퍼(102)의 재패터닝을 위해 제 1 리소그래피 스테이지(110)에 보내질 수 있다. 제 1 리소그래피 스테이지(110)에서 패터닝된 모든 반도체 디바이스 웨이퍼(102)가 편심 측정을 위해 편심 계측 시스템(120)에 보내질 필요는 없다는 것이 이해된다.
- [0043] 본 발명의 바람직한 실시예에서, 제 1 리소그래피 스테이지(110)에서의 허용 가능한 패터닝 후에, BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)는 추가 패터닝을 위해 추가 리소그래피 스테이지(140)에 보내진다. 편심 계측 시스템(120)의 결과는 화살표(142)로 표시된 바와 같이 추가 리소그래피 스테이지(140)에 보내질 수도 있다는 점에 유념한다. 측정 및 제조 공정을 포함하는 다른 단계가 도 1a를 참조하여 위에서 설명된 제 1 방법(100)의 단계 이전, 사이 및 이후에 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)에 수행될 수 있다는 것이 이해된다.
- [0044] 이제 제 1 방법(100)에 유용한 편심 계측 시스템(120)의 단순화된 개략도를 보여주는 도 1a의 확대 원 B에 대응하는 확대도인 도 1b를 참조하면, 편심 계측 시스템(120)은 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146) 둘 다를 포함한다는 것을 알 수 있다. 광학 편심 계측 도구(144)는 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 임의의 적절한 광학 편심 계측 도구일 수 있다는 것이 이해된다.
- [0045] 광학 편심 계측 도구(144)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 광학 편심 계측 도구(144)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 전형적인 전자빔 편심 계측 도구(146)는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.
- [0046] 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)는 동일한 반도체 디바이스 웨이퍼(102) 또는 BSDWII(104)로부터 선택된 상이한 반도체 디바이스 웨이퍼(102) 중 어느 하나의 편심을 측정하도록 동작한다는 것이 이해된다. 동일하거나 상이한 반도체 디바이스 웨이퍼(102)의 편심이 측정되는지 여부에 관계없이, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)는 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)의 동일한 2개의 층들 사이의 편심을 측정하도록 동작한다.
- [0047] 본 발명의 바람직한 실시예에서, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 광학 편심 계측 도구(144) 및 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
- [0048] 편심 계측 시스템(120)은 결합기(149)를 더 포함하며, 이는 화살표(152 및 154)로 표시된 바와 같이 광학 편심 계측 도구(144)의 출력 및 전자빔 편심 계측 도구(146)의 출력을 결합하여 타겟-특유의 결합된 광학 및 전자빔 편심 메트릭(target-specific combined optical and electron beam misregistration metric; TSCOEBMM)(150)

과 같은 결합된 편심 메트릭을 제공한다.

- [0049] 편심 계측 시스템(120)은 화살표(122 및 142)로 각각 표시된 바와 같이 TSCOEBMM(150)을 리소그래피 스테이지(110 및 140)에 전달할 수 있고, TSCOEBMM(150)은 리소그래피 스테이지(110 및 140)의 파라미터를 조정하는 데 활용될 수 있다. 추가적으로, TSCOEBMM(150)은 화살표(156)로 표시된 바와 같이 광학 편심 계측 도구(144)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다. TSCOEBMM(150)은 또한 화살표(158)로 표시된 바와 같이 전자빔 편심 계측 도구(146)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다.
- [0050] 이제 제 1 방법(100)(도 1a 및 도 1b)을 함께 도시하는 단순화된 흐름도인 도 2a 및 도 2b를 참조한다. 제 1 단계(202)에서 볼 수 있는 바와 같이, BSDWII(104)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(102)가 제 1 리소그래피 스테이지(110)에서 패턴화된다. 다음 단계(204)에서 볼 수 있는 바와 같이, 제 1 리소그래피 스테이지(110)에서의 패턴화 후에, 편심 계측 시스템(120)의 광학 편심 계측 도구(144)가 반도체 디바이스 웨이퍼(102)의 2개의 층들 사이의 적어도 하나의 타겟에서 리소그래피 후 광학 편심을 측정하는 데 활용된다. 단계(204)에서 측정된 반도체 디바이스 웨이퍼(102)의 적어도 2개의 층 중 하나는 단계(202)에서 패턴화된 층이라는 것이 이해된다. 단계(204)에서 측정된 반도체 디바이스 웨이퍼(102)의 적어도 2개의 층 중 나머지는 제 1 방법(100) 이전에 형성된 임의의 층일 수 있다.
- [0051] 본 발명의 바람직한 실시예에서, 단계(204)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(204)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
- [0052] 다음 단계(206)에서 볼 수 있는 바와 같이, 제 1 리소그래피 스테이지(110)에서의 패턴화 후에, 편심 계측 시스템(120)의 전자빔 편심 계측 도구(146)가 또한 반도체 디바이스 웨이퍼(102)의 2개의 층들 사이의 적어도 하나의 타겟에서 리소그래피 후 전자빔 편심을 측정하는 데 활용된다.
- [0053] 단계(206)에서 측정된 반도체 디바이스 웨이퍼(102)는 단계(204)에서 측정된 동일한 반도체 디바이스 웨이퍼(102)일 수 있지만, BSDWII(104)로부터 선택된 상이한 반도체 디바이스 웨이퍼(102)일 수도 있다는 것이 이해된다.
- [0054] 본 발명의 바람직한 실시예에서, 단계(206)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 다수의 사이트(148)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예에서, 단계(206)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(102) 상의 단일 사이트(148)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다. 취해진 측정의 수 또는 측정된 사이트의 수에 관계없이, 단계(204 및 206)에서, BSDWII(104)로부터 선택되고 단계(202)에서 제 1 리소그래피 스테이지(110)에 의해 패턴화된 반도체 디바이스 웨이퍼(102)의 대응하는 층들 사이에서 편심이 측정된다는 점에 유념한다.
- [0055] 단계(204 및 206) 후에, 다음 단계(208)에서 볼 수 있는 바와 같이, 편심 계측 시스템(120)은 단계(204)에서의 광학 편심 계측 도구(144)의 출력 및 단계(206)에서의 전자빔 편심 계측 도구(146)의 출력을 결합하여 TSCOEBMM(150)을 생성한다. TSCOEBMM(150)은 가중 평균, 회귀, 기계 학습 방법 또는 임의의 추가적인 방법을 사용하여 생성될 수 있다.
- [0056] 예를 들어, 단계(208)에서, 반도체 디바이스 웨이퍼(102) 상에서 측정된 각각의 사이트(148)에 대해, 단계(204)에서 측정된 광학 편심과 단계(206)에서 측정된 전자빔 편심은 비교될 수 있고, 단계(204) 또는 단계(206)에서 취해진 측정 중 어느 것이든 더 적은 잔차를 초래하는 것이 해당 사이트(148)에 대한 TSCOEBMM(150)으로 사용될 수 있다.
- [0057] 다음 단계(210)에서, 제 1 방법(100)은 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위인지 확인한다. 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위이면, 제 1 방법(100)은 다음 단계(212)로 진행하며, 이 단계에서는 TSCOEBMM(150)에 기초한 조정이 수행된다. 단계(212)는 선택적 하위 단계(214, 216, 218) 중 적어도 하나를 포함한다.
- [0058] 선택적 하위 단계(214)에서, TSCOEBMM(150)은 광학 편심 계측 도구(144)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, 광학 편심 계측 도구(144)의 측정 파라미터, 예컨대, 편심이 측정되는 관심 영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있어 광학 편심 계측 도구(144)로부터의 측정 결과는 전자빔 편심 계측 도구(146)의 측정 결과와 더

밀접하게 일치한다.

- [0059] 선택적 하위 단계(216)에서, TSCOEBMM(150)은 전자빔 편심 계측 도구(146)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, TSCOEBMM(150)은 단계(206)에서 전자빔 편심 계측 도구(146)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
- [0060] 선택적 하위 단계(218)에서, TSCOEBMM(150)은 제 1 리소그래피 스테이지(110)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 제 1 리소그래피 스테이지(110)의 파라미터가 조정될 수 있다.
- [0061] 단계(212) 후에, 제 1 방법(100)은 다음 단계(220)로 진행하여 단계(204 및 206)에서 측정된 편심이 제 2 문턱값 위인지 확인한다. 단계(204 및 206)에서 측정된 편심이 제 2 문턱값 위이면, 제 1 방법(100)은 다음 단계(222)로 진행하여 하나 이상의 반도체 디바이스 웨이퍼(102)를 재작업을 위해 반송할지 여부를 결정한다.
- [0062] 하나 이상의 반도체 디바이스 웨이퍼(102)가 재작업되어야 하는 경우, 하나 이상의 반도체 디바이스 웨이퍼(102)는 스트립되고 제 1 방법(100)은 조정된 제 1 리소그래피 스테이지(110)에서 하나 이상의 반도체 디바이스 웨이퍼(102)를 패턴화하기 위해 단계(202)로 돌아간다. 하나 이상의 반도체 디바이스 웨이퍼(102)가 재작업되지 않아야 하는 경우, 특히 선택적 하위 단계(218)가 수행되지 않은 경우, 반도체 디바이스 웨이퍼(102) 또는 전체 BSDWII(104)는 다음 단계(224)에서 볼 수 있는 바와 같이 거부된다.
- [0063] 편심이 제 2 문턱값 위가 아니면, 제 1 방법(100)은 단계(220)로부터 다음 단계(226)로 진행한다. 단계(204 및 206)에서 측정된 편심이 제 1 문턱값 위가 아닐 경우, 제 1 방법(100)은 도 2a 및 도 2b에 도시된 바와 같이 단계(210)로부터 단계(226)로 진행한다는 점에 유념한다.
- [0064] 단계(226)에서, 제 1 방법(100)은 단계(204 및 206)에서 측정된 편심이 제 3 문턱값 위인지 확인한다. 편심이 제 3 문턱값 위이면, 제 1 방법(100)은 다음 단계(228)로 진행하며, 이 단계에서 TSCOEBMM(150)은 제 2 리소그래피 스테이지(140)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 제 2 리소그래피 스테이지(140)의 파라미터가 조정될 수 있다.
- [0065] 단계(228) 후에 또는 편심이 제 3 문턱값 위가 아닐 경우 단계(226) 후에, 제 1 방법(100)은 선택적 다음 단계(230)로 진행하며, 이 단계에서 반도체 디바이스 웨이퍼 또는 웨이퍼들(102)은 제 2 리소그래피 스테이지(140)에서 패턴화된다. 다음 단계(232)에서, 추가 반도체 디바이스 웨이퍼(102)를 처리할지 여부가 결정되고, 그 후, 다음 단계(234)에서, 추가 반도체 디바이스 웨이퍼(102)는 조정된 리소그래피 스테이지(110 및 140) 중 적어도 하나를 사용하여 제조되거나, 다음 단계(236)에서 볼 수 있는 바와 같이 제 1 방법(100)이 종료된다.
- [0066] 단계(234)에서 제조된 추가 반도체 디바이스 웨이퍼(102)는 제 1 방법(100) 또는 제 1 방법(100)의 일부로서 조정된 광학 편심 계측 도구(144), 전자빔 편심 계측 도구(146) 및 제 2 리소그래피 스테이지(140) 중 선택적인 임의의 것 및 제 1 리소그래피 스테이지(110)를 포함하는 임의의 다른 적절한 대안적인 방법을 사용하여 제조될 수 있다는 것이 이해된다.
- [0067] 측정 및 제조 공정을 포함하는 다른 단계가 도 2a 및 도 2b를 참조하여 위에서 설명된 제 1 방법(100)의 단계 이전, 사이 및 이후에 BSDWII(104)로부터 선택된 반도체 디바이스 웨이퍼(102)에 수행될 수 있다는 것이 또한 이해된다.
- [0068] 이제 반도체 디바이스 웨이퍼를 제조하기 위한 제 2 방법(300)의 단순화된 개략도인 도 3a를 참조한다. 도 3a에 도시된 바와 같이, 동일하도록 의도된, 반도체 디바이스 웨이퍼의 배치(BSDWII)(304)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(302)가 리소그래피 스테이지(310)에서 패턴화된다. BSDWII(304)가 12개의 반도체 디바이스 웨이퍼(302)로 그려지지만, BSDWII(304)는 1개 보다 크거나 같은 임의의 수의 반도체 디바이스 웨이퍼(302)를 포함할 수 있다는 것이 이해된다.
- [0069] 리소그래피 스테이지(310)에서 패턴화한 후, 반도체 디바이스 웨이퍼(302)는 편심 계측 도구(312)에 의해 선택적으로 측정된다. 편심 계측 도구(312)는 도 1a 및 도 1b를 참조하여 위에서 설명된 바와 같은 편심 계측 시스템(120), 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 광학 편심 계측 도구, 및 전자빔 편심 계측 도구를 포함하는 임의의 적절한 편심 계측 도구일 수 있다.
- [0070] 편심 계측 도구(312)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 편심 계측 도구(312)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 편심 계측 도구(312)로서 유용한 전형적인 전자빔 편심 계측 도구는 미국 캘리포

니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.

- [0071] 화살표(314)로 표시된 바와 같이, 편심 계측 도구(312)에 의한 측정 결과는 BSDWII(304)로부터 선택된 추가 반도체 디바이스 웨이퍼(302)의 패턴화를 위해 또는 이전에 패턴화된 반도체 디바이스 웨이퍼(302)의 재패턴화를 위해 리소그래피 스테이지(310)에 보내질 수 있다. 리소그래피 스테이지(310)에서 패턴화된 모든 반도체 디바이스 웨이퍼(302)가 편심 측정을 위해 편심 계측 도구(312)에 보내질 필요는 없다는 것이 이해된다.
- [0072] 리소그래피 스테이지(310)에서의 허용 가능한 패턴화 후에, BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)는 에칭을 위해 에칭 스테이지(316)에 보내진다. 에칭 스테이지(316) 후에, 반도체 디바이스 웨이퍼(302)는 선택적으로 편심 계측 시스템(320)에 의해 측정되고, 화살표(322)로 표시된 바와 같이, 편심 계측 시스템(320)에 의한 측정 결과는 BSDWII(304)로부터 선택된 추가 반도체 디바이스 웨이퍼(302)를 패턴화하기 위해 리소그래피 스테이지(310)에 보내질 수 있다. 편심 계측 시스템(320)으로부터의 결과는 화살표(342)로 표시된 바와 같이 편심 계측 도구(312)에 전송될 수도 있다. 리소그래피 스테이지(310)에서 패턴화된 모든 반도체 디바이스 웨이퍼(302)가 편심 측정을 위해 편심 계측 시스템(320)에 보내질 필요는 없다는 것이 이해된다.
- [0073] 측정 및 제조 공정을 포함하는 다른 단계가 도 3a를 참조하여 위에서 설명된 제 2 방법(300)의 단계 이전, 사이 및 이후에 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)에 수행될 수 있다는 것이 이해된다.
- [0074] 이제 제 2 방법(300)에 유용한 편심 계측 시스템(320)의 단순화된 개략도를 도시하는 도 3a의 확대 원 B에 대응하는 확대인 도 3b를 참조한다. 도 3b에 도시된 바와 같이, 편심 계측 시스템(320)은 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346) 둘 다를 포함한다. 광학 편심 계측 도구(344)는 스캐터로메트리 계측 도구 또는 이미징 계측 도구와 같은 임의의 적절한 광학 편심 계측 도구일 수 있다는 것이 이해된다.
- [0075] 광학 편심 계측 도구(344)로서 유용한 전형적인 스캐터로메트리 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100이다. 광학 편심 계측 도구(344)로서 유용한 전형적인 이미징 계측 도구는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600이다. 전형적인 전자빔 편심 계측 도구(346)는 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™이다.
- [0076] 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)는 동일한 반도체 디바이스 웨이퍼(302) 또는 BSDWII(304)로부터 선택된 상이한 반도체 디바이스 웨이퍼(302) 중 어느 하나의 편심을 측정하도록 동작한다는 것이 이해된다. 동일하거나 상이한 반도체 디바이스 웨이퍼(302)의 편심이 측정되는지 여부에 관계없이, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)는 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)의 동일한 2개의 층들 사이의 편심을 측정하도록 동작한다.
- [0077] 본 발명의 바람직한 실시예에서, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
- [0078] 편심 계측 시스템(320)은 결합기(349)를 더 포함하며, 이는 화살표(352 및 354)로 표시된 바와 같이 광학 편심 계측 도구(344)의 출력 및 전자빔 편심 계측 도구(346)의 출력을 결합하여 타겟-특유의 결합된 광학 및 전자빔 편심 매트릭(TSCOEBMM)(350)과 같은 결합된 편심 매트릭을 제공한다.
- [0079] 편심 계측 시스템(320)은 화살표(322 및 342)로 각각 표시된 바와 같이 TSCOEBMM(350)을 리소그래피 스테이지(310) 및 편심 계측 도구(312)에 전달할 수 있고, TSCOEBMM(350)은 리소그래피 스테이지(310)의 파라미터 및 편심 계측 도구(312)의 측정 파라미터 및 결과 중 적어도 하나를 조정하는 데 활용될 수 있다.
- [0080] 추가적으로, TSCOEBMM(350)은 화살표(356)로 표시된 바와 같이 광학 편심 계측 도구(344)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다. TSCOEBMM(350)은 또한 화살표(358)로 표시된 바와 같이 전자빔 편심 계측 도구(346)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용될 수 있다.
- [0081] 이제 도 3a 및 도 3b의 제 2 방법(300)을 함께 도시하는 단순화된 흐름도인 도 4a 및 도 4b를 참조한다. 제 1 단계(402)에서 볼 수 있는 바와 같이, BSDWII(304)로부터 선택된 적어도 하나의 반도체 디바이스 웨이퍼(302)가 리소그래피 스테이지(310)에서 패턴화된다. 다음 단계(404)에서 볼 수 있는 바와 같이, 리소그래피 스테이지(310)에서의 패턴화 후에, 편심 계측 도구(312)가 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 리소그래

피 후 편심을 측정하는 데 활용된다. 단계(404)에서 측정된 반도체 디바이스 웨이퍼(302)의 적어도 2개의 층 중 하나는 단계(402)에서 패턴화된 층이라는 것이 이해된다. 단계(404)에서 측정된 반도체 디바이스 웨이퍼(302)의 적어도 2개의 층 중 나머지는 제 2 방법(300) 이전에 형성된 임의의 층일 수 있다.

- [0082] 본 발명의 바람직한 실시예에서, 단계(404)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(404)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
- [0083] 다음 단계(406)에서 볼 수 있는 바와 같이, 제 2 방법(300)은 단계(404)에서 측정된 리소그래피 후 편심이 제 1 문턱값 위인지 확인한다. 단계(404)에서 측정된 리소그래피 후 편심이 제 1 문턱값 위이면, 제 2 방법(300)은 다음 단계(408)로 진행하고, 이 단계에서 리소그래피 스테이지(310)는 단계(404)에서 측정된 리소그래피 후 편심에 기초하여 조정된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 리소그래피 스테이지(310)의 파라미터가 조정될 수 있다.
- [0084] 편심이 제 1 문턱값 위일 경우 단계(408) 후에, 또는 편심 제 1 문턱값 위가 아닐 경우 단계(406) 후에, 제 2 방법(300)은 다음 단계(410)로 진행하며, 이 단계에서 반도체 디바이스 웨이퍼(302)는 에칭 스테이지(316)에서 에칭된다. 단계(410)에서 에칭된 반도체 디바이스 웨이퍼(302)는 단계(404)에서 측정된 동일한 반도체 디바이스 웨이퍼(302)일 수 있지만, BSDWII(304)로부터 선택되고 단계(402)에서 리소그래피 스테이지(310)에 의해 패턴화된 상이한 반도체 디바이스 웨이퍼(302)일 수도 있다는 것이 이해된다.
- [0085] 다음 단계(412)에서 볼 수 있는 바와 같이, 단계(410)에서의 에칭 후에, 편심 계측 시스템(320)의 광학 편심 계측 도구(344)가 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 에칭 후 광학 편심을 측정하는 데 활용된다. 본 발명의 바람직한 실시예에서, 단계(412)에서 취해진 편심 측정은 일반적으로 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 이해된다. 그러나, 본 발명의 대안적인 실시예들에서, 단계(412)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다.
- [0086] 다음 단계(414)에서 볼 수 있는 바와 같이, 에칭 스테이지(316)에서의 에칭 후에, 반도체 디바이스 웨이퍼(302)의 2개의 층들 사이의 에칭 후 편심이 편심 계측 시스템(320)의 전자빔 편심 계측 도구(346)에 의해 또한 측정된다. 단계(414)에서 측정된 반도체 디바이스 웨이퍼(302)는 단계(412)에서 측정된 동일한 반도체 디바이스 웨이퍼(302)일 수 있지만, BSDWII(304)로부터 선택되고 단계(402)에서 리소그래피 스테이지(310)에 의해 패턴화된 상이한 반도체 디바이스 웨이퍼(302)일 수도 있다는 것이 이해된다.
- [0087] 본 발명의 바람직한 실시예에서, 단계(414)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 다수의 사이트(348)에서 취해진 다수의 측정을 포함한다는 것이 또한 이해된다. 그러나, 본 발명의 대안적인 실시예에서, 단계(414)에서 취해진 편심 측정은 반도체 디바이스 웨이퍼(302) 상의 단일 사이트(348)에서 취해진 단일 측정 또는 다수의 측정만을 포함할 수 있다. 취해진 측정의 수 또는 측정된 사이트의 수에 관계없이, 단계(412) 및 414)에서, BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)의 대응하는 층들 사이에서 편심이 측정된다는 점에 유념한다.
- [0088] 단계(412) 및 414) 후에, 다음 단계(416)에서 볼 수 있는 바와 같이, 편심 계측 시스템(320)은 TSCOEBMM(350)을 출력한다. TSCOEBMM(350)은 단계(412)에서의 광학 편심 계측 도구(344) 및 단계(414)에서의 전자빔 편심 계측 도구(346) 둘 다로부터의 측정으로부터 생성된다는 것이 이해된다. TSCOEBMM(350)은 가중 평균, 회귀, 기계 학습 방법 또는 임의의 추가적인 방법을 사용하여 생성될 수 있다.
- [0089] 예를 들어, 단계(416)에서, 반도체 디바이스 웨이퍼(302) 상에서 측정된 각각의 사이트(348)에 대해, 단계(412)에서 측정된 광학 편심과 단계(414)에서 측정된 전자빔 편심은 비교될 수 있고, 단계(412) 또는 단계(414)에서 취해진 측정 중 어느 것이든 더 적은 잔차를 초래하는 것이 해당 사이트(348)에 대한 TSCOEBMM(350)으로 사용될 수 있다.
- [0090] 다음 단계(418)에서, 제 2 방법(300)은 단계(412) 및 414)에서 측정된 편심이 제 2 문턱값 위인지 확인한다. 편심이 제 2 문턱값 위이면, 제 2 방법(300)은 다음 단계(420)로 진행하며, 이 단계에서는 TSCOEBMM(350)에 기초한 조정이 수행된다. 단계(420)는 선택적 하위 단계(422, 424, 426 및 428) 중 적어도 하나를 포함한다.
- [0091] 선택적 하위 단계(422)에서, TSCOEBMM(350)은 광학 편심 계측 도구(344)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, 광학 편심 계측 도구(344)의 측정 파라미터, 예컨대, 편심이 측정되는 관심

영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있어 광학 편심 계측 도구(344)로부터의 측정 결과는 전자빔 편심 계측 도구(346)의 측정 결과와 더 밀접하게 일치한다.

- [0092] 선택적 하위 단계(424)에서, TSCOEBMM(350)은 전자빔 편심 계측 도구(346)의 측정 파라미터 및 결과 중 적어도 하나의 조정에 활용된다. 예를 들어, TSCOEBMM(350)은 단계(414)에서 전자빔 편심 계측 도구(346)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
- [0093] 선택적 하위 단계(426)에서, TSCOEBMM(350)은 리소그래피 스테이지(310)의 조정에 활용된다. 예를 들어, 특히 회전, 스케일링 및 병진을 포함하는 리소그래피 스테이지(310)의 파라미터가 조정될 수 있다.
- [0094] 선택적 하위 단계(428)에서, TSCOEBMM(350)은 단계(404)에서 편심 계측 도구(312)에 의해 취해진 리소그래피 후 편심 측정의 결과 및 측정 파라미터 중 적어도 하나의 조정에 활용된다. 예를 들어, 편심 계측 도구(312)의 측정 파라미터, 예컨대, 편심이 측정되는 관심 영역, 편심 측정에 활용되는 광의 파장, 편심 측정에 활용되는 광의 편광, 개구수, 회절 마스크 및 회절 개구는 조정될 수 있다. 추가적인 예로서, TSCOEBMM(350)은 단계(404)에서 편심 계측 도구(312)에 의해 취해진 편심 측정으로부터 범위 밖의 측정 결과를 식별하고 제거하기 위해 활용될 수 있다.
- [0095] 단계(420) 후에, 다음 단계(430)에서 볼 수 있는 바와 같이, 추가 반도체 디바이스 웨이퍼(302)를 처리할지 여부가 결정되고, 그 후, 다음 단계(432)에서 추가 반도체 디바이스 웨이퍼(302)가 제조되거나 단계(434)에서 볼 수 있는 바와 같이 제 2 방법(300)이 종료된다.
- [0096] 단계(412 및 414)에서 측정된 편심이 제 2 문턱값 위가 아닐 경우, 제 2 방법(300)은 도 4a 및 도 4b에 도시된 바와 같이 단계(418)로부터 단계(430)로 직접 진행한다는 점에 유념한다.
- [0097] 단계(432)에서 제조된 추가 반도체 디바이스 웨이퍼(302)는 제 2 방법(300) 또는 제 2 방법(300)의 일부로서 조정된 편심 계측 도구(312), 광학 편심 계측 도구(344) 및 전자빔 편심 계측 도구(346) 중 선택적인 임의의 것 및 리소그래피 스테이지(310)를 포함하는 임의의 다른 적절한 대안적인 방법을 사용하여 제조될 수 있다는 것이 이해된다.
- [0098] 측정 및 제조 공정을 포함하는 다른 단계가 도 4a 및 도 4b를 참조하여 위에서 설명된 제 2 방법(300)의 단계 이전, 사이 및 이후에 BSDWII(304)로부터 선택된 반도체 디바이스 웨이퍼(302)에 수행될 수 있다는 것이 또한 이해된다.
- [0099] 이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(502)의 2개의 개별 층 상에 형성된 제 1 하이브리드 타겟(500)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 5a 내지 도 5d를 참조한다. 제 1 하이브리드 타겟(500)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
- [0100] 도 5a 내지 도 5d에서 볼 수 있는 바와 같이, 제 1 하이브리드 타겟(500)은 반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에 형성된 제 1 주기적 구조물(504) 및 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에 형성된 제 2 주기적 구조물(508)을 포함한다.
- [0101] 도 5a 내지 도 5d에서 또한 볼 수 있는 바와 같이, 제 1 하이브리드 타겟(500)은 제 1 및 제 2 광학 감지 가능 영역(510 및 512) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(518)을 포함한다. 광학 감지 가능 영역(510 및 512)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(518)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
- [0102] 반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(510 및 512)은 미국 특허 제 8,330,281 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600과 같은 적절한 이미징 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
- [0103] 전자빔 감지 가능 영역(518)은 2018년 5월 14일자에 출원된 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 미국 특허 출원 제 15/979,336 호(이의 개시 내용은 본 명세서

서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™와 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(502)의 제 1 및 제 2 층(506 및 509) 사이의 편심을 나타내도록 동작한다.

[0104] 반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에, 제 1 광학 감지 가능 영역(510)이 제 1 주기적 구조물(504)로 형성되며, 여기에서는 축(530)을 따라 600 내지 2400 nm의 피치(A)를 갖는 공간(524) 및 라인(522)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에, 제 2 광학 감지 가능 영역(512)이 제 2 주기적 구조물(508)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 600 내지 2400 nm의 피치(B)를 갖는 공간(534) 및 라인(532)을 포함하는 격자로 도시된다. 라인(522 및 532)의 폭은 바람직하게는 각각 피치(A 및 B)의 20 내지 80% 이다.

[0105] 도 5a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에서 부분적으로 중첩된다. 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에서 다양한 쌍의 라인(522 및 532)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 예를

들어, 전자빔 감지 가능 영역(518)에서, 다양한 쌍의 라인(522 및 532)은 $\frac{A}{4} + \frac{A}{8}$, $\frac{A}{4} - \frac{A}{8}$, $-\frac{A}{4} + \frac{A}{8}$ 및 $-\frac{A}{4} - \frac{A}{8}$ 의 범위만큼 중첩될 수 있다.

[0106] 도 5b 내지 도 5d에 도시된 실시예들에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(510 및 512)의 제 1 및 제 2 주기적 구조물(504 및 508)은 전자빔 감지 가능 영역(518)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(502)의 제 1 층(506) 상에, 전자빔 감지 가능 영역(518)이 제 3 주기적 구조물(540)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(C)를 갖는 공간(544) 및 라인(542)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(502)의 제 2 층(509) 상에, 전자빔 감지 가능 영역(518)이 제 4 주기적 구조물(550)로 형성되며, 여기에서는 축(530)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(D)를 갖는 공간(554) 및 라인(552)을 포함하는 격자로 도시된다. 라인(542 및 552)의 폭은 바람직하게는 각각 피치(C 및 D)의 20 내지 80% 이다. 제 3 및 제 4 주기적 구조물(540 및 550)은 전자빔 감지 가능 영역(518)에서 부분적으로 중첩된다는 점에 유념한다.

[0107] 도 5a를 참조하여 설명된 실시예에서, 제 1 및 제 2 주기적 구조물(504 및 508)은 다양한 쌍의 라인(522 및 532)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 유사하게, 도 5b 내지 도 5d를 참조하여 설명된 실시예에서, 제 3 및 제 4 주기적 구조물(540 및 550)은 다양한 쌍의 라인(542 및 552)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다. 그러나, 피치(A, B, C 및 D) 또는 라인(522, 532, 542 및 552)의 폭 사이에 요구되는 설정 관계가 없다는 것이 이해된다.

[0108] 주기적 구조물(504, 508, 540 및 550)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(522, 532, 542 및 552)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(522, 532, 542 및 552)이 분할되는 실시예에서, 라인(522, 532, 542 및 552) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.

[0109] 이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(602)의 2개의 개별 층 상에 형성된 제 2 하이브리드 타겟(600)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 6a 내지 도 6d를 참조한다. 제 2 하이브리드 타겟(600)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.

[0110] 도 6a 내지 도 6d에서 볼 수 있는 바와 같이, 제 2 하이브리드 타겟(600)은 반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에 형성된 제 1 주기적 구조물(604) 및 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에 형성된 제 2 주기적 구조물(608)을 포함한다.

[0111] 도 6a 내지 도 6d에서 또한 볼 수 있는 바와 같이, 제 2 하이브리드 타겟(600)은 제 1 및 제 2 광학 감지 가능 영역(610 및 612) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(618)을 포함한다. 광학 감지 가능 영역(610 및 612)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(618)은 전자빔 계측에 특히 적

합하다는 것이 이해된다.

- [0112] 반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(610 및 612)은 미국 특허 제 8,330,281 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 Archer™ 600과 같은 적절한 이미징 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
- [0113] 전자빔 감지 가능 영역(618)은 미국 특허 제 9,093,458 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™과 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(602)의 제 1 및 제 2 층(606 및 609) 사이의 편심을 나타내도록 동작한다.
- [0114] 반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에, 제 1 광학 감지 가능 영역(610)이 제 1 주기적 구조물(604)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 600 내지 2400 nm의 피치(E)를 갖는 공간(624) 및 라인(622)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에, 제 2 광학 감지 가능 영역(612)이 제 2 주기적 구조물(608)로 형성되며, 여기에서는 축(630)을 따라 600 내지 2400 nm의 피치(F)를 갖는 공간(634) 및 라인(632)을 포함하는 격자로 도시된다. 라인(622 및 632)의 폭은 바람직하게는 피치(E 및 F)의 20 내지 80% 이다.
- [0115] 도 6a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(610 및 612)의 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)으로 연장된다. 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)에서 제 1 및 제 2 주기적 구조물(604 및 608)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다.
- [0116] 도 6b 내지 도 6d에 도시된 실시예들에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(610 및 612)의 제 1 및 제 2 주기적 구조물(604 및 608)은 전자빔 감지 가능 영역(618)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(602)의 제 1 층(606) 상에, 전자빔 감지 가능 영역(618)이 제 3 주기적 구조물(640)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(G)를 갖는 공간(644) 및 라인(642)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(602)의 제 2 층(609) 상에, 전자빔 감지 가능 영역(618)이 제 4 주기적 구조물(650)로 형성되며, 여기에서는 축(630)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(H)를 갖는 공간(654) 및 라인(652)을 포함하는 격자로 도시된다. 라인(642 및 652)의 폭은 바람직하게는 각각 피치(G 및 H)의 20 내지 80% 이다.
- [0117] 전자빔 감지 가능 영역(618)의 제 3 및 제 4 주기적 구조물(640 및 650)은 제 3 및 제 4 주기적 구조물(640 및 650)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다. 피치(E, F, G 및 H) 또는 라인(622, 632, 642 및 652)의 폭 사이에 요구되는 설정 관계가 없다는 점에 또한 유념한다.
- [0118] 주기적 구조물(604, 608, 640 및 650)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(622, 632, 642 및 652)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(622, 632, 642 및 652)이 분할되는 실시예에서, 라인(622, 632, 642 및 652) 각각은 복수의 서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.
- [0119] 이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(702)의 2개의 개별 층 상에 형성된 제 3 하이브리드 타겟(700)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 7a 내지 도 7d를 참조한다. 제 3 하이브리드 타겟(700)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
- [0120] 도 7a 내지 도 7d에서 볼 수 있는 바와 같이, 제 3 하이브리드 타겟(700)은 반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에 형성된 제 1 주기적 구조물(704) 및 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에 형성된 제 2 주기적 구조물(708)을 포함한다.
- [0121] 도 7a 내지 도 7d에서 또한 볼 수 있는 바와 같이, 제 3 하이브리드 타겟(700)은 제 1 및 제 2 광학 감지 가능 영역(710 및 712) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(718)을 포함한다. 광학 감지 가능 영역(710 및 712)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(718)은 전자빔 계측에 특히 적

합하다는 것이 이해된다.

- [0122] 반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(710 및 712)은 미국 특허 제 7,317,531 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100과 같은 적절한 스캐터로메트리 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
- [0123] 전자빔 감지 가능 영역(718)은 2018년 5월 14일자에 출원된 발명의 명칭이 "스캐닝 전자빔 신호의 대칭에 기반한 중첩 타겟 구조물의 오버레이 측정(OVERLAY MEASUREMENTS OF OVERLAPPING TARGET STRUCTURES BASED ON SYMMETRY OF SCANNING ELECTRON BEAM SIGNALS)"인 미국 특허 출원 제 15/979,336 호에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™와 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(702)의 제 1 및 제 2 층(706 및 709) 사이의 편심을 나타내도록 동작한다.
- [0124] 반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에, 제 1 및 제 2 광학 감지 가능 영역(710 및 712)이 제 1 주기적 구조물(704)로 형성되며, 여기에서는 축(730)을 따라 400 내지 900 nm의 피치(I)를 갖는 공간(724) 및 라인(722)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에, 제 1 및 제 2 광학 감지 가능 영역(710 및 712)이 제 2 주기적 구조물(708)로 형성되며, 여기에서는 축(730)을 따라 400 내지 900 nm의 피치(J)를 갖는 공간(734) 및 라인(732)을 포함하는 격자로 도시된다. 라인(722 및 732)의 폭은 바람직하게는 각각 피치(I 및 J)의 20 내지 80% 이다.
- [0125] 도 7a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 2 주기적 구조물(708)은 전자빔 감지 가능 영역(718)에 존재한다. 도 7a를 참조하여 설명된 실시예에서, 제 1 및 제 2 주기적 구조물(704 및 708) 중 하나가 전자빔 감지 가능 영역(718)에 존재한다는 것이 이해된다.
- [0126] 추가적으로, 도 7a에 도시된 실시예에서, 제 3 주기적 구조물(740)이 전자빔 감지 가능 영역(718)에 존재한다. 제 3 주기적 구조물(650)은 여기에서 축(730)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(K)를 갖는 공간(744) 및 라인(742)을 포함하는 격자로 도시된다. 제 2 및 제 3 주기적 구조물(708 및 740)은 전자빔 감지 가능 영역(718)에서 부분적으로 중첩된다는 점에 유념한다.
- [0127] 제 2 및 제 3 주기적 구조물(708 및 740)은 전자빔 감지 가능 영역(718)에서 다양한 쌍의 라인(732 및 742)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 예를 들어, 전자빔 감지 가능 영역(718)에서, 다양한 쌍의 라인(732 및 742)은 $\frac{K}{4} + \frac{K}{8}$, $\frac{K}{4} - \frac{K}{8}$, $-\frac{K}{4} + \frac{K}{8}$ 및 $-\frac{K}{4} - \frac{K}{8}$ 의 범위만큼 중첩될 수 있다.
- [0128] 도 7b 내지 도 7d에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 주기적 구조물(704 및 708)은 전자빔 감지 가능 영역(718)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(702)의 제 1 층(706) 상에, 전자빔 감지 가능 영역(718)이 제 3 주기적 구조물(740)로 형성된다. 반도체 디바이스 웨이퍼(702)의 제 2 층(709) 상에, 전자빔 감지 가능 영역(718)이 제 4 주기적 구조물(750)로 형성되며, 여기에서는 축(730)에 평행한 축을 따라 30 내지 600 nm, 바람직하게는 30 내지 200 nm의 피치(L)를 갖는 공간(754) 및 라인(752)을 포함하는 격자로 도시된다. 라인(742 및 752)의 폭은 바람직하게는 각각 피치(K 및 L)의 20 내지 80% 이다. 제 3 및 제 4 주기적 구조물(740 및 750)은 전자빔 감지 가능 영역(718)에서 부분적으로 중첩된다는 점에 유념한다.
- [0129] 도 7a를 참조하여 설명된 실시예에서, 제 2 및 제 3 주기적 구조물(708 및 740)은 다양한 쌍의 라인(732 및 742)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다는 점에 유념한다. 유사하게, 도 7b 내지 도 7d를 참조하여 설명된 실시예에서, 제 3 및 제 4 주기적 구조물(740 및 750)은 다양한 쌍의 라인(742 및 752)이 상이한 범위만큼 부분적으로 중첩되는 방식으로 서로에 대해 배열된다. 그러나, 피치(I, J, K 및 L) 또는 라인(722, 732, 742 및 752)의 폭 사이에 요구되는 설정 관계가 없다는 것이 이해된다.
- [0130] 주기적 구조물(704, 708, 740 및 750)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(722, 732, 742 및 752)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(722, 732, 742 및 752)이 분할되는 실시예에서, 라인(722, 732, 742 및 752) 각각은 복수의

서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.

- [0131] 이제 반도체 디바이스 웨이퍼(102)(도 1a 내지 도 2b) 또는 반도체 디바이스 웨이퍼(302)(도 3a 내지 도 4b)와 같은 반도체 디바이스 웨이퍼(802)의 2개의 개별 층 상에 형성된 제 4 하이브리드 타겟(800)의 4개의 대안적인 실시예들을 도시하는 단순화된 예시인 도 8a 내지 도 8d를 참조한다. 제 4 하이브리드 타겟(800)은 반도체 디바이스 웨이퍼를 제조하기 위한 제 1 방법(100) 및 제 2 방법(300)에 유용하다.
- [0132] 도 8a 내지 도 8d에서 볼 수 있는 바와 같이, 제 4 하이브리드 타겟(800)은 반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에 형성된 제 1 주기적 구조물(804) 및 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에 형성된 제 2 주기적 구조물(808)을 포함한다.
- [0133] 도 8a 내지 도 8d에서 또한 볼 수 있는 바와 같이, 제 4 하이브리드 타겟(800)은 제 1 및 제 2 광학 감지 가능 영역(810 및 812) 및 바람직하게는 그 사이에 위치하는 개별 전자빔 감지 가능 영역(818)을 포함한다. 광학 감지 가능 영역(810 및 812)은 광학 계측에 특히 적합하고 전자빔 감지 가능 영역(818)은 전자빔 계측에 특히 적합하다는 것이 이해된다.
- [0134] 반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809)은 서로 인접할 수 있지만 반드시 그럴 필요는 없다는 것이 이해된다. 제 1 및 제 2 광학 감지 가능 영역(810 및 812)은 미국 특허 제 7,317,531 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 스캐터로메트리 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 ATL™ 100과 같은 적절한 스캐터로메트리 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809) 사이의 편심을 나타내도록 동작한다는 것이 또한 이해된다.
- [0135] 전자빔 감지 가능 영역(818)은 미국 특허 제 9,093,458 호(이의 개시 내용은 본 명세서에 참조로 포함됨)에 기술된 것과 같은 이미징 알고리즘을 사용하여, 미국 캘리포니아주 밀피타스에 소재한 KLA-Tencor Corporation으로부터 상업적으로 입수 가능한 eDR7xxx™과 같은 적절한 전자빔 편심 계측 도구에 의해 측정될 때, 반도체 디바이스 웨이퍼(802)의 제 1 및 제 2 층(806 및 809) 사이의 편심을 나타내도록 동작한다.
- [0136] 반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)이 제 1 주기적 구조물(804)로 형성되며, 여기에서는 축(830)을 따라 400 내지 900 nm의 피치(M)를 갖는 공간(824) 및 라인(822)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)이 제 2 주기적 구조물(808)로 형성되며, 여기에서는 축(830)을 따라 400 내지 900 nm의 피치(N)를 갖는 공간(834) 및 라인(832)을 포함하는 격자로 도시된다. 라인(822 및 832)의 폭은 바람직하게는 각각 피치(M 및 N)의 20 내지 80% 이다.
- [0137] 도 8a에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 광학 감지 가능 영역(810 및 812)의 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)으로 연장된다. 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)에서 제 1 및 제 2 주기적 구조물(804 및 808)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다.
- [0138] 도 8b 내지 도 8d에 도시된 실시예에서 볼 수 있는 바와 같이, 제 1 및 제 2 주기적 구조물(804 및 808)은 전자빔 감지 가능 영역(818)에 존재하지 않는다. 대신에, 반도체 디바이스 웨이퍼(802)의 제 1 층(806) 상에, 전자빔 감지 가능 영역(818)이 제 3 주기적 구조물(840)로 형성되며, 여기에서는 축(830)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(O)를 갖는 공간(844) 및 라인(842)을 포함하는 격자로 도시된다. 반도체 디바이스 웨이퍼(802)의 제 2 층(809) 상에, 전자빔 감지 가능 영역(818)이 제 4 주기적 구조물(850)로 형성되며, 여기에서는 축(830)에 평행한 축을 따라 100 내지 600 nm, 바람직하게는 100 내지 300 nm의 피치(P)를 갖는 공간(854) 및 라인(852)을 포함하는 격자로 도시된다. 라인(842 및 852)의 폭은 바람직하게는 각각 피치(O 및 P)의 20 내지 80% 이다.
- [0139] 전자빔 감지 가능 영역(818)의 제 3 및 제 4 주기적 구조물(840 및 850)은 제 3 및 제 4 주기적 구조물(840 및 850)이 중첩되지 않는 방식으로 서로에 대해 배열된다는 점에 유념한다. 피치(M, N, O 및 P) 또는 라인(822, 832, 842 및 852)의 폭 사이에 요구되는 설정 관계가 없다는 점에 또한 유념한다.
- [0140] 주기적 구조물(804, 808, 840 및 850)은 복수의 주기적 하부 구조물(도시되지 않음)을 포함하는 것이 바람직하다는 점에 또한 유념한다. 보다 구체적으로, 라인(822, 832, 842 및 852)은 분할될 수 있지만, 반드시 그럴 필요는 없다. 라인(822, 832, 842 및 852)이 분할되는 실시예에서, 라인(822, 832, 842 및 852) 각각은 복수의


서브 라인 및 서브 라인 사이의 서브 공간에 의해 정의된다.

[0141]


당업자는 본 발명이 위에서 구체적으로 도시되고 설명된 것으로 제한되지 않는다는 것을 이해할 것이다. 본 발명의 범위는 위에서 설명된 다양한 특징의 조합 및 하위 조합뿐만 아니라 이들의 변형 둘 다를 포함하며, 이들 모두는 선행 기술에 없다.

도면


도면1a




도면2a




도면2b




도면3a




도면3b




도면4a




도면4b




도면5a




도면5b




도면5c




도면5d




도면6b




도면6c




도면6d




도면7b




도면7c




도면7d



도면8a



도면8c



도면8d

