



(12) 发明专利

(10) 授权公告号 CN 102566739 B

(45) 授权公告日 2014. 11. 26

(21) 申请号 201210003639. 6

审查员 徐生芹

(22) 申请日 2012. 01. 06

(73) 专利权人 威盛电子股份有限公司

地址 中国台湾新北市新店区中正路 533 号 8 楼

(72) 发明人 张国航 詹浚玮 刘明诚 齐宗普

(74) 专利代理机构 北京林达刘知识产权代理事务所 (普通合伙) 11277

代理人 刘新宇

(51) Int. Cl.

G06F 1/32 (2006. 01)

(56) 对比文件

CN 101414268 A, 2009. 04. 22, 说明书第 1-2 页及附图 1.

CN 1619467 A, 2005. 05. 25, 参见说明书第 1 页第 10 行 -6 页第 20 行及说明书附图 1-6.

US 6990594 B2, 2006. 01. 24, 全文.


权利要求书3页 说明书5页 附图4页

(54) 发明名称

多核处理器系统及其动态电源管理方法与控制装置

(57) 摘要

一种多核处理器系统及其动态电源管理方法与控制装置。此方法先取得多核处理器于执行阶段的工作负载, 而根据此工作负载以及各个副核的工作状态, 分别对副核执行热插拔操作。然后, 通过监测总线主控状态以及副核的工作状态, 据以判断是否将主核关闭, 其中所述的总线主控状态由多个总线装置反映总线状态所产生。最后, 当总线主控状态为闲置状态时, 将主核关闭。本发明可达到省电功效。



1. 一种多核处理器系统的动态电源管理方法,其特征在于,适用于应用一多核处理器的一处理器系统,该多核处理器包括一主核及至少一副核,该方法包括下列步骤:

取得该多核处理器于一执行阶段的一工作负载;

根据该工作负载与该至少一副核的一工作状态,分别对该至少一副核执行一热插拔操作,其中该热插拔操作包含热拔出步骤或热插入步骤,在对该至少一副核执行热拔出步骤时,该主核尚未执行热拔出步骤;

监测一总线主控状态以及该至少一副核的工作状态,据以判断是否关闭该主核,其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态;以及

当该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时,关闭该主核,

其中,对该主核或者该至少一副核执行该热插拔操作,以对该主核或者该至少一副核进行不同电源状态的运作。

2. 根据权利要求1所述的多核处理器系统的动态电源管理方法,其特征在于,上述热拔出步骤包括:

判断该工作负载是否低于一下限值与该至少一副核的该工作状态;以及

若该工作负载低于该下限值以及该工作状态为工作,对该至少一副核执行一热拔出操作,以及

其中上述热插入步骤还包括:

判断该工作负载是否高于一上限值与该至少一副核的该工作状态;以及

若该工作负载高于该上限值以及该工作状态为非工作,对该至少一副核执行一热插入操作。

3. 根据权利要求1所述的多核处理器系统的动态电源管理方法,其特征在于,上述热拔出步骤还包括根据该工作负载调降该主核及该至少一副核的一处理器频率至一最低频率。

4. 根据权利要求1所述的多核处理器系统的动态电源管理方法,其特征在于,在关闭该主核的步骤之后,还包括:

利用一第一中断控制器接收多个外围设备发出的一中断请求,并通知一电源管理单元;

该电源管理单元重新启动该主核;

该第一中断控制器传送该中断请求至该多核处理器中的一第二中断控制器;以及

该第二中断控制器通知该主核服务该中断请求。

5. 根据权利要求4所述的多核处理器系统的动态电源管理方法,其特征在于,该第一中断控制器为一向量中断控制器,而该第二中断控制器为一通用中断控制器。

6. 一种多核处理器系统,其特征在于,包括:

一多核处理器,包括一主核及至少一副核;

一电源管理单元,耦接该主核及该至少一副核;

一电源管理暂存器,记录一总线主控状态,其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态;

一处理器调整单元,取得该多核处理器于一执行阶段的一工作负载以及各所述副核的一工作状态,据以判断是否分别对该至少一副核执行一热插拔操作并对应输出一调整通

知 ; 以及

一处理器热插拔单元,接收该调整通知,据以控制该电源管理单元分别对该至少一副核执行一热插拔操作,其中该热插拔操作包含热拔出步骤或热插入步骤,在对该至少一副核执行热拔出步骤时,该主核尚未执行热拔出步骤,

其中,该处理器调整单元在判断该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时,决定关闭该主核,并且,该处理器热插拔单元对该主核或者该至少一副核执行该热插拔操作,以对该主核或者该至少一副核进行不同电源状态的运作。

7. 根据权利要求 6 所述的多核处理器系统,其特征在于,该处理器调整单元还包括在该工作负载低于一下限值以及该工作状态为工作时,通知该处理器热插拔单元逐一对该至少一副核执行一热拔出操作。

8. 根据权利要求 6 所述的多核处理器系统,其特征在于,该处理器调整单元还包括根据该工作负载调降该主核及该至少一副核的一处理器频率至一最低频率。

9. 根据权利要求 6 所述的多核处理器系统,其特征在于,该处理器调整单元还包括在该工作负载高于一上限值以及该工作状态为非工作时,通知该处理器热插拔单元对该至少一副核执行一热插入操作。

10. 根据权利要求 6 所述的多核处理器系统,其特征在于,还包括:

多个装置状态暂存器,分别记录所述总线装置反映的装置状态 ; 以及

一逻辑电路,耦接所述装置状态暂存器及该电源管理暂存器,整合所述装置状态为该总线主控状态,并记录该总线主控状态于该电源管理暂存器。

11. 根据权利要求 6 所述的多核处理器系统,其特征在于,还包括:

一第一中断控制器,耦接该电源管理单元,接收该总线上的外围设备发出的一中断请求,据以通知该电源管理单元重新启动该主核。

12. 根据权利要求 11 所述的多核处理器系统,其特征在于,该第一中断控制器耦接至该多核处理器中的一第二中断控制器,在该主核重新启动后,该第一中断控制器传送该中断请求至该第二中断控制器,由该第二中断控制器通知该主核服务该中断请求。

13. 根据权利要求 12 所述的多核处理器系统,其特征在于,该第一中断控制器为一向量中断控制器,而该第二中断控制器为一通用中断控制器。

14. 根据权利要求 6 所述的多核处理器系统,其特征在于,该多核处理器系统为一系统级芯片。

15. 一种多核处理器系统的控制装置,其特征在于,该多核处理器系统包括一多核处理器及一电源管理单元,该多核处理器包括一主核及至少一副核,该电源管理单元耦接该主核及该至少一副核,该控制装置包括:

一电源管理暂存器,记录一总线主控状态,其中该总线主控状态为多个总线装置反映出该总线是否闲置的状态 ;

一处理器调整单元,取得该多核处理器于一执行阶段的一工作负载以及该至少一副核的一工作状态,据以判断是否分别对该至少一副核执行一热插拔操作并对应输出一调整通知 ; 以及

一处理器热插拔单元,接收该调整通知,据以控制该电源管理单元分别对该至少一副核执行一热插拔操作,其中该热插拔操作包含热拔出步骤或热插入步骤,在对该至少一副

核执行热拔出步骤时,该主核尚未执行热拔出步骤,

其中,该处理器调整单元在判断该总线主控状态为一闲置状态以及该至少一副核皆已被热拔出时,决定关闭该主核,并且,该处理器热插拔单元对该主核或者该至少一副核执行该热插拔操作,以对该主核或者该至少一副核进行不同电源状态的运作。

## 多核处理器系统及其动态电源管理方法与控制装置

### 技术领域

[0001] 本发明有关于一种处理器系统及其电源管理方法,且特别是有关于一种多核处理器系统及其动态电源管理方法与控制装置。

### 背景技术

[0002] 多核处理器系统一般是由一颗一般型处理器与一颗或多颗具有特殊运算能力的处理器所组成。此多核处理器系统采用资源共享的概念,借以降低硬件配置成本,其中最普遍共享的资源是存储器,此存储器内可以存放任何数据,包括用以指示处理器之间通讯状态的信号以及由多个处理器同时进行运算的数据。

[0003] 近年来,智能型手机和平板计算机等移动装置快速地普及并逐渐融入人们的日常生活中。这类装置可提供多样化的功能,借以帮助人们处理生活中的大小事务。而随着所处理事件的种类与数量的增加,对于处理器运算能力的要求也相对提高。若能在此装置内整合多个不同处理器的运算特性,不仅能够达到更好的效能,也比一般使用单一高速处理器的方法来有效率。

[0004] 然而,这类装置通常采用进阶精简指令集机器 (AdvancedRISC Machine, ARM) 架构的处理器,此架构无法像 x86 系统般可整合多种系统功能模块以提供高阶功能。以电源管理为例,非 x86 系统的处理器所能采用的系统方案相当受限。在此架构下,许多系统功能模块彼此之间无法沟通,因此也无法互相整合以实现高阶的电源管理。除此之外,该架构的处理器在执行阶段无法进入低阶电源状态以节省电力消耗。

### 发明内容

[0005] 有鉴于此,本发明提出一种多核处理器系统及其动态电源管理方法与控制装置,在执行阶段 (Runtime) 根据工作负载 (Workload) 适时将多核处理器系统中的主核及副核关机或唤醒,可达到省电功效。

[0006] 本发明提出一种多核处理器系统的动态电源管理方法,适用于应用多核处理器的处理器系统,此多核处理器包括主核及至少一个副核。此方法先取得多核处理器于执行阶段的工作负载,而根据此工作负载以及各个副核的工作状态,分别对副核执行热插拔 (hot plug) 操作,其中该热插拔操作包含热拔出步骤或热插入步骤。然后,通过监测总线主控状态 (Bus masterstatus) 以及副核的工作状态,据以判断是否将主核关闭 (Poweroff),其中所述的总线主控状态由多个总线装置反映出总线是否闲置的状态。最后,当总线主控状态为闲置状态时以及副核皆已被热拔出时,将主核关闭。

[0007] 本发明提出一种多核处理器系统,其包括多核处理器、电源管理单元 (PMU)、电源管理暂存器、处理器调整单元及处理器热插拔单元 (CPU hot-plug)。其中,多核处理器包括主核及至少一个副核。电源管理单元耦接主核及所述副核。电源管理暂存器用以记录由多个总线装置反映出总线是否闲置的多个装置状态产生的一总线主控状态。处理器调整单元用以取得多核处理器于执行阶段的工作负载以及各个副核的工作状态,据以判断是否分别

对所述副核执行热插拔操作并对应输出调整通知。处理器热插拔单元用以接收调整通知，据以控制电源管理单元分别对所述副核执行热插拔操作。

[0008] 本发明提出一种多核处理器系统的控制装置，所述多核处理器系统包括多核处理器及电源管理单元，多核处理器包括主核及至少一个副核，电源管理单元耦接所述主核及副核。此控制装置包括电源管理暂存器、处理器调整单元及处理器热插拔单元。电源管理暂存器用以记录总线主控状态，其中总线主控状态为多个总线装置反映出总线是否闲置的状态。处理器调整单元系用以取得多核处理器于执行阶段的工作负载以及副核的工作状态，据以判断是否分别对副核执行热插拔操作并对应输出一调整通知。处理器热插拔单元用以接收调整通知，据以控制电源管理单元分别对副核执行热插拔操作。

[0009] 基于上述，本发明的多核处理器系统及其动态电源管理方法与控制装置根据多核处理器于执行阶段的工作负载对副核执行热插拔操作，并监测总线主控状态以适时地将主核关闭。借此，可达到省电功效。

### 附图说明

[0010] 图 1 是依照本发明一实施例所绘示的多核处理器系统的方块图。

[0011] 图 2 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。

[0012] 图 3 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。

[0013] 图 4 是依照本发明一实施例所绘示的多核处理器系统的方块图。

[0014] 图 5 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。

[0015] 附图中的符号简单说明如下：

[0016] 10、40：多核处理器系统；11、41：多核处理器；12、42：电源管理单元；43：控制模块；112、412：主核；114、414：副核；13、433：电源管理暂存器；14、434：处理器调整单元；15、435：处理器热插拔单元；416：第二中断控制器；432：装置状态暂存器；434：逻辑电路；436：第一中断控制器；S202～S208：本发明一实施例之多核处理器系统的动态电源管理方法的步骤；S302～S310：本发明一实施例之多核处理器系统的动态电源管理方法的步骤；S502～S508：本发明一实施例之多核处理器系统的动态电源管理方法的步骤。

### 具体实施方式

[0017] 为了让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

[0018] 本发明将处理器的动态频率调整 (dynamic frequency scaling)、闲置处理 (idle handler)、热插拔 (hot plug) 等系统功能模块与处理器系统的硬件整合，以寻求在包含进阶精简指令集机器 (Advanced RISC Machine, ARM) 架构下，提供一种可动态调整处理器系统的主核及副核频率，以及将主核与副核关机或唤醒的解决方案，而可达到省电功效。本发明可适用于多种指令集的计算机系统，包含各种精简指令集或复杂指令集的多核处理器。

[0019] 图 1 是依照本发明一实施例所绘示的多核处理器系统的方块图。请参照图 1，多核

处理器系统 10 包括多核处理器 11、电源管理单元 12、电源管理暂存器 (Power Management I/O Register, PMIO Register) 13、处理器调整单元 14 及处理器热插拔单元 15。其中,多核处理器 11 包括主核 112 及至少一个副核 114,例如一个或三个副核 114。电源管理单元 12 耦接至主核 112 及副核 114,用以调整提供给主核 112 及副核 114 的工作电压及操作频率。

[0020] 电源管理暂存器 13 用以记录由多个总线装置 (未绘示) 反映出总线的忙碌状态 (即总线主控状态) 所产生的逻辑状态 (例如逻辑 0 或逻辑 1)。

[0021] 处理器调整单元 14 可根据多核处理器 11 的工作负载控制电源管理单元 12 动态调整提供给主核 112 及副核 114 的处理器频率,并适时地关闭或开启主核 112 及副核 114。在本发明中,通过处理器热插拔单元 15 对于主核 112 或者至少一个副核 114 进行热拔出或热插入 (plug in),而对主核 112 或者副核 114 进行不同电源状态的运作。另外,上述的处理器调整单元 14 或处理器热插拔单元 15 例如是以一固件方式实现。

[0022] 图 2 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。请同时参照图 1 及图 2,本实施例介绍图 1 的多核处理器系统 10 的动态电源管理流程,以下即搭配多核处理器系统 10 的各项元件说明此方法的详细步骤。

[0023] 首先,由处理器调整单元 14 取得多核处理器 11 于执行阶段的工作负载以及其中各个副核 114 的工作状态 (步骤 S202),据以判断是否分别对副核执行热插拔操作,并对应输出调整通知至处理器热插拔单元 15,而由处理器热插拔单元 15 控制电源管理单元 13 分别对副核执行热插拔操作 (步骤 S204)。所述热插拔操作包含热拔出步骤或热插入步骤。其中,所述的工作负载数据例如是从支持操作系统直接电源管理 (OS-directed Power Management, OSPM) 的电源管理驱动器 (Power management driver, PM driver) 中取得。详言之,本实施例通过注册相关限制条件,并利用一个核线程 (kernel thread) 去监测多核处理器 11 的工作负载,借以提供给处理器调整单元 14。

[0024] 需说明的是,在 ARM 架构处理器的规格中,执行阶段下的电源管理仅限定在下表 1 所示的某些特定状态。

[0025] 表 1

[0026]

系统模式	处理器逻辑	存储器	唤醒机制
执行模式	开启	开启	无
进阶执行模式	正常、待机、关机	开启	透过向量中断控制器唤醒处理器逻辑
待机模式	关闭	开启	标准待机模式唤醒事件
休眠模式	关闭	保留状态/电压	发送外部唤醒事件至电源控制器,以重置处理器
关闭模式	关闭	关闭	发送外部唤醒事件至电源控制器,以重置处理器

[0027] 为了在执行状态下提供进阶的电源控制,本发明将处理器逻辑区分为多种电源状态,并应用动态电压频率调整 (Dynamic voltage frequency scaling, DVFS) 技术将主核 112 及副核 114 的处理器频率调整至最低频率。而在处理器的工作负载 (workload) 较轻的情况下,再自动将副核 114 逐一执行热拔出 (plug out) 操作。值得注意的是,在现有技术中,当在执行状态下的主核 112 的处理器频率调整至最低频率后,便无法再进入更省电的模式,

即主核 112 的处理逻辑仅能进入由正常状态进入待机状态,而无法进入关机状态。然而,在本发明中,当在执行状态下的主核 112 的处理器频率调整至最低频率后,通过总线主控器进一步监测电源管理暂存器 13 以及处理器热插拔单元 15,主核 112 的处理逻辑可以再进入更省电的模式(即关机模式)。

[0028] 详言之,图 3 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。请参照图 3,处理器调整单元 14 在取得多核处理器 11 于执行阶段的工作负载以及其中各个副核 114 的工作状态(步骤 S302)之后,会判断工作负载是否低于一下限值与副核的工作状态(步骤 S304)。

[0029] 若判断工作负载低于下限值以及副核的工作状态为工作,则处理器调整单元 14 会根据工作负载调降主核 112 及至少一副核 114 的处理器频率至一最低频率,并会通知处理器热插拔单元 15 以对副核 114 执行热拔出操作(步骤 S306)。值得注意的是,此时的主核 112 尚未执行热拔出操作;反之,处理器调整单元 14 会再进一步判断工作负载是否高于一上限值与副核的工作状态(步骤 S308)。

[0030] 若判断工作负载高于上限值以及副核的工作状态为非工作,则处理器调整单元 14 会根据工作负载调高主核 112 及至少一副核 114 的处理器频率,并会通知处理器热插拔单元 15,以对副核 114 执行热插入操作(步骤 S310)。在每次执行完一个副核 114 的热拔出或热插入操作之后,流程即回到步骤 S302,由处理器调整单元 14 重新取得多核处理器 11 的工作负载,并持续地监测并调整副核 114 的工作状态。

[0031] 回到图 2 的流程,当多核处理器 11 只剩下主核 112 在运作时,总线主控器则会监测电源管理暂存器 13 所记录的总线主控状态并取得至少一副核 114 的工作状态,据以判断是否将主核 112 关闭(步骤 S206)。当总线主控器判断总线主控状态为闲置状态时,处理器调整单元 14 即对应输出调整通知至处理器热插拔单元 15,而由处理器热插拔单元 15 控制电源管理单元 13 将主核 112 关闭(步骤 S208)。其中,所述的总线主控状态是由多个总线装置(未绘示)反映总线是否闲置所产生的,而处理器调整单元 14 根据此总线主控状态,即可决定是否将主核关闭。

[0032] 需说明的是,本发明在将主核关闭之后,还包括提供一个恢复的机制及架构,使得多核处理器系统在其主核及副核均关闭的情况下,仍然能够回应外来的中断请求,而适时地重新启动处理器,以服务该中断请求。

[0033] 图 4 是依照本发明一实施例所绘示的多核处理器系统的方块图。请参照图 4,多核处理器系统 40 包括多核处理器 41、电源管理单元 42 及控制模块 43,这些元件例如整合在一个系统级芯片(System on a chip, SoC)中。多核处理器 41 包括主核 412 及至少一个副核 414。电源管理单元 42 耦接至主核 412 及副核 414,用以调整提供给主核 412 及副核 414 的工作电压及操作频率。

[0034] 控制模块 43 例如是一个晶片组,其中包括多个装置状态暂存器 431、逻辑电路 432、电源管理暂存器 433、处理器调整单元 434、处理器热插拔单元 435 及第一中断控制器 436。其中,装置状态暂存器 431 例如会分别接收外部外围设备 45 所反应的装置状态。详言之,增强型主机控制器界面(Enhanced host controller interface, EHCI)或高传真音效控制器(High definition audiocontroller, HDAC)等硬件会根据外围元件内连接(Peripheral component interconnect, PCI)装置的工作负载将其忙碌状态反映至总线上



的装置状态暂存器 431。装置状态暂存器 431 上记录的装置状态会再经由逻辑电路 432 (例如或逻辑门) 整合为总线主控状态 (例如逻辑 0 或逻辑 1), 而存入电源管理暂存器 433 中。

[0035] 处理器调整单元 434 根据多核处理器 41 的工作负载控制电源管理单元 42 动态调整提供给主核 412 及副核 414 的处理器频率, 并适时地关闭或开启副核 414。此外, 总线主控器可监测电源管理暂存器 433 所记录的总线主控状态并取得副核 414 的工作状态, 据以判断是否将主核 412 关闭。此动态调整方式与前述实施例相同, 故在此不再赘述。

[0036] 需说明的是, 本实施例的控制模块 43 还透过第一中断控制器 436 耦接至电源管理单元 42 及多核处理器 41 的第二中断控制器 416。此第一中断控制器 436 例如是向量中断控制器 (Vector interrupt controller, VIC), 而此第二中断控制器 416 则例如是通用中断控制器 (Generic interrupt controller, GIC), 在此不设限。其中, 第一中断控制器 436 例如会接收外围设备发出的中断请求, 而据以控制电源管理单元 42 重新启动现有被关闭的主核 412。

[0037] 详言之, 图 5 是依照本发明一实施例所绘示的多核处理器系统的动态电源管理方法流程图。请同时参照图 4 及图 5, 本实施例介绍在图 4 的多核处理器系统 40 的主核 412 及副核 414 均已关闭的情况下重新启动主核 412 及副核 414 的流程。以下即搭配多核处理器系统 40 的各项元件说明此方法的详细步骤。

[0038] 首先, 由第一中断控制器 436 接收外围设备发出的中断请求, 并通知电源管理单元 42 (步骤 S502)。其中, 第一中断控制器 436 在接收到中断请求后例如会保留此中断请求一段时间而不送到多核处理器 41, 直到多核处理器 41 的主核 412 恢复至正常运作为止。

[0039] 电源管理单元 42 在接收到第一中断控制器 436 的通知后, 即将主核 412 重新启动 (re-enable) (步骤 S504)。待主核 412 重新启动之后, 第一中断控制器 436 即会将中断请求传送至多核处理器 41 中的第二中断控制器 416 (步骤 S506), 而由第二中断控制器 416 通知主核 412 服务中断请求 (步骤 S508)。

[0040] 类似于图 3 的流程, 在主核 412 重新启动之后, 控制模块 43 的处理器调整单元 434 即会自动取得多核处理器 41 于执行阶段的工作负载, 而据以调整主核 412 或副核 414 的操作频率, 或是将主核 412 或副核 414 唤醒或关闭, 借以达到省电的功效。

[0041] 综上所述, 本发明的多核处理器系统及其动态电源管理方法与控制装置提供处理器执行阶段的多个电源管理模式, 而可在执行阶段下, 根据处理器的工作负载以及总线主控状态动态调整多核处理器中主核或副核的操作频率, 并适时将主核或副核关闭, 而可达到省电功效。此外, 在主核或副核均关闭的情况下, 本发明还利用一个向量中断控制器来执行入场 (gating) 中断机制, 而提供在执行阶段将主核或副核恢复的功能。

[0042] 以上所述仅为本发明较佳实施例, 然其并非用以限定本发明的范围, 任何熟悉本项技术的人员, 在不脱离本发明的精神和范围内, 可在此基础上做进一步的改进和变化, 因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。




图 1




图 2




图 3




图 4




图 5