

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年9月3日(03.09.2015)




(10) 国際公開番号
WO 2015/129155 A1

- (51) 国際特許分類:
H01L 21/265 (2006.01) H01L 21/26 (2006.01)
 - (21) 国際出願番号: PCT/JP2015/000319
 - (22) 国際出願日: 2015年1月26日(26.01.2015)
 - (25) 国際出願の言語: 日本語
 - (26) 国際公開の言語: 日本語
 - (30) 優先権データ:
特願 2014-035156 2014年2月26日(26.02.2014) JP
 - (71) 出願人: 信越半導体株式会社 (SHIN-ETSU HAN-DOTAI CO., LTD.) [JP/JP]; 〒1000004 東京都千代田区大手町二丁目6番2号 Tokyo (JP).
 - (72) 発明者: 大槻 剛 (OHTSUKI, Tsuyoshi); 〒3790196 群馬県安中市磯部2丁目13番1号信越半導体株式会社 半導体磯部研究所内 Gunma (JP). 竹野博 (TAKENO, Hiroshi); 〒3790196 群馬県安中市磯部2丁目13番1号信越半導体株式会社 半導体磯部研究所内 Gunma (JP).
 - (74) 代理人: 好宮 幹夫 (YOSHIMIYA, Mikio); 〒1100005 東京都台東区上野7丁目6番11号第一下谷ビル8F Tokyo (JP).
 - (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
 - (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第21条(3))

(54) Title: SEMICONDUCTOR SUBSTRATE FOR FLASH LAMP ANNEALING, ANNEALED SUBSTRATE, SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE

(54) 発明の名称: フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法



AA CL intensity (a.u.) @ 1350 nm light emission
BB Carbon concentration (ppma)

(57) Abstract: The present invention is a semiconductor substrate for flash lamp annealing that is used in a production step in which ions are implanted, a p-n junction is formed on the surface of the semiconductor substrate, and ion implantation defects are repaired by flash lamp annealing; and that is characterized by the carbon concentration of the semiconductor substrate being 0.5 ppm or less. As a result, the present invention provides a semiconductor substrate for flash lamp annealing that makes it possible to easily and reliably prevent residual ion implantation defects in a device that is subjected to a flash lamp annealing step.

(57) 要約: 本発明は、イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるフラッシュランプアニール用半導体基板であって、前記半導体基板の炭素濃度が0.5ppm以下であることを特徴とするフラッシュランプアニール用半導体基板である。これにより、フラッシュランプアニール工程を使用したデバイスにおいてイオン注入欠陥の残留を簡単かつ確実に防止できるフラッシュランプアニール用半導体基板が提供される。

WO 2015/129155 A1

明 細 書

発明の名称：

フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法

技術分野

[0001] 本発明は、半導体基板表面に不純物拡散層を形成する工程を含むデバイス製造工程で用いられるフラッシュランプアニール用半導体基板、半導体基板表面に不純物拡散層を形成する工程が行われたアニール基板、これらの基板を用いて作製された半導体装置、並びに半導体基板表面に不純物拡散層を形成する工程を含むデバイス製造工程を含む半導体装置の製造方法に関する。

背景技術

[0002] L S I 高性能化のために微細化が進められ、トランジスタのゲート長が短くなってきている。ゲート長が短くなるのに伴って、ソース・ドレイン領域の拡散層の深さを浅くする必要が生じている。たとえば、ゲート長が30 nm程度のデバイス（トランジスタ）であれば、ソース・ドレイン部の拡散深さは15 nm程度の非常に浅い拡散深さが必要となる。

[0003] 従来よりこのような拡散層形成には、イオン注入が用いられ、たとえば B^+ や BF_2^{++} を0.2~0.5 keVという非常に低加速で注入する方法が用いられる。しかしイオン注入された原子はこのままでは抵抗を下げるができない。またイオン注入された領域ではシリコン基板中に格子間シリコンや原子空孔などの点欠陥が生じる。

[0004] このため、イオン注入後には、原子の活性化（抵抗を下げる）と欠陥回復のためにアニールを行うが、このアニールにより、イオン注入された原子は拡散し不純物分布が広がってしまう。さらにアニールだけでなくイオン注入により生じた点欠陥により不純物拡散が増速する現象も知られている。

以上に述べた拡散による広がりを考慮しても、深さが15 nm以下で、イオン注入用マスク直下横方向の広がりが10 nm以下の浅い接合を形成でき

るようにするために、非常に短時間で高エネルギーを照射するアニール方法が検討され、採用されている（例えば、特許文献1-2参照）。

[0005] このアニール方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられる。このランプは数十J/cm²以上の高エネルギーを0.1~100ミリ秒のパルス光として照射する方法である。このためイオン注入により形成した不純物分布をほとんど変化させずに活性化させることが可能である。

[0006] しかしながら、この高エネルギーを用いるがゆえに、シリコン基板中の熱応力が大きくなりシリコン基板の割れやスリップといったダメージが生じることが考えられ、実際にこれに対する検討がされている。

例えば、特許文献3には、半導体基板中にダメージを招かずに、浅い不純物拡散領域を形成するために、半導体基板に対してアクセプタまたはドナーとなる物質と、半導体基板に対してアクセプタまたはドナーにならない物質とを有する物質を半導体基板に注入することが記載されている。

先行技術文献

特許文献

[0007] 特許文献1：特開2002-198322号公報

特許文献2：特開2005-347704号公報

特許文献3：特開2009-027027号公報

発明の概要

発明が解決しようとする課題

[0008] しかしながら、特許文献3に開示されている技術においては、複数のイオン種を注入する必要がある、工程が複雑になるという問題点があった。また、特許文献3に開示されている技術は、シリコン基板の割れやスリップといったダメージを解決するものであり、イオン注入欠陥の残留を防止するという観点において改善の余地があった。

[0009] 本発明は、上記問題点に鑑みてなされたものであって、フラッシュランプ

アニール工程を使用したデバイスにおいてイオン注入欠陥の残留を簡単かつ確実に防止できるフラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法を提供することを目的とする。

課題を解決するための手段

- [0010] 上記目的を達成するために、本発明は、イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるフラッシュランプアニール用半導体基板であって、前記半導体基板の炭素濃度が0.5ppm以下であることを特徴とするフラッシュランプアニール用半導体基板を提供する。
- [0011] このように、炭素濃度が0.5ppm以下の半導体基板であれば、イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程を用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できる。
- [0012] このとき、前記半導体基板をシリコンとすることができる。
このようなシリコンからなるフラッシュランプアニール用半導体基板に、本発明を好適に適用することができる。
- [0013] また、本発明は、上記のフラッシュランプアニール用半導体基板を用いて作製されたものであることを特徴とする半導体装置を提供する。
- [0014] 本発明のフラッシュランプアニール用半導体基板を用いて作製された半導体装置であれば、半導体基板表面におけるp-n接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる高性能なものとすることができる。
- [0015] さらに、本発明は、イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させたアニール基板であって、前記アニール基板は、基板表面に前記p-n接合を有し、炭素濃度が0.5ppm以下であることを特徴とするアニール基板を提供する。
- [0016] このように、炭素濃度が0.5ppm以下のアニール基板であれば、半

導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。

[0017] このとき、前記アニール基板をシリコンとすることができる。

このようなシリコンからなるアニール基板に、本発明を好適に適用することができる。

[0018] また、本発明は、上記のアニール基板を用いて作製されたものであることを特徴とする半導体装置を提供する。

[0019] 本発明のフラッシュランプアニール用半導体基板を用いて作製された半導体装置であれば、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる高性能なものとすることができる。

[0020] また、本発明は、半導体基板表面に p-n 接合を形成する工程であって、イオン注入を行い、その後フラッシュランプアニールを行い、イオン注入欠陥を回復させる工程を含み、前記アニールを、炭素濃度が 0.5 ppm 以下の半導体基板を用いて行うことを特徴とする半導体装置の製造方法を提供する。

[0021] このように、イオン注入後のフラッシュランプアニールを、炭素濃度が 0.5 ppm 以下の半導体基板を用いて行うことで、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。

発明の効果

[0022] 以上のように、本発明によれば、イオン注入後のアニールとしてフラッシュランプアニールを用いた場合に、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる。

図面の簡単な説明

[0023] [図1]炭素濃度による CL スペクトルの違いを示す図である。

[図2] CL のブロードな発光スペクトルの最大強度と、炭素濃度との関係を示す図である。

発明を実施するための形態

[0024] 前述のように、LSI高性能化のための微細化に伴って、ソース・ドレイン領域の拡散層の深さを浅くする必要が生じており、浅い接合を形成できるようにするために、非常に短時間で高エネルギーを照射するアニール方法（フラッシュランプアニール）が検討され、採用されている。

このアニール方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられるが、フラッシュランプアニールはこれに限定されず、非常に短時間で高エネルギーを照射するものであればよい。

このアニール方法は、高エネルギーを用いるがゆえに、シリコン基板中の熱応力が大きくなり、シリコン基板の割れやスリップといったダメージが生じることが考えられ、実際にこれに対する検討がされている。

しかしながら、イオン注入欠陥の残留を防止するという観点においては、改善の余地があった。

[0025] そこで、本発明者らは、フラッシュランプアニール工程を使用したデバイスにおいてイオン注入欠陥の残留を簡単かつ確実に防止できるフラッシュランプアニール用半導体基板について鋭意検討を重ねた。

本発明者らは、シリコン基板の割れやスリップという観点ではなく、点欠陥挙動に着目し、炭素濃度が0.5ppm以下の半導体基板であれば、イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程を用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できることを見出し、本発明をなすに至った。

[0026] 以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

[0027] まず、本発明のフラッシュランプアニール用半導体基板について説明する。

本発明のフラッシュランプアニール用半導体基板は、イオン注入を行い半

導体基板表面に p-n 接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるものであり、半導体基板の炭素濃度が 0.5 ppm 以下になっている。

このように、炭素濃度が 0.5 ppm 以下の半導体基板であれば、イオン注入を行い半導体基板表面に p-n 接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程に用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できる。

[0028] この場合、上記のフラッシュランプアニール用半導体基板をシリコンとすることができる。

このようなシリコンからなるフラッシュランプアニール用半導体基板に、本発明を好適に適用することができる。

[0029] 次に、本発明のアニール基板について説明する。

本発明のアニール基板は、イオン注入を行い半導体基板表面に p-n 接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させたものであり、基板表面に p-n 接合を有し、炭素濃度が 0.5 ppm 以下になっているものである。

このように、炭素濃度が 0.5 ppm 以下のアニール基板であれば、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。

[0030] この場合、上記のアニール基板をシリコンとすることができる。

このようなシリコンからなるアニール基板に、本発明を好適に適用することができる。

[0031] 次に、本発明の半導体装置について説明する。

本発明の半導体装置は、上記のフラッシュランプアニール用半導体基板、又は、上記のアニール基板を用いて作製された半導体装置である。

本発明のフラッシュランプアニール用半導体基板、又は、本発明のアニール基板を用いて作製された半導体装置であれば、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を確実に防止でき、高い歩留まりを

得ることができる高性能なものとすることができる。

[0032] 次に、本発明の半導体装置の製造方法について説明する。

本発明の半導体装置の製造方法は、半導体基板表面に p-n 接合を形成する工程であって、イオン注入を行い、その後フラッシュランプアニールを行い、イオン注入欠陥を回復させる工程を含み、上記のアニールを、炭素濃度が 0.5 ppm 以下の半導体基板を用いて行っている。

イオン注入後のフラッシュランプアニールを、炭素濃度が 0.5 ppm 以下の半導体基板を用いて行うことで、半導体基板表面における p-n 接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。

[0033] (実験例)

炭素濃度の低い単結晶シリコンウェーハ（炭素濃度：0.05 ppm）と、炭素濃度の高い単結晶シリコンウェーハ（炭素濃度：1 ppm）を準備し、これらにボロンをイオン注入した。このイオン注入により点欠陥がシリコン基板中に形成された。

その後、イオン注入による欠陥の回復と活性化のためにフラッシュランプアニールを行い、イオン注入による欠陥の回復状況を調査した。

[0034] 透過型電子顕微鏡（以下、TEMと称する）観察による評価では、イオン注入した領域には、どちらの水準にも欠陥は観察されなかった。一方、カソードルミネッセンス（以下、CLと称する）を用いた評価では、炭素濃度の高い単結晶シリコンウェーハにおいてブロードな特徴ある発光が観察されるが、炭素濃度の低いシリコン基板においては、シリコンのバンド端発光に起因するTO線（波長が1120nm付近のピークに相当）以外は観察されなかった（図1参照）。

TEM観察による評価と、CLを用いた評価との検出感度の違いは、以下の理由によるものと考えられる。すなわち、TEMは観察領域が狭い上に、点欠陥を像として捉えることが難しい一方で、CLは走査型電子顕微鏡（SEM）を用いているため観察領域（特に深さ方向）が大きく、また原理的に深い準位の発光中心を検出するため、検出感度が高い。

[0035] さらに、炭素濃度が0.1 ppm、0.2 ppm、0.4 ppm、0.5 ppm、0.6 ppm、0.7 ppm、0.8 ppmのシリコン基板についても、同様にして、CLを用いた評価を行った。

図2は、CLのブロードな発光スペクトルの最大強度と、基板の炭素濃度との関係を示す図である。

図2からわかるように、0.5 ppm以下の炭素濃度であればCL発光がない、すなわち、イオン注入により形成された欠陥が回復している。

[0036] 基板の炭素濃度が低くなるとイオン注入欠陥の残留が少なくなる理由として以下のことが考えられる。すなわち、炭素は比較的原子半径が小さく、炭素が存在する箇所には歪が存在するためイオン注入で生じた格子間シリコンが集まりやすくなる。従って、基板の炭素濃度が低くなれば、格子間シリコンが集まりやすい領域が減るので、イオン注入欠陥の残留が少なくなる。

また、イオン注入欠陥が残留している場合に、ブロードな特徴ある発光が観測される理由として以下のことが考えられる。すなわち、フラッシュランプアニールを行った場合には、イオン注入欠陥を回復させる反応途中をクエンチしたような状況となり、複雑なCLスペクトルを示す。

実施例

[0037] 以下、実施例、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

[0038] (実施例1)

試料として、多結晶原料及び石英ルツボは高純度のものを用い、ボロンのみをドーピングして製造したp型で直径200mmのシリコン単結晶から切り出した単結晶シリコンウェーハを用いた。この単結晶シリコンウェーハの抵抗率は $10\ \Omega \cdot \text{cm}$ 、炭素濃度は0.05 ppmであった。

このウェーハにボロンを10 keVで $5 \times 10^{13}\ \text{atoms}/\text{cm}^2$ のイオン注入を行い、予備加熱500°Cでキセノンランプを光源としたフラッシュランプアニールを照射エネルギー $22\ \text{J}/\text{cm}^2$ 、照射時間1.4ミリ秒、照射温度1200°Cの条件で施した。その後、CLにてイオン注入欠陥を評価

したところ、図1に示すようにシリコンのバンド端発光に起因するTO線以外は観察されなかった。

[0039] 同じ基板を準備し、1000°CのPyro（水蒸気）雰囲気中で300nmの厚さの酸化を行い、これにフォトリソグラフィーを行い酸化膜に窓明けを行った。なお、フォトリソグラフィー後の酸化膜エッチングには、フッ酸によるウエットエッチングを用いた。

この後、このウェーハにボロンを10keVで 5×10^{13} atoms/cm²のイオン注入を行い、次にリンを3keVで 5×10^{14} atoms/cm²のイオン注入を行い、その後予備加熱500°Cでキセノンランプを光源としたフラッシュランプアニールを照射エネルギー22J/cm²、照射時間1.4ミリ秒、照射温度1200°Cの条件で施しp-n接合を形成した。

p-n接合部の面積はそれぞれ4mm²とした。p-n接合部で測定した逆方向リーク電流値は15pAであった。

[0040] （実施例2）

試料として、ボロンと微量の炭素をドーピングして製造したシリコン単結晶から切り出した単結晶シリコンウェーハを用いた。このときの単結晶シリコンウェーハの炭素濃度は0.5ppmaであった。

このウェーハにボロンを10keVで 5×10^{13} atoms/cm²のイオン注入を行い、予備加熱500°Cでキセノンランプを光源としたフラッシュランプアニールを照射エネルギー22J/cm²、照射時間1.4ミリ秒、照射温度1200°Cの条件で施した。この後、CLにてイオン注入欠陥を評価したところ、図1の炭素濃度が0.05ppmaの水準と同様に、シリコンのバンド端発光に起因するTO線以外は観察されなかった。

[0041] 同じ基板を準備し、実施例1と同様にしてp-n接合を形成した。

p-n接合部の面積はそれぞれ4mm²とした。p-n接合部で測定した逆方向リーク電流値は15pAであった。

[0042] （比較例1）

試料として実施例2と同様にボロンと微量の炭素をドーピングして製造したシ

リコン単結晶から切り出した単結晶シリコンウェーハを用いた。ただし、このときの単結晶シリコンウェーハの炭素濃度は1 ppmであった。

このウェーハにボロンを10 keVで 5×10^{13} atoms/cm²のイオン注入を行い、予備加熱500°Cでキセノンランプを光源としたフラッシュランプアニールを照射エネルギー22 J/cm²、照射時間1.4ミリ秒、照射温度1200°Cの条件で施した。この後、CLにてイオン注入欠陥を評価したところ、図1に示すように、ブロードな特徴ある発光が観察された。

[0043] 同じ基板を準備し、実施例1と同様にしてp-n接合を形成した。

p-n接合部の面積はそれぞれ4 mm²とした。p-n接合部で測定した逆方向リーク電流値は200 pAであった。

[0044] 炭素濃度が0.5 ppm以下である実施例1-2の水準では、CLによるイオン注入欠陥評価でシリコンのバンド端発光に起因するTO線以外の発光が観察されず、p-n接合部のリーク電流は小さくなっているが、炭素濃度が1 ppmの比較例1の水準では、CLによるイオン注入欠陥評価でブロードな特徴ある発光が観察され、p-n接合部のリーク電流が大きくなっていることがわかる。


[0045] 従って、炭素濃度が0.5 ppm以下である基板を用いれば、イオン注入後のアニールとして、フラッシュランプアニールを用いた場合に、半導体基板表面におけるp-n接合形成時のイオン注入欠陥の残留を確実に防止でき、p-n接合部のリーク電流値を低く抑えることができ、高い歩留まりを得ることができることがわかる。

[0046] なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。


請求の範囲

- [請求項1] イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるフラッシュランプアニール用半導体基板であって、前記半導体基板の炭素濃度が0.5ppm以下であることを特徴とするフラッシュランプアニール用半導体基板。
- [請求項2] 前記半導体基板がシリコンからなることを特徴とする請求項1に記載のフラッシュランプアニール用半導体基板。
- [請求項3] 請求項1又は請求項2に記載のフラッシュランプアニール用半導体基板を用いて作製されたものであることを特徴とする半導体装置。
- [請求項4] イオン注入を行い半導体基板表面にp-n接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させたアニール基板であって、
 前記アニール基板は、基板表面に前記p-n接合を有し、炭素濃度が0.5ppm以下であることを特徴とするアニール基板。
- [請求項5] 前記アニール基板がシリコンからなることを特徴とする請求項4に記載のアニール基板。
- [請求項6] 請求項4又は請求項5に記載のアニール基板を用いて作製されたものであることを特徴とする半導体装置。
- [請求項7] 半導体基板表面にp-n接合を形成する工程であって、イオン注入を行い、その後フラッシュランプアニールを行い、イオン注入欠陥を回復させる工程を含み、
 前記アニールを、炭素濃度が0.5ppm以下の半導体基板を用いて行うことを特徴とする半導体装置の製造方法。

[図1]



[図2]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/000319

A. CLASSIFICATION OF SUBJECT MATTER H01L21/265(2006.01)i, H01L21/26(2006.01)i														
According to International Patent Classification (IPC) or to both national classification and IPC														
B. FIELDS SEARCHED														
Minimum documentation searched (classification system followed by classification symbols) H01L21/265, H01L21/26														
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched														
<table border="0"> <tr> <td>Jitsuyo Shinan Koho</td> <td>1922-1996</td> <td>Jitsuyo Shinan Toroku Koho</td> <td>1996-2015</td> </tr> <tr> <td>Kokai Jitsuyo Shinan Koho</td> <td>1971-2015</td> <td>Toroku Jitsuyo Shinan Koho</td> <td>1994-2015</td> </tr> </table>			Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015	Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015				
Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015											
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015											
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)														
C. DOCUMENTS CONSIDERED TO BE RELEVANT														
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.												
Y A	JP 05-339093 A (Fujitsu Ltd.), 21 December 1993 (21.12.1993), paragraphs [0002] to [0015] (Family: none)	1-3, 7 4-6												
Y A	JP 03-184345 A (Nippon Steel Corp.), 12 August 1991 (12.08.1991), claims; page 1, right column, line 1 to page 2, lower left column, line 10 (Family: none)	1-3, 7 4-6												
Y A	JP 2002-198322 A (Ushio Inc.), 12 July 2002 (12.07.2002), paragraphs [0001] to [0005] (Family: none)	1-3, 7 4-6												
<input checked="" type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.														
<table border="0"> <tr> <td>* Special categories of cited documents:</td> <td>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</td> </tr> <tr> <td>"A" document defining the general state of the art which is not considered to be of particular relevance</td> <td>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</td> </tr> <tr> <td>"E" earlier application or patent but published on or after the international filing date</td> <td>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</td> </tr> <tr> <td>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</td> <td>"&" document member of the same patent family</td> </tr> <tr> <td>"O" document referring to an oral disclosure, use, exhibition or other means</td> <td></td> </tr> <tr> <td>"P" document published prior to the international filing date but later than the priority date claimed</td> <td></td> </tr> </table>			* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention	"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone	"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art	"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family	"O" document referring to an oral disclosure, use, exhibition or other means		"P" document published prior to the international filing date but later than the priority date claimed	
* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention													
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone													
"E" earlier application or patent but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art													
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family													
"O" document referring to an oral disclosure, use, exhibition or other means														
"P" document published prior to the international filing date but later than the priority date claimed														
Date of the actual completion of the international search 21 April 2015 (21.04.15)	Date of mailing of the international search report 28 April 2015 (28.04.15)													
Name and mailing address of the ISA/ Japan Patent Office 3-4-3, Kasumigaseki, Chiyoda-ku, Tokyo 100-8915, Japan	Authorized officer Telephone No.													

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/000319

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2005-347704 A (Toshiba Corp.), 15 December 2005 (15.12.2005), paragraphs [0003] to [0006] & US 2005/0272228 A1	1-3, 7 4-6

A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. H01L21/265(2006.01)i, H01L21/26(2006.01)i		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. H01L21/265, H01L21/26		
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2015年 日本国実用新案登録公報 1996-2015年 日本国登録実用新案公報 1994-2015年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 05-339093 A (富士通株式会社) 1993. 12. 21, 段落【0002】-【0015】 (ファミリーなし)	1-3, 7 4-6
Y A	JP 03-184345 A (新日本製鐵株式会社) 1991. 08. 12, 特許請求の範 囲, 第1頁右欄第1行~第2頁左下欄第10行 (ファミリーなし)	1-3, 7 4-6
Y A	JP 2002-198322 A (ウシオ電機株式会社) 2002. 07. 12, 段落【0001】 -【0005】 (ファミリーなし)	1-3, 7 4-6
<input checked="" type="checkbox"/> C欄の続きにも文献が列挙されている。 <input type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー 「A」 特に関連のある文献ではなく、一般的技術水準を示すもの 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」 口頭による開示、使用、展示等に言及する文献 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献 「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」 同一パテントファミリー文献		
国際調査を完了した日 21. 04. 2015	国際調査報告の発送日 28. 04. 2015	
国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 右田 勝則 電話番号 03-3581-1101 内線 3559	50 9173

C (続き) . 関連すると認められる文献		
引用文献の カテゴリ*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2005-347704 A (株式会社東芝) 2005. 12. 15, 段落【0003】－【0006】 & US 2005/0272228 A1	1－3, 7 4－6