



(19) 대한민국특허청(KR)
 (12) 등록특허공보(B1)

(45) 공고일자 2010년01월25일
 (11) 등록번호 10-0938641
 (24) 등록일자 2010년01월18일

(51) Int. Cl.

G09G 3/30 (2006.01)

(21) 출원번호 10-2003-0003483
 (22) 출원일자 2003년01월18일
 심사청구일자 2007년12월21일
 (65) 공개번호 10-2003-0063196
 (43) 공개일자 2003년07월28일

(30) 우선권주장

JP-P-2002-00010848 2002년01월18일 일본(JP)
 JP-P-2002-00025065 2002년02월01일 일본(JP)

(56) 선행기술조사문헌

JP13051622 A*

JP13109399 A*

KR100166580 B1*

JP2001195015 A

*는 심사관에 의하여 인용된 문헌

(73) 특허권자

가부시키가이샤 한도오따이 에네루기 켄큐쇼
 일본국 가나가와肯 아쓰기시 하세 398

(72) 발명자

오사메미츠아키

일본국가나가와켄아쓰기시하세398가부시키가이샤
 한도오따이에네루기켄큐쇼내

안자이아야

일본국가나가와켄아쓰기시하세398가부시키가이샤
 한도오따이에네루기켄큐쇼내
 (뒷면에 계속)

(74) 대리인


황의만

전체 청구항 수 : 총 13 항

심사관 : 조기덕

(54) 발광장치**(57) 요 약**

본 발명은 TFT의 특성 편차가 영상의 화질에 거의 영향을 주지 않고 또한 고개구율을 실현하는 발광장치를 제공한다. 본 발명의 발광장치에서는, 화소부에 큰 용량(Cs)이 제공되지 않고, 그 대신, 구동용 TFT의 채널 길이와 채널 폭을 크게하고, 채널 용량을 용량(Cs)으로서 이용한다. 채널 길이를 채널 폭보다 매우 크게 함으로써 포화 영역에서의 전류 특성을 개선시킬 수 있고, 구동용 TFT에 높은 V_{GS} 를 인가하여 소망의 드레인 전류를 얻을 수 있다. 따라서, 구동용 TFT의 드레인 전류가 스레시홀드 전압의 변동에 의해 거의 영향을 받지 않게 된다. 또한, 화소의 레이아웃시, 격벽 아래에 배선을 배치하고, 구동용 TFT를 그 배선 아래에 배치하는 것에 의해, 구동용 TFT의 크기 증가에도 불구하고 개구율의 감소를 방지할 수 있다. 3-트랜지스터형 화소의 경우에는, 스위칭용 TFT와 소거용 TFT를 직선형으로 배치하는 것에 의해 개구율을 더욱 증가시킬 수 있다.

대 표 도 - 도11

(72) 발명자

고야마준

일본국가나가와켄아쓰기시하세398가부시키가이샤한
도오따이에네루기켄큐쇼내

우다가와마코토

일본국가나가와켄아쓰기시하세398가부시키가이샤한
도오따이에네루기켄큐쇼내

하야카와마사히코

일본국가나가와켄아쓰기시하세398가부시키가이샤한
도오따이에네루기켄큐쇼내

야마자키순페이

일본국가나가와켄아쓰기시하세398가부시키가이샤한
도오따이에네루기켄큐쇼내

특허청구의 범위

청구항 1

소스 신호선;

전류 공급선;

제1 발광소자;

제2 발광소자; 및

게이트 절연막과; 게이트 전극과; 채널 형성 영역과, 소스 영역과, 드레인 영역을 포함하는 반도체층을 포함하는 제1 트랜지스터를 포함하고,

상기 소스 영역과 상기 드레인 영역은 상기 제1 발광 소자와 상기 전류 공급선에 전기적으로 접속되어 있으며,

상기 소스 신호선, 상기 전류 공급선, 및 상기 제1 트랜지스터는 상기 제1 발광소자와 상기 제2 발광소자 사이에서 절연막에 의해 덮여 있고,

상기 제1 트랜지스터의 게이트-소스간 전압을 보유하기 위한 용량은 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 상기 채널 형성 영역을 구비하고,

상기 전류 공급선이 상기 반도체층과 겹쳐 있는, 발광장치.

청구항 2

소스 신호선;

전류 공급선;

제1 발광소자;

제2 발광소자; 및

게이트 절연막과; 게이트 전극과; 채널 형성 영역과, 소스 영역과, 드레인 영역을 포함하는 반도체층을 포함하는 제1 트랜지스터를 포함하고,

소스 영역과 드레인 영역은 상기 제1 발광 소자와 상기 전류 공급선에 전기적으로 접속되어 있고,

상기 소스 신호선, 상기 전류 공급선, 및 상기 제1 트랜지스터는 상기 제1 발광소자와 상기 제2 발광소자 사이에서 절연막에 의해 덮여 있고,

상기 제1 트랜지스터의 게이트-소스간 전압을 보유하기 위한 용량은 상기 게이트 절연막을 사이에 두고 상기 게이트 전극과 상기 채널 형성 영역을 구비하고,

상기 소스 신호선이 상기 제1 트랜지스터와 겹쳐 있는, 발광장치.

청구항 3

제 1 항 또는 제 2 항에 있어서,

상기 제1 트랜지스터의 상기 반도체층의 채널 형성 영역 전체가 상기 제1 발광소자와 상기 제2 발광소자 사이에서 상기 절연막에 의해 덮여 있는, 발광장치.

청구항 4

제 1 항 또는 제 2 항에 있어서,

상기 소스 신호선이 상기 반도체층과 겹쳐 있는, 발광장치.

청구항 5

제 1 항 또는 제 2 항에 있어서,

상기 반도체층이 채널 길이 L 및 채널 폭 W 를 가질 때, $L \times W > 200 \mu\text{m}^2$ 인, 발광장치.

청구항 6

제 1 항 또는 제 2 항에 있어서,

상기 제1 트랜지스터의 게이트-소스간 전압이 V_{GS} , 상기 제1 트랜지스터의 소스-드레인간 전압이 V_{DS} , 상기 제1 트랜지스터의 스레시홀드 전압이 V_{th} 일 때, 상기 제1 트랜지스터가 $|V_{DS}| < |V_{GS}| - |V_{th}|$ 를 만족하도록 구동되는, 발광장치.

청구항 7

제 1 항 또는 제 2 항에 있어서,

상기 제1 트랜지스터의 게이트-소스간 전압이 V_{GS} , 상기 제1 트랜지스터의 소스-드레인간 전압이 V_{DS} , 상기 제1 트랜지스터의 스레시홀드 전압이 V_{th} 일 때, 상기 제1 트랜지스터가, $|V_{DS}| \geq |V_{GS}| - |V_{th}|$ 를 만족하고 또한 $|V_{GS}|$ 가 4 V 이상 14 V 이하가 되도록 구동되는, 발광장치.

청구항 8

제 1 항 또는 제 2 항에 있어서,

상기 반도체층이 채널 길이 L 및 채널 폭 W 를 가질 때, $L > 5W$ 인, 발광장치.

청구항 9

제 1 항 또는 제 2 항에 있어서,

제3 발광소자;

상기 제2 발광소자에 전기적으로 접속된 제2 트랜지스터; 및

상기 제3 발광소자에 전기적으로 접속된 제3 트랜지스터를 더 포함하고,

상기 제1 발광소자가 적색 광을 발광하고,

상기 제2 발광소자가 녹색 광을 발광하고,

상기 제3 발광소자가 청색 광을 발광하고,

상기 제1 내지 제3 트랜지스터 각각이 채널 길이 L 및 채널 폭 W 를 가질 때, 상기 제1 트랜지스터의 L/W , 상기 제2 트랜지스터의 L/W , 및 상기 제3 트랜지스터의 L/W 가 서로 다른, 발광장치.

청구항 10

제 1 항 또는 제 2 항에 있어서,

소스 영역과 드레인 영역을 구비한 제2 트랜지스터; 및

소스 영역과 드레인 영역을 구비한 제3 트랜지스터를 더 포함하고,

상기 제2 트랜지스터의 상기 드레인 영역은 상기 제1 트랜지스터의 상기 게이트 전극에 전기적으로 접속되어 있고,

상기 제3 트랜지스터의 상기 드레인 영역은 상기 제1 트랜지스터의 상기 게이트 전극과 상기 제2 트랜지스터의 상기 드레인 영역에 전기적으로 접속되어 있고,

상기 제3 트랜지스터의 상기 소스 영역은 상기 전류 공급선에 전기적으로 접속되어 있는, 발광장치.

청구항 11

제 10 항에 있어서,

상기 제2 트랜지스터와 상기 제3 트랜지스터는, 상기 제2 트랜지스터의 상기 소스 영역에서의 어느 일 지점, 상기 제2 트랜지스터의 상기 드레인 영역에서의 어느 일 지점, 상기 제3 트랜지스터의 상기 소스 영역에서의 어느 일 지점, 및 상기 제3 트랜지스터의 상기 드레인 영역에서의 어느 일 지점이 하나의 직선 상에 위치하도록 배치되어 있는, 발광장치.

청구항 12

제 1 항 또는 제 2 항에 따른 발광장치를 이용하는 전자 기기로서,

상기 전자 기기가, 전계발광(EL) 표시장치, 디지털 스틸 카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 기록 매체를 구비한 휴대형 화상 재생장치, 고글형 디스플레이, 비디오 카메라, 휴대 전화기로 이루어진 군에서 선택되는, 전자 기기.

청구항 13

제 1 항 또는 제 2 항에 있어서,

상기 반도체 층은 U자형, S자형, 나선형 또는 구불구불한 형상으로 형성되어 있는, 발광장치.

청구항 14

삭제

청구항 15

삭제

청구항 16

삭제

청구항 17

삭제

청구항 18

삭제

청구항 19

삭제

청구항 20

삭제

청구항 21

삭제

청구항 22

삭제

청구항 23

삭제

청구항 24

삭제

청구항 25

삭제

청구항 26

삭제

청구항 27

삭제

청구항 28

삭제

청구항 29

삭제

청구항 30

삭제

청구항 31

삭제

청구항 32

삭제

청구항 33

삭제

청구항 34

삭제

청구항 35

삭제

청구항 36

삭제

청구항 37

삭제

청구항 38

삭제

청구항 39

삭제

청구항 40

삭제

청구항 41

삭제

청구항 42

삭제

청구항 43

삭제

청구항 44

삭제

청구항 45

삭제

청구항 46

삭제

청구항 47

삭제

청구항 48

삭제

청구항 49

삭제

청구항 50

삭제

청구항 51

삭제

청구항 52

삭제

청구항 53

삭제

청구항 54

삭제

청구항 55

삭제

청구항 56

삭제

청구항 57

삭제

청구항 58

삭제

청구항 59

삭제

청구항 60

삭제

청구항 61

삭제

청구항 62

삭제

청구항 63

삭제

청구항 64

삭제

청구항 65

삭제

청구항 66

삭제

청구항 67

삭제

청구항 68

삭제

청구항 69

삭제

청구항 70

삭제

청구항 71

삭제

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- <30> 본 발명은 일렉트로루미네스цен스(electroluminescence(전계발광): EL) 소자, 및 기판 상에 박막트랜지스터(이하, TFT라 표기함)를 형성하여 제조한 전자 표시장치의 구동방법에 관한 것이다. 특히, 본 발명은 반도체 소자(반도체 박막을 이용한 소자)를 사용한 발광장치에 관한 것이다. 또한, 본 발명은 그 발광장치를 표시부로서 사용하는 전자 기기에 관한 것이다.
- <31> 본 명세서에서, EL 소자는 일중항 여기자로부터의 발광(형광)을 이용하는 것과 삼중항 여기자로부터의 발광(인광)을 이용하는 것 모두를 포함하는 것으로 한다.
- <32> 최근, 자기발광형 소자로서 EL 소자를 가지는 발광장치의 개발이 활발히 이루어지고 있다. 발광장치는 액정표시장치와 달리 자기발광형이다. EL 소자는 한 쌍의 전극(양극과 음극) 사이에 EL 충이 개재된 구조로 되어 있다.
- <33> 발광장치의 형식으로서는, 패시브 매트릭스형과 액티브 매트릭스형이 있는데, 고해상도화에 따른 화소수의 증가나 동화상 표시를 위해 고속 동작이 요구되는 경우에는 액티브 매트릭스형이 적합하다.
- <34> 액티브 매트릭스형 유기 EL 패널의 각 화소에는, 전압을 보유하기 위해 용량(Cs)이 제공되어 있다. 화소 구성의 실제예를 도 12(A)에 나타내고, 그의 등가회로를 도 12(B)에 나타내고 있다. 일본 공개특허공고 평8-234683호 공보에 개시되어 있는 바와 같이, 용량(Cs)은 커지는 경향이 있고, 이에 따라, 유기 EL의 발광 면적이 작아지게 된다. 용량(Cs) 이외에도, 화소를 구성하는 TFT, 배선, 콘택트, 격벽 등의 형상이나 수, 배치 방법이 발광 면적을 작게 하는 요인이 되고 있다. 발광 면적이 작아짐에 따라, 전류 밀도가 높아지고, 유기 EL의 신뢰성이 현저하게 저하된다.
- <35> 또한, 개구율을 가능한 한 많이 확보하고자 개구부를 복잡한 형상으로 하면, 유기 EL 발광부의 수축(shrink)을 조장할 수도 있다. 여기서, EL 발광부의 수축이란 EL 충이 물리적으로 수축하는 상태가 아니라, EL 소자의 유효 면적(EL 소자가 발광하고 있는 부분의 면적)이 단부부터 서서히 축소되어 가는 상태를 말한다. 즉, 개구부의 형상이 복잡해지면, 단부의 길이가 개구부의 면적에 비해 길어지게 되어 수축을 조장하게 된다.
- <36> 도 20은 액티브 매트릭스형 EL 표시장치의 화소부의 구성의 일 예를 나타낸다. 점선(2300)으로 둘러싸인 부분이 화소부로서, 다수의 화소를 가지고 있다. 점선(2310)으로 둘러싸인 부분이 1 화소이다.
- <37> 게이트 신호선 구동회로로부터 선택 신호가 입력되는 게이트 신호선(G1, G2, ..., Gy)은 각 화소에 포함된 스위치용 TFT(2301)의 게이트 전극에 접속되어 있다. 또한, 각 화소에 포함된 스위칭용 TFT(2301)의 소스 영역과 드레인 영역 중의 한쪽이 소스 신호선 구동회로로부터 신호가 입력되는 소스 신호선(S1~Sx)에 접속되고, 다른 한쪽이 구동용 TFT(2302)의 게이트 전극에 접속되어 있다. 각 화소에 포함된 구동용 TFT(2302)의 소스 영역과 드레인 영역 중의 한쪽은 전류 공급선(V1, V2, ..., Vx)에 접속되고, 다른 한쪽은 각 화소에 포함된 EL 소자(2304)의 한쪽 전극에 접속되어 있다. 또한, 표시 기간 중에 구동용 TFT(2302)의 게이트-소스간 전압을 유지하기 위한 용량수단(2303)을 각 화소에 구비할 수도 있다.
- <38> EL 소자(2304)는 양극, 음극, 그 양극과 음극 사이에 마련된 EL 충을 가지고 있다. EL 소자(2304)의 양극이 구동용 TFT(2302)의 소스 영역 또는 드레인 영역에 접속되어 있는 경우, EL 소자(2304)의 양극이 화소 전극으로서 작용하고, 음극이 대향 전극으로서 작용한다. 반대로, EL 소자(2304)의 음극이 구동용 TFT(2302)의 소스 영역 또는 드레인 영역에 접속되어 있는 경우, EL 소자(2304)의 음극이 화소전극으로서 작용하고, 양극이 대향 전극으로서 작용한다.
- <39> 또한, 본 명세서에서, 대향 전극의 전위를 대향 전위라 한다. 또한, 대향 전극에 대향 전위를 부여하는 전원을 대향 전원이라 부른다. 화소 전극의 전위와 대향 전극의 전위와의 전위차가 EL 구동 전압이고, 이 EL 구동 전압이 화소 전극과 대향 전극 사이에 개재된 EL 충에 인가된다.
- <40> 이와 같은 발광장치의 제조 표시 방법으로서, 아날로그 제조방식과 디지털 제조방식을 들 수 있다.
- <41> 다음에, 아날로그 제조방식과 디지털 제조방식 각각의 경우, Cs를 마련하는 경우의 값에 대해 설명한다.
- <42> 아날로그 제조방식의 경우에는, 일반적으로 1 프레임 기간에 한번 각 화소에 아날로그 영상신호가 기입된다. 아날로그 영상신호는 아날로그 전압 또는 아날로그 전류의 형태로 화소에 입력된다. 아날로그 전압의

경우에는, 기입된 아날로그 전압이 그대로 각 화소의 용량에 저장되고, 1 프레임 기간(프레임 주파수 60 Hz의 경우 1 프레임 기간의 길이는 16.66 ms)동안 유지되어야 한다. 아날로그 전류의 경우에는, 기입된 전류가 각 화소 내에서 일단 아날로그 전압으로 변환된다. 그 아날로그 전압은 1 프레임 기간동안 유지되어야 한다.

<43> 디지털 계조방식의 경우에는, 상기한 바와 같이, 디지털 영상신호가 1 프레임 기간에 다수(n) 번 기입되어야 한다. 4비트 계조의 경우, n = 4회 이상, 6비트 계조의 경우에는 n = 6회 이상이 된다. 따라서, 1 프레임 기간에서 분할된 n개의 서브프레임(sub-frame)들 중 최장 서브프레임의 기간동안 아날로그 전압이 유지되어야 한다.

<44> 다음에, 구동용 TFT와 EL 소자의 관계에 대하여 설명한다.

<45> 도 15(A)에 도시한 바와 같이, 각 화소의 전류 공급선과 대향 전원 사이에는 구동용 TFT(1505)와 EL 소자(1506)가 직렬로 접속되어 있다. EL 소자(1506)에 흐르는 전류는, 도 15(B)의 구동용 TFT의 Vd-Id 곡선과 EL 소자(V-I) 곡선의 교점이 동작점이 되고, 그 때의 구동용 TFT(1505)의 소스-드레인간 전압과 EL 소자(1505)의 양 전극간의 전압에 따라 전류가 흐른다.

<46> 구동용 TFT(1505)의 게이트-소스간 전압($|V_{GS}|$)이 소스-드레인간 전압($|V_{DS}|$)보다 스레시홀드 전압분 이상 크면, 구동용 TFT(1505)는 선형 영역에서 동작(정전압 구동)하고, 구동용 TFT(1505)의 게이트-소스간 전압($|V_{GS}|$)이 소스-드레인간 전압($|V_{DS}|$)보다 작으면, 구동용 TFT(1505)는 포화 영역에서 동작(정전류 구동)한다.

<47> 구동용 TFT(1505)가 선형 영역에서 동작하는 경우, 즉, 동작점에서의 구동용 TFT(1505)의 동작이 선형 영역에 포함되는 경우에는, 구동용 TFT(1505)의 $|V_{DS}|$ 가 EL 소자(1506)의 양 전극 사이의 전압($|V_{EL}|$)보다 매우 작아지고, 구동용 TFT(1505)의 특성 편차가 EL 소자(1506)를 통해 흐르는 전류에 거의 영향을 미치지 않는다. 그러나, 온도 변화나 경시 변화에 의해 EL 소자(1506)의 저항이 변화하면, 전류도 그 영향을 받아 변화한다. 예를 들어, 도 16(A)에 도시한 바와 같이, EL 소자(1506)가 열화되고 그의 전압-전류 특성이 1601으로부터 1602로 변화하면, 동작점 또한 1603으로부터 1604로 시프트(shift)한다. 이 때, 구동용 TFT(1505)가 선형 영역에서 동작하고 있으면, EL 소자(1506)를 통해 흐르는 전류값이 동작점의 시프트에 따라 ΔI_D 만큼 감소하게 된다. 따라서, 휘도가 저하된다.

<48> 이에 반해, 구동용 TFT(1505)가 포화 영역에서 동작하는 경우에는, 도 16(B)에 도시한 바와 같이, EL 소자의 열화에 의해 EL 소자(1506)의 전압-전류 특성이 1611으로부터 1612로 변화해도, 구동용 TFT(1505)의 드레인 전류(I_{DS})가 일정하기 때문에, 동작점이 1613으로부터 1614로 변화해도 EL 소자(1506)에는 일정한 전류가 흐른다. 따라서, 휘도의 변동이 구동용 TFT(1505)를 선형 영역에서 동작시켰을 때에 비해 적다.

<49> 구동용 TFT의 채널 길이 및 채널 폭을 설정하고, 구동용 TFT 및 EL 소자의 특성 및 구동 전압을 선택함으로써, 동작점을 모두 포화 영역으로 가져올 수도 있다.

<50> 그러나, 구동용 TFT(1505)가 포화 영역에서 동작될 때, EL 소자(1506)에 흐르는 전류값은 TFT의 $V_{GS}-I_{DS}$ 특성에만 의존하기 때문에, 구동용 TFT(1505)의 특성 편차가 그대로 EL 소자(1506)의 발광 휘도의 편차에 반영된다. 또한, 보유 기간 중의 게이트-소스간 전압(V_{GS})의 변화도 전류에 크게 영향을 미친다. 포화 영역에서의 드레인 전류(I_{DS})는 아래의 식 (1)로 표시된다.

수학식 1

$$I_{DS} = \beta / 2 \times (V_{GS} - |V_{th}|)^2 \quad \text{--- (1)}$$

<51> 스위칭용 TFT(1504)의 오프 누설 전류에 의해, 구동용 TFT(1505)의 게이트 전극의 전하는 소스 신호선(1501)으로 누설되고, 이에 수반하여 구동용 TFT의 게이트-소스간 전압($|V_{GS}|$)가 변화하기 때문에, 드레인 전류(I_{DS})도 변화한다. 따라서, 스위칭용 TFT(1504)로부터의 전하의 누설에 의한 구동용 TFT의 V_{GS} 손실을 보완하기 위해 용량이 필요하게 된다. 이것을 용량이라 부른다. 용량의 크기는 구동용 TFT의 $V_{GS}-I_{DS}$ 특성과, EL 소자(1506)의 휘도가 1계조 만큼 변화함에 따른 전류값의 변화량 ΔI_{EL} 의 관계에 의해 정해진다. 식 (1)에서도 알 수 있는 바와 같이, 드레인 전류(I_{DS})는 V_{GS} 의 2승에 비례하여 변하기 때문에, 드레인 전류(I_{DS})의 변화는 게이트-소스간 전압 $|V_{GS}|$ 의 변화에 매우 민감하다. ΔI_{EL} 로부터, 구동용 TFT(1505)에 허용되는 게이트-소스간 전압(V_{GS})의 변화

량(ΔV_{GS})이 얻어진다. 용량의 필요한 크기는 스위칭용 TFT의 오프 누설 전류값(I_{off}) 및 보유 시간으로부터 아래의 식 (2) 및 식 (3)을 이용하여 결정된다.

수학식 2

$$<53> \quad I_{OFF} = C \Delta V_{GS} / \Delta t \quad ---- (2)$$

수학식 3

$$<54> \quad C_s = I_{OFF} \times \Delta t / \Delta V_{GS} \quad ---- (3)$$

<55> 여기서, Δt 는 매우 짧은 시간이고, ΔV_{GS} 는 구동용 TFT(1505)의 게이트-소스간 전압의 증가분이다.

<56> 1 프레임 기간에 다수 회의 기입 동작을 수행하는 디지털 계조 방식에 비해, 아날로그 계조 방식은 1 프레임 기간에 1회만 기입 동작이 행해지므로, 보유 시간이 길어져, 더욱 큰 용량이 필요하게 된다.

<57> 또한, 상기한 이유로 인해, 각 화소의 구동용 TFT의 채널 길이는 길게 유지될 필요가 있고, 구동용 TFT의 사이즈가 커짐으로써 개구율이 저하된다.

발명이 이루고자 하는 기술적 과제

<58> 본 발명은 상기한 문제점을 감안하여 이루어진 것으로서, 구동용 TFT의 편차가 영상의 화질에 거의 영향을 주지 않고 또한 고개구율을 실현하는 발광장치를 제공하는 것을 목적으로 한다.

<59> 상기 목적을 위해, 본 발명에서는 이하와 같은 수단을 강구하였다.

<60> 본 발명의 발광장치에서는, 화소부에 큰 용량(C_s)을 마련하지 않고, 그 대신, 구동용 TFT의 채널 길이 및 채널 폭을 크게 하고, 구동용 TFT의 게이트 전극과 채널 형성 영역 사이의 용량(채널 용량)을 용량(C_s)으로서 이용한다.

<61> 도 18에 도시된 바와 같이, TFT의 게이트 전극(1804)은 게이트 절연막(1803)을 사이에 두고 게이트 전극(1804), 소스 전극(1807), 드레인 전극(1808)으로 구성되어 있다. 그 때문에, 각 단자간 그리고 게이트 전극(1804) · 소스 전극(1807) · 소스 영역(1802a)간에는 게이트-소스간 용량(1811, 1812)이 본질적으로 존재하고, 게이트 전극(1804) · 드레인 전극(1808) · 드레인 영역(1802b)간에는 게이트-드레인간 용량(1813, 1814)이 본질적으로 존재한다.

<62> TFT를 ON으로 하는데 필요한 게이트-소스간 전압이 TFT의 게이트 전극(1804)과 소스 영역(1802a) 사이에 인가되면, 채널 형성 영역(1809)내에 채널(1810)이 형성되고 드레인 전류가 흐른다. 이 때, 게이트 전극(1804)과 채널 사이에 채널 용량(1815)이 발생한다.

<63> 게이트 전극(1804), 소스 전극(1807), 및 드레인 전극(1808)의 전압 조건에 따라 채널 영역이 변화하기 때문에, 채널 용량도 변화한다.

<64> 전압 조건에 따른 채널 영역의 변화를 도 17을 참조하여 설명한다. 여기서는 P채널형 TFT를 예로 들어 설명한다.

<65> 도 17(B)를 참조하면, TFT가 OFF 상태인 경우, 채널 형성 영역(1704)에 채널은 형성되지 않기 때문에 채널 용량은 무시될 수 있다.

<66> 다음에 도 17(C)를 참조하면, TFT를 선형 영역에서 동작시킬 경우, 소스와 드레인 사이의 전체 영역에 채널(1706)이 형성되고, 정공은 소스로부터 드레인을 향해 직선적으로 감소하도록 분포된다. 채널 형성 영역의 전체 반도체 표면에 정공이 존재하기 때문에, 충분한 채널 용량을 확보할 수 있다.

<67> 다음에 도 17(D)를 참조하면, TFT를 포화 영역에서 동작시킬 경우, 채널(1706)은 형성되지만, 드레인측의 반도체 표면에는 정공의 분포가 없는 상태가 된다. 그러나, 소스측의 반도체 표면에는 정공이 존재하기 때문에, 게이트와 소스 사이에 충분히 큰 용량을 확보할 수 있다.

<68> 또한, 화소를 레이아웃하는데 있어서, 격벽 아래에 배선을 배치하고, 그 배선 아래에 구동용 TFT를 배치함으로써, 구동용 TFT의 사이즈가 커져도 개구율을 확보할 수 있다. 또한, 3-트랜지스터형 화소의 경우, 스위칭용 TFT와 소거용 TFT를 직선형으로 배치함으로써, 개구율을 확보하고 단순한 개구부로 형성할 수 있다. 물론, 스

위치용 TFT와 소거용 TFT를 정확히 직선형으로 배치할 필요는 없다. 개구율을 높임으로써, EL 소자를 동일한 휘도로 해도 전류 밀도가 낮아져 열화 속도가 느려진다. 또한, 단순한 개구부로 함으로써, EL 소자가 수축(shrink)의 영향을 쉽게 받지 않게 된다.

<69> 이하, 본 발명의 구성을 설명한다.

<70> 본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 게이트 신호선, 전류 공급선, 스위칭용 트랜ジ스터, 및 구동용 트랜ジ스터를 가지고, 상기 구동용 트랜ジ스터의 게이트-소스간 전압을 유지하기 위한 용량은 상기 구동용 트랜ジ스터의 게이트 전극과 채널 형성 영역 사이의 용량에 의해 구성되는 것을 특징으로 하고 있다.

<71> 삭제

<72> 삭제

<73> 본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 게이트 신호선, 전류 공급선, 스위칭용 트랜ジ스터, 및 구동용 트랜ジ스터를 가지고, 상기 구동용 트랜ジ스터의 게이트-소스간 전압을 유지하기 위한 용량은 상기 구동용 트랜ジ스터의 게이트 전극과 소스 영역 사이, 또는 상기 구동용 트랜ジ스터의 게이트 전극과 드레인 영역 사이의 용량에 의해 구성되는 것을 특징으로 하고 있다.

<74> 삭제

<75> 삭제

<76> 삭제

<77> 본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 제1 및 제2 게이트 신호선, 전류 공급선, 스위칭용 트랜ジ스터, 소거용 트랜ジ스터, 및 구동용 트랜ジ스터를 가지고, 상기 구동용 트랜ジ스터의 게이트-소스간 전압을 유지하기 위한 용량은 상기 구동용 트랜ジ스터의 게이트 전극과 채널 형성 영역 사이의 용량에 의해 구성되는 것을 특징으로 한다.

<78> 삭제

<79> 삭제

<80> 삭제

<81> 본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 제1 및 제2 게이트 신호선, 전류 공급선, 스위칭용 트랜ジ스터, 소거용 트랜ジ스터, 및 구동용 트랜ジ스터를 가지고, 상기 구동용 트랜ジ스터의 게이트-소스간 전압을 유지하기 위한 용량은 상기 구동용 트랜ジ스터의 게이트 전극과 소스 전극 사이, 또는 상기 구동용 트랜ジ스터의 게이트 전극과 드레인 영역 사이의 용량에 의해 구성되는 것을 특징으로 하고 있다.

<82> 삭제

<83>

삭제

<84>

삭제

<85>

본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 게이트 신호선, 전류 공급선, 스위칭용 트랜지스터, 및 구동용 트랜지스터를 가지고, 상기 소스 신호선, 상기 전류 공급선, 및 상기 구동용 트랜지스터는 상기 다수의 화소의 인접하는 발광 지역들을 분리시키는 위치에 형성된 절연막과 겹치는 위치에 배치되어 있는 것을 특징으로 하고 있다.

<86>

삭제

<87>

삭제

<88>

삭제

<89>

본 발명의 발광장치는 발광 소자를 구비한 다수의 화소를 가지며, 다수의 화소 각각은 소스 신호선, 제1 및 제2 게이트 신호선, 전류 공급선, 스위칭용 트랜지스터, 및 구동용 트랜지스터를 가지고, 상기 소스 신호선, 상기 전류 공급선, 및 상기 구동용 트랜지스터는 상기 다수의 화소의 인접하는 발광 지역들을 분리시키는 위치에 형성된 절연막과 겹치는 위치에 배치되어 있는 것을 특징으로 하고 있다.

<90>

삭제

<91>

삭제

<92>

삭제

<93>

본 발명의 발광장치에서, 상기 스위칭용 트랜지스터와 상기 소거용 트랜지스터는 상기 스위칭용 트랜지스터의 소스 영역에서의 어느 일 지점과 드레인 영역에서의 어느 일 지점, 및 상기 소거용 트랜지스터의 소스 영역에서의 어느 일 지점과 드레인 영역에서의 어느 일 지점이 모두 하나의 직선 상에 포함되는 위치에 배치되어 있는 것을 특징으로 하고 있다.

<94>

본 발명의 발광장치에서, 상기 구동용 트랜지스터는 상기 소스 신호선의 일부 또는 상기 전류 공급선의 일부와 겹치는 위치에 배치되어 있는 것을 특징으로 하고 있다.

<95>

본 발명의 발광장치에서, 상기 구동용 트랜지스터의 채널 형성 영역을 형성하는 반도체층은 U자형, S자형, 나선형 또는 구불구불한 형상으로 형성되어 있는 것을 특징으로 하고 있다.

<96>

본 발명의 발광장치에서, 상기 구동용 트랜지스터의 채널 길이가 L, 채널 폭이 W일 때, $L \times W > 200 \mu\text{m}^2$ 인 것을 특징으로 하고 있다.

<97>

본 발명의 발광장치에서, 상기 구동용 트랜지스터의 게이트-소스간 전압이 V_{GS} , 소스-드레인간 전압이 V_{DS} , 스레시홀드 전압이 V_{th} 일 때, $|V_{DS}| < |V_{GS}| - |V_{th}|$ 가 되도록 상기 구동용 트랜지스터가 구동되는 것을 특징으로 하고 있다.

<98>

삭제

- <99> 본 발명의 발광장치에서, 상기 구동용 트랜지스터의 게이트-소스간 전압이 V_{GS} , 소스-드레인간 전압이 V_{DS} , 스레시홀드 전압이 V_{th} 일 때, $|V_{DS}| \geq |V_{GS}| - |V_{th}|$ 가 되도록 상기 구동용 트랜지스터가 구동되는 것을 특징으로 하고 있다.
- <100> 본 발명의 발광장치에서, 상기 구동용 트랜지스터는 그의 게이트-소스간 전압이 4 V 이상 14 V 이하가 되도록 구동되는 것을 특징으로 하고 있다.
- <101> 본 발명의 발광장치에서, 상기 구동용 트랜지스터의 채널 길이가 L, 채널 폭이 W일 때, $L > 5W$ 인 것을 특징으로 하고 있다.
- <102> 본 발명의 발광장치에서, 상기 구동용 트랜지스터의 채널 길이가 L, 채널 폭이 W일 때, 적색, 녹색, 청색을 각각 발광하는 화소들에 포함된 각 구동용 트랜지스터의 L/W가 서로 다른 것을 특징으로 하고 있다.

발명의 구성 및 작용

- <103> [실시형태 1]
- <104> 먼저, 도 1을 참조하여 본 실시형태를 설명한다. 여기서, 발광장치는 풀 컬러 표시를 하는 것으로 하고, 적색을 발광하는 화소(R)의 구동용 TFT의 소스 영역과 드레인 영역 중 한쪽은 적색용 전류 공급선에 접속되고, 녹색을 발광하는 화소(G)의 구동용 TFT의 소스 영역과 드레인 영역 중 한쪽은 녹색용 전류 공급선에 접속되고, 청색을 발광하는 화소(B)의 구동용 TFT의 소스 영역과 드레인 영역 중 한쪽은 청색용 전류 공급선에 접속되어 있다. RGB 각각의 EL 소자의 EL 재료는 줄무늬(stripe) 형상으로 개별적으로 도포된다.
- <105> 도 1에서, 격벽은 발광 지역(5007) 이외의 영역을 덮고 있고, 격벽(5020) 중 상기 줄무늬와 평행하게 형성된 격벽이 착색 마진(margin)이 된다. 이 때, 착색 마진용 격벽이 있는 장소는 발광 지역으로 이용될 수 없으므로, 격벽 아래에 소스 신호선(5001)과 전류 공급선(5003)을 배치한다. 그 다음, 소스 신호선(5001)과 전류 공급선(5003) 아래에 구동용 TFT(5005)를 배치한다. 여기서, 구동용 TFT(5005)를, 인접하는 화소가 가지는 소스 신호선 및 전류 공급선 아래에 배치하여도 무방하다.
- <106> 이와 같은 배치에서, 구동용 TFT의 게이트 전극은 전류 공급선의 일부와 겹치도록 배치된다. 전류 공급선은 항상 일정 전위로 고정되어 있기 때문에, 구동용 TFT의 게이트 전극과 전류 공급선 사이의 용량을 용량(Cs)의 일부로서 이용할 수도 있다.
- <107> 구동용 TFT(5005)는, 용량을 겹하고 또한 특성 편차도 억제하도록 채널 길이와 채널 폭이 커져 있다. 그러나, 구동용 TFT(5005)를 착색 마진용 격벽 아래에 배치함으로써, 채널 길이와 채널 폭이 커져도 개구율이 낮아지는 것을 피할 수 있다.
- <108> [실시형태 2]
- <109> 화소를 구성하기 위한 TFT가 3-트랜지스터형인 경우에는, 2개의 트랜지스터, 즉, 구동용 TFT를 제외한 스위칭용 TFT와 소거용 TFT를 직선형으로 배치함으로써, 개구율을 확보하고 더욱 단순한 개구부를 실현할 수 있다. 개구부를 직사각형에 가까운 단순한 형상으로 함으로써, 수축(shrink)의 영향을 줄일 수 있다.
- <110> [실시형태 3]
- <111> 구동용 TFT의 채널 길이와 채널 폭을 정할 때는, 채널 길이와 채널 폭을 가능한 한 크게 취하는 것이 필요하고, 구동용 TFT를 포화 영역에서 동작시킬 경우에는 채널 폭에 비해 채널 길이를 길게 하여 게이트-소스간 전압(V_{GS})이 스레시홀드 전압의 영향을 쉽게 받지 않는 값으로 할 필요가 있다. 채널 길이를 크게 함으로써, 포화 영역에서 구동용 TFT의 특성이 더욱 편평하게 된다. 이 때, 게이트-소스간 전압(V_{GS})을 너무 크게 하면, 소비전력이 커지거나 구동용 TFT의 내압이 문제가 되기 때문에, $|V_{GS}|$ 가 4 V 이상 14 V 이하로 되도록 채널 길이와 채널 폭을 조정하는 것이 요망된다.
- <112> 실시형태 1~실시형태 3에 따르면, 구동용 TFT의 크기를 크게 하고, 또한 채널 폭(W)에 대해 채널 길이(L)를 크게 함으로써, 포화 영역에서의 전류 특성의 균일성이 우수한 TFT를 각각의 화소의 구동용 TFT로서 이용할 수 있고, 또한 구동용 TFT의 편차가 EL 소자의 발광 휘도에 영향을 미치는 것을 방지할 수 있다.
- <113> 또한, 용량을 구동용 TFT의 채널 용량으로 충당하고, 또한 발광 지역 외측의 격벽과 겹치는 위치에 배치함으로

써, 고개구율화를 기대할 수 있다.

<114> [실시형태 4]

<115> 일반적으로 RGB의 EL 소자의 발광 효율은 서로 다르다. 따라서, 구동용 TFT들의 전류 특성은 모두 동일하고, 그러한 전류값들 사이에 차이를 두기 위해서는 구동용 TFT들의 V_{GS} 값들 사이에 차이를 둘 필요가 있다. 따라서, RGB의 EL 소자 각각의 발광 효율의 차가 크면, V_{GS} 값의 차가 클 수 있고, 전압을 설정하는 것이 어려워질 수 있다.

<116> 이 경우에는, RGB의 발광 소자들에 대응하는 구동 TFT들의 채널 길이/채널 폭의 비를 변화시켜 전류 특성을 조절하는 것이 요구된다. 여기서는, 구동용 TFT가 채색 마진을 위한 격벽의 영역으로부터 돌출하지 않는 범위 내에서 구동용 TFT의 채널 길이와 채널 폭을 조절함으로써 RGB 발광 소자들의 개구율을 서로 동일한다. 또한, RGB의 발광 소자들 각각에 대응하는 채널 길이/채널 폭의 비를 증가시키는 쪽으로 조절하면 충분한 채널 용량을 얻을 수 있다.

<117> 이하에 본 발명의 실시예에 대해 설명한다.

<118> [실시예 1]

<119> 도 13은 게이트-소스간 용량과 게이트-드레인간 용량을 실측한 값을 나타낸다. 게이트-소스간 전압(V_{GS})은 -6 V로 유지되고, 드레인-소스간 전압(V_{DS})은 16 V 와 -16 V 사이에서 변화시켰다. V_{DS} 가 약 -5 V 이하로 된 때 포화 영역이 시작된다. 도 13(A) 및 도 13(B)에서의 게이트-소스간 용량과 게이트-드레인간 용량의 합이 구동용 TFT의 용량이 된다.

<120> 도 17(C)를 참조하여 설명한 바와 같이, 구동용 TFT가 선형 영역에서 구동되는 경우, 전체 반도체 표면에 채널이 형성되어 있기 때문에 충분한 용량을 확보할 수 있다.

<121> 구동용 TFT가 포화 영역에서 구동되는 경우에는, 도 17(C)를 참조하여 설명한 바와 같이 드레인 영역측에는 채널이 형성되지 않고, 도 13(B)에서 보는 바와 같이 게이트-드레인간 용량은 0에 가까운 값이 된다. 그러나, 소스 영역측에는 채널이 형성되기 때문에, 도 13(A)에서 보이는 바와 같이 용량이 게이트-소스간 용량으로 충분히 충당될 수 있다. 따라서, 구동용 TFT를 포화 영역에서 구동시키고자 할 경우에는, 구동용 TFT로서 P채널형을 사용하면 충분한 채널 용량을 확보할 수 있다.

<122> 상기 설명으로부터, 각 화소 내에 큰 용량(C_s)을 마련하지 않고, 구동용 TFT의 채널 용량을 이용함으로써 높은 개구율을 확보할 수 있다. 또한, 채널 길이×채널 폭이 커짐으로써, 구동용 TFT를 구성하는 반도체의 결정성의 편차가 균일화되어, 소자 자체의 온 전류(I_{on})의 편차도 억제된다.

<123> 또한, 구동용 TFT를 포화 영역에서 구동시키는 경우에도, 각 화소에서의 구동용 TFT의 V_{GS} - I_{DS} 특성의 편차가 문제가 된다. 이 경우, EL 소자에 흐르는 전류는 변화가 없으나 채널 폭보다 채널 길이를 충분히 크게 함으로써 포화 영역의 포화 특성도 개선된다. 반면, 채널 길이를 크게 함으로써, EL 소자에 공급되는 전류값이 감소하므로, 게이트-소스간 전압(V_{GS})을 높게 함으로써 소망의 전류를 EL 소자에 공급하도록 한다. 따라서, 게이트-소스간 전압(V_{GS})이 스레시홀드 전압을 충분히 상회하게 되면 스레시홀드 전압 편차의 영향을 쉽게 받지 않게 되고, 드레인-소스간 전류(I_{DS})의 편차를 더욱 저감시킬 수 있다. 채널 길이를 길게 함으로써 포화 특성이 개선되면, 포화 영역내에서는 드레인-소스간 전류(I_{DS})가 거의 일정하게 되어 있으므로, EL 소자의 열화 등에 의해 저항이 변화해도 동일한 양의 전류가 EL 소자에 공급된다.

<124> 도 14는, 채널 길이와 채널 폭을 크게 하고 채널 폭에 대해 채널 길이를 충분히 크게 한 TFT의 실측한 전류(I_d)의 편차를 나타낸다.

<125> 게이트-소스간 전압($|V_{GS}|$)을 5 V, 드레인-소스간 전압($|V_{DS}|$)을 8 V로 고정하고, 채널 길이와 채널 폭이 서로 다른 다수의 소자를 사용하여 드레인-소스간 전류(I_{DS})를 측정하였다. 도 14에서 알 수 있는 바와 같이, 드레인-소스간 전류(I_{DS})의 편차는 채널 형성 영역의 면적(채널 길이×채널 폭)을 크게 함으로써 억제될 수 있다. 또한, 도 14에서 5 V의 $|V_{GS}|$ 와 8 V를 비교하면, V_{GS} 가 V_{th} 를 크게 상회하면 더욱 I_{DS} 의 편차를 억제시킬 수 있

음을 알 수 있다.

<126> [실시예 2]

<127> 본 실시예에서는, 2-트랜지스터형의 화소의 구성 및 레이아웃에 대하여 도 1을 참조하여 설명한다.

<128> 도 1의 화소는 소스 신호선(5001), 게이트 신호선(5002), 전류 공급선(5003), 스위칭용 TFT(5004), 구동용 TFT(5005), 화소 전극(5006), 및 발광 지역(5007)를 제외한 지역을 덮는 격벽으로 구성되어 있다. 스위칭용 TFT(5004)의 게이트 전극은 게이트 신호선(5002)에 접속되고, 소스측은 소스 신호선(5001)에 접속되고, 드레인 측은 구동용 TFT(5005)의 게이트 전극에 접속되어 있다. 또한, 구동용 TFT(5005)의 소스측은 전류 공급선(5003)에 접속되고, 드레인측은 화소 전극(5006)에 접속되어 있다.

<129> 발광 지역(5007)을 제외한 지역을 덮는 격벽들 중, 인접하는 좌우의 화소들 사이에 마련된 격벽은 RGB의 색을 개별적으로 생성할 때 필요한 채색 마진이 된다. 이웃하여 인접하는 좌우의 화소들 사이에 마련된 격벽의 폭은 30 μm 정도로 하는 것이 바람직하다.

<130> 이 때, 채색 마진을 위한 격벽은 발광 지역으로서는 사용될 수 없기 때문에, 폭 30 μm 의 격벽 아래에 소스 신호선(5001)과 전류 공급선(5003)을 배치한다. 이어서, 소스 신호선(5001)과 전류 공급선(5003) 아래에 구동용 TFT(5005)를 배치한다. 구동용 TFT(5005)를 인접하는 화소들이 가지는 소스 신호선과 전류 공급선 아래에 배치하여도 무방하다.

<131> 또한, 용량은 구동용 TFT(5005)의 반도체층(5014)과 게이트 전극(5016) 사이에 있는 제1 층간절연막(5017)에 의해 형성되는 채널 용량으로 심현할 수 있다.

<132> 이 때, 보유 기간이 짧은 디지털 계조에서 보유 시간을 1 ms로 하고, 구동용 TFT의 I_{off} 를 1 pA로 하고, EL 소자의 발광 휘도가 1 계조 변화할 때의 구동용 TFT의 게이트-소스간 전압(V_{GS})의 변화량(ΔV_{GS})은 0.02 V 정도로 한다. 식 (3)으로부터, 그 때 필요한 용량은 50 fF가 된다. 게이트 절연막(5015)의 두께를 120 nm로 하고 비유전율을 4로 하면, 채널 길이×채널 폭 = 200 μm^2 에서 약 60 fF의 채널 용량이 된다. 따라서, 충분한 용량을 얻기 위해서는, 채널 길이×채널 폭은 200 μm^2 이상이 되는 것이 바람직하다.

<133> 또한, 구동용 TFT(5005)의 채널 길이×채널 폭이 클 수록 소자 자체의 편차도 저감되므로, 채널 길이와 채널 폭을 가능한 한 크게 되는 것을 목표로 하면 된다.

<134> 구동용 TFT(5005)를 포화 영역에서 구동시키는 경우에는, 채널 폭에 비해 채널 길이를 크게 하여 V_{GS} 가 스레시홀드 전압의 영향을 쉽게 받지 않는 값으로 하면 된다. 이 때, 채널 길이/채널 폭이 5 이상인 것이 바람직하다. 채널 길이를 크게 함으로써, 구동용 TFT의 포화 영역 특성도 더욱 평탄하게 될 수 있다. 그러나, 게이트-소스간 전압(V_{GS})을 너무 크게 하면, 소비전력이 커지거나 구동용 TFT의 내압이 문제가 되므로, $|V_{GS}|$ 를 4 V 이상 14 V 이하가 되도록 채널 길이와 채널 폭을 조정하는 것이 좋다.

<135> 구동용 TFT(5005)의 채널 길이를 길게 하기 위해서는 반도체층(5014)으로 나타내어지는 바와 같이 수직방향으로 똑바로 배치하면 된다. 개구율을 떨어뜨리지 않고 구동용 TFT(5005)의 채널 길이를 길게 할 수 있고 채널 폭도 어느 정도 크게 할 수 있다.

<136> 개구율이 높으면, EL 소자에 대한 전류 밀도가 낮아져 장수명화를 구현할 수 있고, 개구부도 단순한 형태로 되어 있으므로 수축의 영향도 감소하게 된다.

<137> 스위칭용 TFT(5004)는 도면에서는 더블 게이트 구조로 되어 있으나, 싱글 게이트 구조도 가능하고, 3개 이상의 게이트를 가지는 멀티게이트 구조도 가능하다.

<138> 도 2(A)는 도 1(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 2(A) 중 a-a'선에 따른 단면을 나타낸 것이 도 2(B)이다. 구동용 TFT(5105)에 의해 나타내어지는 바와 같이 반도체층을 수직방향으로 구불구불한 형상을 가지게 할 수도 있다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5105)의 채널 길이를 더욱 길게 할 수 있다.

<139> 도 3(A)는 도 1(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 3(A) 중 a-a'선에 따른 단면을 나타낸 것이 도 3(B)이다. 구동용 TFT(5205)에 의해 나타내어지는 바와 같이 반도체층을 U자 형상으로 할 수도 있다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5205)의 채널

길이를 더욱 길게 하고 채널 폭도 어느 정도 크게 할 수 있다.

<140> 도 4(A)는 도 1(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 4(A) 중 $a-a'$ 선에 따른 단면을 나타낸 것이 도 4(B)이다. 구동용 TFT(5305)에 의해 나타내어지는 바와 같이 반도체층을 구불구불한 형상으로 할 수도 있다. "구불구불한"이란 「구불구불하게 흐름」이라는 의미를 가지며, "구불구불한 형상"이란 반도체층의 형상이 구불구불하게 되어 있는 모습을 가리킨다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5305)의 채널 길이를 더욱 길게 하고 채널 폭도 어느 정도 크게 할 수 있다.

<141> [실시예 3]

<142> 본 실시예에서는, 3-트랜지스터형의 화소의 구성 및 레이아웃에 대하여 도 5을 참조하여 설명한다.

<143> SES 구동을 하기 위하여 소거용 트랜지스터(5506)를 추가하고, 그 소거용 트랜지스터의 게이트 전극을 소거용 신호를 입력하는 제2 게이트 신호선(5503)에 접속하고, 소거용 트랜지스터의 소스 전극을 전류 공급선(5504)에 접속하고, 소거용 트랜지스터의 드레인 전극을 스위칭용 TFT(5505)의 드레인 전극과 구동용 TFT(5507)의 게이트 전극에 접속하고 있다.

<144> 3-트랜지스터형 화소의 경우, 2개의 TFT, 즉, 스위칭용 TFT(5505)와 소거용 TFT(5506)를 제1 게이트 신호선(5502)과 제2 게이트 신호선(5503) 사이에 옆으로 나란히 하여 직선상으로 배치한다. 스위칭용 TFT(5505)의 드레인 영역이 소거용 TFT(5506)의 드레인 영역과 겹칠 수도 있다. 이 때, 스위칭용 TFT(5505)의 소스 영역의 어느 일 지점 및 드레인 영역의 어느 일 지점과, 소거용 TFT(5506)의 소스 영역의 어느 일 지점 및 드레인 영역의 어느 일 지점이 하나의 직선상에 배치되도록 하는 위치에 스위칭용 TFT와 소거용 TFT를 배치한다.

<145> 상기와 같이 배치함으로써, 개구율을 높이고 개구부도 단순한 형상으로 할 수 있다.

<146> 도 6(A)는 도 5(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 6(A) 중 $a-a'$ 선에 따른 단면을 나타낸 것이 도 6(B)이다. 구동용 TFT(5607)에 의해 나타내어지는 바와 같이 반도체층을 수직방향으로 구불구불한 형상을 가지게 형성할 수도 있다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5607)의 채널 길이를 더욱 길게 할 수 있다.

<147> 도 7(A)는 도 5(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 7(A) 중 $a-a'$ 선에 따른 단면을 나타낸 것이 도 7(B)이다. 구동용 TFT(5707)에 의해 나타내어지는 바와 같이 반도체층을 U자 형상으로 형성할 수도 있다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5707)의 채널 길이를 더욱 길게 하고 채널 폭도 어느 정도 크게 할 수 있다.

<148> 도 8(A)는 도 5(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 8(A) 중 $a-a'$ 선에 따른 단면을 나타낸 것이 도 8(B)이다. 구동용 TFT(5807)에 의해 나타내어지는 바와 같이 반도체층을 구불구불한 형상으로 형성할 수도 있다. 반도체층을 이와 같은 형상으로 함으로써, 개구율을 떨어뜨리지 않고 구동용 TFT(5807)의 채널 길이를 더욱 길게 하고 채널 폭도 어느 정도 크게 할 수 있다.

<149> 도 10(A)는 도 5(A)의 반도체층 대신에 패턴 형상이 다른 반도체층으로 한 예이다. 도 10(A) 중 $a-a'$ 선에 따른 단면을 나타낸 것이 도 10(B)이다. 구동용 TFT의 반도체층은 5907로 표시된 크기를 가지고 있다. 구동용 TFT의 게이트 용량에만 의존하여 용량이 충분하지 않을 경우에는, 용량(5910)을 형성할 수도 있다. 격벽(5920) 아래에 용량(5910)을 형성할 시에는, 개구율을 감소없이 충분히 큰 용량을 얻을 수 있다.

<150> 또한, 실시예 2 및 본 실시예에서 나타낸 구성의 화소의 경우에는, 구동용 TFT를 포화 영역에서 동작시킴으로써, 구동용 TFT의 소스-드레인간 전압에 관계 없이 구동용 TFT의 게이트-소스간 전압에 의해서만 EL 소자에 공급하는 전류값을 제어할 수 있다. 이 경우, 구동용 TFT는 정전류원으로서 기능할 수 있기 때문에, 발광장치의 화소부 주변에 전류원 회로를 일체로 형성하거나 또는 외부에 제공된 구동회로에 전류원 회로를 추가할 필요가 없으므로, 장치의 크기 감소에도 공헌할 수 있다.

<151> [실시예 4]

<152> 도 9(A)에 도시한 바와 같이, 휴대 전화기 등의 전자 기기의 표시부로서 발광장치가 사용되는 경우에는 발광장치가 모듈(901)의 형태로 내장된다. 여기서, 모듈(901)이란, 발광장치가 발광장치를 구동하기 위한 신호 처리용 LSI, 메모리 등을 실장한 기판에 접속된 형태를 가리킨다.

<153> 도 9(B)는 모듈(901)의 블록도이다. 모듈(901)은 전원부(911), 신호 제어부(912), FPC(913), 발광장치(914)를 포함한다. 전원부(911)는 외부 배터리에서 공급되는 전원으로부터 소스 신호선 구동회로, 게이트 신호선 구동

회로, 발광 소자 등으로 각각 원하는 다수의 전압을 생성하여 공급한다. 신호 제어부(912)는 영상신호와 동기 신호를 받아, 발광장치(901)에서 처리되도록 각종 신호로 변환할 뿐만 아니라, 소스 신호선 구동회로 및 게이트 신호선 구동회로를 구동하기 위한 클록 신호 등을 생성한다.

<154> 본 실시예에서 나타내는 모듈(901)에서는 발광장치(914), 전원부(911) 및 신호 제어부(912)가 독립적으로 형성되어 있으나, 이들이 동일 기판상에 일체로 형성될 수도 있다.

<155> 도 11은, 도 9에 도시한 모듈(901)에 포함되는 발광장치(914)의 상세한 구성을 나타낸다.

<156> 발광장치는 기판(1001) 상에 화소부(1003), 소스 신호선 구동회로(1004), 게이트 신호선 구동회로(1005, 1006), FPC(1007) 등에 의해 구성된다. 대향 기판(1002)은 유리 등의 투명 재료도 가능하고, 금속 재료도 가능하다. 기판(1001)과 대향 기판(1002) 사이는 충전재 등에 의해 밀폐되고, EL 소자의 수분에 의한 열화 등을 방지하기 위한 건조제 등이 봉입되는 경우도 있다.

<157> 도 11(B)는 상면도를 나타낸다. 기판의 중앙부에는 화소부(1003)가 배치되고, 그 주변에는 소스 신호선 구동회로(1004)와 게이트 신호선 구동회로(1005, 1006)가 배치되어 있다. 소스 신호선 구동회로(1004)의 주변에는 전류 공급선(1011), 대향 전극 콘택트(1013) 등이 배치되어 있다. EL 소자의 대향 전극은 화소부 전면에 형성되어 있고, 대향 전극 콘택트(1013)로부터 FPC(1007)을 통해 대향 전위가 부여된다. 소스 신호선 구동회로(1004) 및 게이트 신호선 구동회로(1005, 1006)를 구동하기 위한 신호 및 전원의 공급은 FPC(1007)를 통해 외부로부터 수행된다.

<158> 또한, 기판(1001)과 대향 기판(1002)을 접착시키기 위한 시일(seal)재(1014)는 도 11(B)에 도시한 바와 같이 소스 신호선 구동회로(1004) 및 게이트 신호선 구동회로(1005, 1006)의 일부와 겹치도록 형성되어 있을 수도 있다. 이와 같이 하면 발광장치의 프레임의 폭을 줄일 수 있다.

<159> [실시예 5]

<160> 본 실시예에서는, 본 발명을 이용하여 발광장치를 제작하는 예에 대해 도 19(A)~도 19(C)를 참조하여 설명한다.

<161> 도 19(A)는 화소부가 제공된 트랜지스터 기판을 밀봉재에 의해 봉지하여 형성된 발광장치의 상면도이고, 도 19(B)는 도 19(A)의 A-A'선에 따른 단면도이고, 도 19(C)는 도 19(A)의 B-B'선에 따른 단면도이다.

<162> 기판(4001) 상에 제공된 화소부(4002), 소스 신호선 구동회로(4003), 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)를 둘러싸도록 시일재(4009)가 제공되어 있다. 또한, 화소부(4002), 소스 신호선 구동회로(4003), 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b) 위에 밀봉재(4008)가 제공되어 있다. 따라서, 화소부(4002), 소스 신호선 구동회로(4003), 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)는 기판(4001), 시일재(4009), 및 밀봉재(4008)에 의해 충전재(4210)로 밀봉되어 있다. 시일재(4009)는 소스 신호선 구동회로(4003)와 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)의 일부와 겹치도록 제공될 수도 있다.

<163> 또한, 기판(4001) 상에 제공된 화소부(4002), 소스 신호선 구동회로(4003), 제1 및 제2 게이트 신호선 구동회로(4004a, 4004b)는 다수의 TFT를 포함하고 있다. 도 19(B)는 소스 신호선 구동회로(4003)에 포함되는 TFT(여기서는 N채널형 TFT와 P채널형 TFT)(4201) 및 화소부(4002)에 포함되는 TFT(4202)를 대표적으로 나타내고 있다.

<164> 구동용 TFT(4201, 4202)상에는 충간절연막(평탄화막)(4301)이 형성되고, 그 위에 TFT(4202)의 드레인 영역에 전기적으로 접속되는 화소 전극(양극)(4203)이 형성된다. 화소 전극(4203)으로서는, 일 함수가 큰 투명 도전막이 사용된다. 투명 도전막으로서는, 산화인듐과 산화주석의 화합물, 산화인듐과 산화아연의 화합물, 산화아연, 산화주석 또는 산화인듐을 사용할 수 있다. 또한, 상기 투명 도전막에 갈륨을 첨가한 것을 사용할 수도 있다.

<165> 그리고, 화소 전극(4203) 상에 절연막(4302)이 형성되고, 화소 전극(4203) 위에서 절연막(4302)에 개구부가 형성된다. 이 개구부에서, 화소 전극(4203) 상에는 유기 발광층(4204)이 형성된다. 유기 발광층(4204)은 공지의 유기 발광재료 또는 무기 발광재료를 사용하여 형성될 수 있다. 또한, 유기 발광재료에는 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료가 있는데, 모두 사용 가능하다.

<166> 유기 발광층(4204)의 형성방법으로는 공지의 중착 기술 또는 도포 기술을 이용하면 된다. 또한, 유기 발광층의 구조는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층을 자유롭게 조합시켜 적층 구조 또는 단층 구조로 하면 좋다.

<167> 유기 발광층(4204) 상에는, 차광성을 가지는 도전막(대표적으로는, 알루미늄, 구리 또는 은을 주성분으로 하는

도전막 또는 이것들과 다른 도전막과의 적층막)으로 이루어지는 음극(4205)이 형성된다. 또한, 음극(4205)과 유기 발광층(4204)의 계면에 존재하는 수분이나 산소는 극력 배제하는 것이 바람직하다. 따라서, 유기 발광층(4204)을 질소 또는 희가스 분위기에서 형성하고, 그 발광층을 산소나 수분에 접촉시키지 않은 채로 음극(4205)을 형성하는 등의 고안이 필요하다. 본 실시예에서는, 멀티체임버 방식(클러스터 툴 방식)의 성막장치를 이용함으로써, 상기한 바와 같은 성막을 가능하게 한다. 그리고, 음극(4205)에는 소정의 전압이 부여된다.

<168> 이상과 같이 하여, 화소 전극(양극)(4203), 유기 발광층(4204), 및 음극(4205)으로 이루어지는 발광소자(4303)가 형성된다. 그 다음, 발광소자(4303)를 덮도록 절연막(4302) 상에 보호막(4209)이 형성된다. 보호막(4209)은 발광소자(4303)에 산소나 수분 등이 침입하는 것을 방지하는데 효과적이다.

<169> 부호 4005a는 전원선에 접속된 인출 배선이고, 이 인출 배선(4005a)은 제2 TFT(4202)의 소스 영역에 접속되어 있다. 인출 배선(4005a)은 시일재(4009)와 기판(4001) 사이를 통과하여, 이방 도전성 필름(4300)을 통해 FPC(4006)에 포함된 FPC용 배선(4301)에 전기적으로 접속된다.

<170> 밀봉재(4008)로서는, 유리재, 금속재(대표적으로는 스테인리스재), 세라믹재, 플라스틱재(플라스틱 필름도 포함)를 사용할 수 있다. 플라스틱재로서는, FRP(유리섬유 강화 플라스틱)판, PVF(폴리비닐 폴루오라이드) 필름, 마일러 필름, 폴리에스터 필름 또는 아크릴 수지 필름을 사용할 수 있다. 또한, 알루미늄 포일을 PVF 필름들이나 마일러 필름들 사이에 끼운 구조의 시트를 사용할 수도 있다.

<171> 그러나, 발광소자로부터의 광의 방사방향이 커버재측으로 향하는 경우에는, 커버재는 투명해야 한다. 그 경우에는, 유리판, 플라스틱판, 폴리에스터 필름 또는 아크릴 필름과 같은 투명 재료를 사용한다.

<172> 또한, 충전재(4103)로서는, 질소나 아르곤 등의 불활성 기체 뿐만 아니라 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVCC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄) 또는 EVA(에틸렌비닐 아세테이트)를 사용할 수 있다. 본 실시예에서는, 충전재로서 질소를 사용하였다.

<173> 또한, 충전재(4103)를 흡습성 물질(바람직하게는 산화바륨) 또는 산소를 흡착할 수 있는 물질에 노출시켜 두기 위해, 밀봉재(4008)의 기판(4001)측의 면에 오목부(4007)를 마련하여, 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 배치한다. 그리고, 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)이 비산하는 것을 방지하기 위해, 오목부 커버재(4208)에 의해 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 오목부(4007)내에 보유시킨다. 또한, 오목부 커버재(4208)는 촘촘한 망사 구조로 되어 있어 공기나 수분은 통과시키고 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)은 통과시키지 않는 구조로 되어 있다. 흡습성 물질 또는 산소를 흡착할 수 있는 물질(4207)을 제공함으로써 발광소자(4303)의 열화를 억제할 수 있다.

<174> 도 19(C)에 도시한 바와 같이, 화소 전극(4203)의 형성과 동시에 인출 배선(4005a)과 접하도록 도전성 막(4203a)이 형성된다.

<175> 이방 도전성 필름(4300)은 도전성 충전재(4300a)를 포함하고 있다. 기판(4001)과 FPC(4006)를 열 압착함으로써, 기판(4001)상의 도전성 막(4203a)과 FPC(4006)상의 FPC용 배선(4301)이 도전성 충전재(4300a)를 통해 전기적으로 접속된다.

<176> [실시예 6]

<177> 본 실시예에서는, 실시예 2 및 3에서 나타낸 구성의 발광장치의 제조공정에 대해 도 22(A)~도 22(D)를 참조하여 설명한다. 여기서는 화소부에 대해서만 설명하는데, 구동회로와 관련한 제조공정은 이것에 한정되지 않으므로 여기서는 설명을 생략한다.

<178> 먼저, 도 22(A)에 도시한 바와 같이, 바륨 봉규산 유리 또는 알루미노 봉규산 유리 등의 유리로 된 기판상에 산화규소막, 질화규소막, 또는 산화질화규소막으로 된 하지막(도시되지 않음)을 형성한다. 그 후, 비정질 구조를 가지는 반도체막을 레이저 결정화법이나 공지의 열결정화법을 이용하여 결정화한다. 그 다음, 결정질 반도체막을 소망의 형상으로 패터닝하여 섬 형상 반도체층(2201, 2202)을 얻는다.(도 22(A))

<179> 그 다음, 섬 형상 반도체층(2201, 2202)을 덮도록 게이트 절연막(도시되지 않음)을 형성한다. 그 후, Ta, W, Ti, Mo, Al, Cu 등으로 이루어진 군에서 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료를 사용하여, 게이트 전극을 형성하기 위한 도전막을 형성한다. 그 후, 상기 도전막을 소망의 형상으로 패터닝하여 게이트 전극(2203, 2204)(2203은 게이트 전극과 게이트 신호선 모두로 기능함)을 얻는다.(도 22(B))

- <180> 이어서, 기판 표면의 평탄화를 겪하는 절연막(도시되지 않음)을 형성하고, 그 위에 화소 전극(2205)을 형성한다. 화소 전극(2205)의 경우, 표시면이 상측에 있을 때는, 그 전극을 반사 전극으로 하고, 표시면이 하측에 있을 때는, 그 전극을 광 투과성이 있는 투명 전극으로 한다. 전자(前者)의 반사 전극의 재료로서는 MgAg 등이 있고, 후자의 투명 도전막으로서는 ITO 등이 대표적이다. 화소 전극(2205)도, 상기 재료로 이루어지는 막을 형성한 후 패터닝에 의해 소망의 형상을 얻는다.
- <181> 그 후, 반도체층(2201, 2202) 및 게이트 전극(2204)에 도달하는 콘택트 훌(2206)을 개구하고, 배선(2207~2209)(2207은 소스 신호선, 2208은 전류 공급선이 됨)을 형성한다. 여기서, 배선(2209)과 화소 전극(2206)은 서로 겹치도록 접점을 취하고 있다.(도 22(C))
- <182> 이어서, 인접하는 화소들 사이에 격벽을 형성하고, 발광 지역(2210)이 되는 부분을 에칭에 의해 개구한다(도 22(D)). 그 후, 개구부에 EL 층을 형성하여 화소부를 완성한다.
- <183> [실시예 7]
- <184> 상기 발광장치는 자기발광형이므로 액정 표시장치에 비해 밝은 장소에서의 시인성(視認性)이 우수하고 시야각이 넓다. 따라서, 다양한 전자 기기의 표시부에 적용할 수 있다.
- <185> 본 발명의 발광장치를 이용한 전자 기기로서, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 오디오 세트 등), 랩탑 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기, 전자 책 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는, 디지털 다목적 디스크(DVD)) 등의 기록 매체를 재생하고 그 화상을 표시할 수 있는 표시장치를 구비한 장치) 등을 들 수 있다. 특히 비스듬한 방향에서 화면을 볼 기회가 많은 휴대형 정보 단말기는 시야각의 넓이가 중요시되므로, 발광장치를 이용하는 것이 바람직하다. 이러한 전자 기기의 구체예를 도 21(A)~도 21(H)에 나타낸다.
- <186> 도 21(A)는 케이스(3001), 지지대(3002), 표시부(3003), 스피커부(3004), 비디오 입력단자(3005) 등을 포함하는 EL 표시장치를 나타낸다. 본 발명은 표시부(3003)에 적용될 수 있다. 발광장치는 자기발광형이므로 백라이트가 필요없어 액정 표시장치보다 얇은 표시부를 구현할 수 있다. 또한, 발광장치는 퍼스널 컴퓨터용, TV 방송 수신용, 광고 표시용 등의 모든 정보 표시용 표시장치를 포함한다.
- <187> 도 21(B)는 본체(3101), 표시부(3102), 수상부(3103), 조작 키(3104), 외부 접속 포트(3105), 셔터(3106) 등을 포함하는 디지털 스틸 카메라를 나타낸다. 본 발명의 발광장치는 표시부(3102)에 사용될 수 있다.
- <188> 도 21(C)는 본체(3201), 케이스(3202), 표시부(3203), 키보드(3204), 외부 접속 포트(3205), 포인팅 마우스(3206) 등을 포함하는 랩탑 컴퓨터를 나타낸다. 본 발명의 발광장치는 표시부(3203)에 사용될 수 있다.
- <189> 도 21(D)는 본체(3301), 표시부(3302), 스위치(3303), 조작 키(3304), 적외선 포트(3305) 등을 포함하는 모바일 컴퓨터를 나타낸다. 본 발명의 발광장치는 표시부(3302)에 사용될 수 있다.
- <190> 도 21(E)는 기록 매체를 구비한 휴대형 화상 재생 장치(구체적으로는, DVD 재생장치)를 나타내고, 이 장치는 본체(3401), 케이스(3402), 표시부 A(3403), 표시부 B(3404), 기록 매체(DVD 등) 판독부(3405), 조작 키(3406), 스피커부(3407) 등을 포함한다. 표시부 A(3403)는 주로 화상 정보를 표시하고, 표시부 B(3404)는 주로 문자 정보를 표시하는데, 본 발명의 발광장치는 이를 표시부 A 및 B(3403, 3404)에 사용될 수 있다. 또한, 기록 매체를 구비한 화상 재생 장치에는 가정용 게임기기 등도 포함된다.
- <191> 도 21(F)는 본체(3501), 표시부(3502), 아암(arm)부(3503)를 포함하는 고글형 디스플레이(헤드 장착형 디스플레이)를 나타낸다. 본 발명의 발광장치는 표시부(2502)에 사용될 수 있다.
- <192> 도 21(G)는 본체(3601), 표시부(3602), 케이스(3603), 외부 접속 포트(3604), 리모콘 수신부(3605), 수상부(3606), 배터리(3607), 음성 입력부(3608), 조작 키(3609) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명의 발광장치는 표시부(3602)에 사용될 수 있다.
- <193> 도 21(H)는 본체(3701), 케이스(3702), 표시부(3703), 음성 입력부(3704), 음성 출력부(3705), 조작 키(3706), 외부 접속 포트(3707), 안테나(3708) 등을 포함하는 휴대 전화기를 나타낸다. 본 발명의 발광장치는 표시부(3703)에 사용될 수 있다. 또한, 표시부(3703)는 흑색 배경에 백색 문자를 표시함으로써 휴대 전화기의 소비전류를 억제할 수 있다.
- <194> 또한, 장래에 유기 발광재료의 휘도가 높아지면, 본 발명의 발광장치는 출력한 화상 정보를 포함하는 광을 렌즈

등으로 확대 투영하는 프론트형 또는 리어형 프로젝터에 적용하는 것도 가능해진다.

<195> 또한, 상기 전자 기기는 인터넷이나 CATV(케이블 텔레비전 시스템) 등의 전자 통신 회로를 통해 송신된 정보를 표시하는 경우가 많아지고, 특히 동화상 정보를 표시할 기회가 늘고 있다. 유기 발광재료의 응답속도는 매우 높으므로, 발광장치는 동화상 표시에 적합하다.

<196> 또한, 발광장치는 발광하고 있는 부분이 전력을 소비하기 때문에, 발광부분이 최대한 작아지도록 정보를 표시하는 것이 바람직하다. 따라서, 휴대형 정보 단말기, 특히 휴대 전화기나 음향 재생 장치와 같은 문자 정보를 주로 하는 표시부에 발광장치를 이용하는 경우에는, 비발광 부분을 배경으로 하고 문자 정보를 발광부분에 형성하도록 구동하는 것이 바람직하다.

<197> 이상과 같이, 본 발명의 적용 범위는 매우 넓고 모든 분야의 전자 기기에 이용할 수 있다. 또한, 본 실시예의 전자 기기는 실시예 1~실시예 6에 나타낸 어느 구성의 발광장치라도 이용할 수 있다.

발명의 효과

<198> 상기한 바와 같이, 본 발명에 따르면, 구동용 TFT의 사이즈를 크게 하고 또한 채널 폭(W)에 대해 채널 길이(L)를 크게 함으로써, 포화 영역에서의 전류 특성의 균일성이 우수한 TFT를 각각의 화소의 구동용 TFT로서 사용할 수 있고, 또한 구동용 TFT의 편차가 EL 소자의 발광 휘도에 쉽게 영향을 미치지 못하도록 할 수 있다. 또한, 용량을 구동용 TFT의 채널 용량으로 충당하고, 또한 발광 지역 밖의 격벽과 겹치는 위치에 배치함으로써, 고개구울화를 기대할 수 있다.

도면의 간단한 설명

- <1> 도 1(A) 및 도 1(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <2> 도 2(A) 및 도 2(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <3> 도 3(A) 및 도 3(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <4> 도 4(A) 및 도 4(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <5> 도 5(A) 및 도 5(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <6> 도 6(A) 및 도 6(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <7> 도 7(A) 및 도 7(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <8> 도 8(A) 및 도 8(B)는 본 발명에 따라 제조되는 화소부의 레이아웃의 예를 나타내는 도면.
- <9> 도 9(A) 및 도 9(B)는 발광장치와 주변회로가 모듈화되어 전자 기기에 사용되고 있는 예를 나타내는 도면.
- <10> 도 10(A) 및 도 10(B)는 본 발명에 따라 제조된 화소부의 레이아웃의 예를 나타내는 도면.
- <11> 도 11(A) 및 도 11(B)는 본 발명의 발광장치의 개략을 나타내는 도면.
- <12> 도 12(A) 및 도 12(B)는 종래의 방법에 따라 레이아웃된 2-트랜지스터형 화소를 나타내는 도면.
- <13> 도 13(A) 및 도 13(B)는 TFT의 실측한 채널 용량을 나타내는 도면.
- <14> 도 14는 TFT의 드레인-소스간 전류(I_{DS})의 실측한 편차를 나타내는 도면.
- <15> 도 15(A) 및 도 15(B)는 EL 소자의 동작점을 설명하는 도면.
- <16> 도 16(A) 및 도 16(B)는 구동용 TFT의 구동 범위가 선형 영역인 경우와 포화 영역인 경우의 EL 소자의 열화와 휘도에의 영향을 설명하는 도면.
- <17> 도 17(A) 및 도 17(B)는 TFT가 동작 상태에 있을 때의 채널 주변의 전하의 거동을 설명하는 도면.
- <18> 도 18은 TFT의 각 부분에서의 용량 요소에 대해 설명하는 도면.
- <19> 도 19(A)~도 19(C)는 발광장치의 상면도 및 단면도.
- <20> 도 20은 2-트랜지스터형 화소의 매트릭스를 나타내는 도면.

<21> 도 21(A)~도 21(H)는 본 발명이 적용될 수 있는 전자 기기의 예를 나타내는 도면.

<22> 도 22(A)~도 22(D)는 화소부의 제조공정을 간략하게 설명하는 도면.

<23> * 도면의 주요 부분에 대한 부호의 설명

<24> 5001: 소스 신호선 5002: 게이트 신호선

<25> 5003: 전류 공급선 5004: 스위칭용 TFT

<26> 5005: 구동용 TFT 5006: 화소 전극


<27> 5007: 발광 지역 5014: 반도체층

<28> 5016: 게이트 전극 5017: 충간절연막


<29> 5020: 격벽

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9




도면10




도면11


A




B




도면12




도면13





도면14




도면15




도면16




도면17




도면18




도면19



도면20



도면21



도면22

