

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成17年9月22日(2005.9.22)

【公開番号】特開2003-324158(P2003-324158A)

【公開日】平成15年11月14日(2003.11.14)

【出願番号】特願2002-131100(P2002-131100)

【国際特許分類第7版】

H 01 L 21/822

H 01 L 27/04

H 03 K 19/094

【F I】

H 01 L 27/04 G

H 01 L 27/04 F

H 03 K 19/094 D

【手続補正書】

【提出日】平成17年4月12日(2005.4.12)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

第1の基板電位と第2の基板電位とを発生するためのバイアス発生回路と、
複数のMOSトランジスタと、複数の第1電源配線と、複数の第2電源配線とを有する
回路モジュールと、

それぞれ上記第1の基板電位の供給を制御する第1MOSトランジスタと上記第2の基
 板電位の供給を制御する第2MOSトランジスタとを含む基板バイアススイッチ回路と、
 上記基板バイアススイッチ回路を制御するスイッチ制御回路とを有し、

上記複数の第1及び第2電源配線は第1方向に並べて配置され、

上記回路モジュールの複数のMOSトランジスタの各々は、上記複数の第1電源配線の
いずれか1本と、上記複数の第2電源配線のいずれか1本とにより電源電圧を供給され、
上記回路モジュールが配置される第1領域の少なくとも一辺に接する第2領域に、上記
基板バイアススイッチ回路が配置され、

上記回路モジュールが第1状態である場合には、上記スイッチ制御回路は上記基板バイ
アススイッチ回路の上記第1MOSトランジスタをオン状態として上記第1の基板電位を
上記回路モジュールの複数のMOSトランジスタのウェルに供給し、上記回路モジュール
が第2状態である場合には、上記スイッチ制御回路は上記基板バイアススイッチ回路の上
記第2MOSトランジスタをオン状態として上記第2の基板電位を上記回路モジュールの
複数のMOSトランジスタのウェルに供給することにより、上記第1領域に配置された上
記回路モジュールの複数のMOSトランジスタの基板バイアスを上記第1領域外とは独立
に制御する半導体集積回路装置。

【請求項2】

請求項1において、

上記第2領域は上記第1領域の外周を包囲するように形成された半導体集積回路装置。

【請求項3】

請求項1において、

上記バイアス発生回路は、上記第1MOSトランジスタがオフ状態のときには上記第1

の基板電位の出力を停止し、

上記バイアス発生回路は、上記第2MOSトランジスタがオフ状態のときには上記第2の基板電位の出力を停止する半導体集積回路装置。

【請求項4】

請求項1において、

上記第1の基板電位は上記回路モジュールの複数のMOSトランジスタに逆バイアスを与える電位であり、上記第2の基板電位は上記回路モジュールの複数のMOSトランジスタの基板バイアス0とする電位であるまたは、上記第1の基板電位は上記回路モジュールの複数のMOSトランジスタに順バイアスを与える電位であり、上記第2の基板電位は上記回路モジュールの複数のMOSトランジスタの基板バイアス0とする電位である、または、上記第1の基板電位は上記回路モジュールの複数のMOSトランジスタに逆バイアスを与える電位であり、上記第2の基板電位は上記回路モジュールの複数のMOSトランジスタの順バイアスを与える電位である半導体集積回路装置。

【請求項5】

請求項1において、

上記スイッチ制御回路は、上記第1MOSトランジスタのオンオフを制御する第1制御信号と上記第2MOSトランジスタのオンオフを制御する第2制御信号を出力する主スイッチ制御回路と上記第1制御信号及び上記第2制御信号のレベルを制御する従スイッチ制御回路とを有し、

上記従スイッチ制御回路は上記第2領域に配置される半導体集積回路装置。

【請求項6】

請求項5において、

上記従スイッチ制御回路は、上記回路モジュールを構成するMOSトランジスタのゲート絶縁膜厚よりも厚いゲート絶縁膜厚を有するMOSトランジスタを含む半導体集積回路装置。

【請求項7】

請求項5において、

上記従スイッチ制御回路は、上記主スイッチ回路を構成するMOSトランジスタのゲート絶縁膜厚よりも厚いゲート絶縁膜厚を有するMOSトランジスタを含む半導体集積回路装置。

【請求項8】

請求項1において、

上記回路モジュールは、上記第1方向と交差する方向に並べて配置される複数の電源幹線をさらに有し、

上記複数の電源幹線は、上記第1及び第2の基板電位を供給する半導体集積回路装置。

【請求項9】

請求項1において、

上記回路モジュールは、複数の第1基板バイアス配線と、複数の第2基板バイアス配線とをさらに有し、

上記複数の第1基板バイアス配線の各々は、上記複数の第1電源配線に挟まれて配置され、

上記複数の第2基板バイアス配線の各々は、上記複数の第2電源配線に挟まれて配置される半導体集積回路装置。

【請求項10】

第1の基板電位と第2の基板電位とを発生するためのバイアス発生回路と、

複数の第1電源配線と、複数の第2電源配線と、複数のMOSトランジスタとで構成される第1回路モジュールと、

複数の第3電源配線と、複数の第4電源配線と、複数のMOSトランジスタとで構成される第2回路モジュールと、

それぞれ上記第1の基板電位の供給を制御する第1MOSトランジスタと上記第2の基

板電位の供給を制御する第2MOSトランジスタとを含む複数の第1基板バイアススイッチ回路と、

それぞれ上記第1の基板電位の供給を制御する第1MOSトランジスタと上記第2の基板電位の供給を制御する第2MOSトランジスタとを含む複数の第2基板バイアススイッチ回路と、

上記第1基板バイアススイッチ回路及び上記第2基板バイアススイッチ回路を制御するスイッチ制御回路とを有し、

上記複数の第1及び第2電源配線は第1方向に並べて配置され、

上記第1回路モジュールの複数のMOSトランジスタの各々は、上記複数の第1電源配線のいずれか1本と、上記複数の第2電源配線のいずれか1本とにより電源電圧を供給され、

上記複数の第3及び第4電源配線は上記第1方向に並べて配置され、

上記第2回路モジュールの複数のMOSトランジスタの各々は、上記複数の第3電源配線のいずれか1本と、上記複数の第4電源配線のいずれか1本とにより電源電圧を供給され、

上記第1回路モジュールが配置される第1領域の少なくとも一辺に接する第2領域に、上記複数の第1基板バイアススイッチ回路が配置され、

上記第2回路モジュールが配置される第3領域の少なくとも一辺に接する第4領域に、上記複数の第2基板バイアススイッチ回路が配置され、

上記第1回路モジュールが第1状態である場合には、上記スイッチ制御回路は上記複数の第1基板バイアススイッチ回路の上記第1MOSトランジスタをオン状態として上記第1の基板電位を上記第1回路モジュールの複数のMOSトランジスタのウェルに供給し、上記第1回路モジュールが第2状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第2MOSトランジスタをオン状態として上記第2の基板電位を上記第1回路モジュールの複数のMOSトランジスタのウェルに供給することにより、上記第1回路モジュールの複数のMOSトランジスタの基板バイアスを制御し、

上記第2回路モジュールが第1状態である場合には、上記スイッチ制御回路は上記複数の第2基板バイアススイッチ回路の上記第1MOSトランジスタをオン状態として上記第1の基板電位を上記第2回路モジュールの複数のMOSトランジスタのウェルに供給し、上記第2回路モジュールが第2状態である場合には、上記スイッチ制御回路は上記複数の第2基板バイアススイッチ回路の上記第2MOSトランジスタをオン状態として上記第2の基板電位を上記第2回路モジュールの複数のMOSトランジスタのウェルに供給することにより、上記第2回路モジュールの複数のMOSトランジスタの基板バイアスを制御する半導体集積回路装置。

【請求項11】

請求項10において、

上記第2領域は上記第1領域の外周を包囲するように形成され、上記第4領域は上記第3領域の外周を包囲するように形成された半導体集積回路装置。

【請求項12】

請求項10において、

上記第1の基板電位は上記第1回路モジュールまたは上記第2回路モジュールの複数のMOSトランジスタに逆バイアスを与える電位であり、

上記第2の基板電位は上記第1回路モジュールまたは上記第2回路モジュールの複数のMOSトランジスタの基板バイアス0とする電位である半導体集積回路装置。

【請求項13】

請求項10において、

上記第1及び第2回路モジュールは、上記第1方向と交差する方向に並べて配置される複数の電源幹線をさらに有し、

上記複数の電源幹線は、上記第1及び第2の基板電位を供給する半導体集積回路装置。

【請求項14】

請求項 10において、

上記第1及び第2回路モジュールは、複数の第1基板バイアス配線と、複数の第2基板バイアス配線とをさらに有し、

上記第1回路モジュールの複数の第1基板バイアス配線の各々は、上記複数の第1電源配線に挟まれて配置され、

上記第1回路モジュールの複数の第2基板バイアス配線の各々は、上記複数の第2電源配線に挟まれて配置され、

上記第2回路モジュールの複数の第1基板バイアス配線の各々は、上記複数の第3電源配線に挟まれて配置され、

上記第2回路モジュールの複数の第2基板バイアス配線の各々は、上記複数の第4電源配線に挟まれて配置される半導体集積回路装置。

【請求項 15】

第1の基板電位と第2の基板電位と第3の基板電位を発生するためのバイアス発生回路と、

MOSトランジスタで構成される回路モジュールと、

それぞれ上記第1の基板電位の供給を制御する第1MOSトランジスタと上記第2の基板電位の供給を制御する第2MOSトランジスタと上記第3の基板電位の供給を制御する第3MOSトランジスタを含む複数の基板バイアススイッチ回路と、

上記基板バイアススイッチ回路を制御するスイッチ制御回路とを有し、

上記回路モジュールが第1状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第1MOSトランジスタをオン状態として上記第1の基板電位を上記回路モジュールのMOSトランジスタのウェルに供給し、上記回路モジュールが第2状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第2MOSトランジスタをオン状態として上記第2の基板電位を上記回路モジュールのMOSトランジスタのウェルに供給し、上記回路モジュールが第3状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第3MOSトランジスタをオン状態として上記第3の基板電位を上記回路モジュールのMOSトランジスタのウェルに供給し、

上記第1の基板電位は上記回路モジュールのMOSトランジスタに逆バイアスを与える電位であり、

上記第2の基板電位は上記回路モジュールのMOSトランジスタの基板バイアス0とする電位であり、

上記第3の基板電位は上記回路モジュールのMOSトランジスタに与える電位が可変である半導体集積回路装置。

【請求項 16】

第1の基板電位と第2の基板電位と第3の基板電位を発生するためのバイアス発生回路と、

MOSトランジスタで構成される回路モジュールと、

それぞれ上記第1の基板電位の供給を制御する第1MOSトランジスタと上記第2の基板電位の供給を制御する第2MOSトランジスタと上記第3の基板電位の供給を制御する第3MOSトランジスタを含む複数の基板バイアススイッチ回路と、

上記基板バイアススイッチ回路を制御するスイッチ制御回路とを有し、

上記回路モジュールが第1状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第1MOSトランジスタをオン状態として上記第1の基板電位を上記回路モジュールのMOSトランジスタのウェルに供給し、上記回路モジュールが第2状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第2MOSトランジスタをオン状態として上記第2の基板電位を上記回路モジュールのMOSトランジスタのウェルに供給し、上記回路モジュールが第3状態である場合には、上記スイッチ制御回路は上記複数の基板バイアススイッチ回路の上記第3MOSトランジスタをオン状態として上記第3の基板電位を上記回路モジュールのMOSトランジ

スタのウェルに供給し、

上記スイッチ制御回路は第1リクエスト信号を上記バイアス発生回路に送信し、上記バイアス発生回路の発生したバイアス信号が安定したことを示す第1アクノレッジ信号を受信し、

上記スイッチ制御回路は第2リクエスト信号を上記基板バイアススイッチ回路に送信し、上記基板バイアススイッチ回路の制御が完了したことを示す第2アクノレッジ信号を受信し、

上記スイッチ制御回路は、上記第1アクノレッジ信号及び上記第2アクノレッジ信号を受信し、上記回路モジュールの動作を開始させるための制御信号を上記回路モジュールに送信する半導体集積回路装置。