

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6383567号
(P6383567)

(45) 発行日 平成30年8月29日 (2018. 8. 29)

(24) 登録日 平成30年8月10日 (2018. 8. 10)

(51) Int. Cl.

F I

G 0 6 F 3 / 0 4 2 (2006. 01)

G 0 6 F 3 / 0 4 2 4 7 1

G 0 3 B 1 7 / 1 8 (2006. 01)

G 0 3 B 1 7 / 1 8 Z

G 0 6 F 3 / 0 4 1 (2006. 01)

G 0 6 F 3 / 0 4 1 4 1 2

G 0 9 F 9 / 3 0 (2006. 01)

G 0 9 F 9 / 3 0 3 4 9 Z

G 0 9 F 9 / 0 0 (2006. 01)

G 0 9 F 9 / 3 0 3 3 8

請求項の数 3 (全 44 頁) 最終頁に続く

(21) 出願番号 特願2014-103263 (P2014-103263)

(22) 出願日 平成26年5月19日 (2014. 5. 19)

(65) 公開番号 特開2015-5280 (P2015-5280A)

(43) 公開日 平成27年1月8日 (2015. 1. 8)

審査請求日 平成29年5月17日 (2017. 5. 17)

(31) 優先権主張番号 特願2013-106270 (P2013-106270)

(32) 優先日 平成25年5月20日 (2013. 5. 20)

(33) 優先権主張国 日本国 (JP)

(73) 特許権者 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷 3 9 8 番地

(72) 発明者 池田 隆之

神奈川県厚木市長谷 3 9 8 番地 株式会社

半導体エネルギー研究所内

(72) 発明者 井上 聖子

神奈川県厚木市長谷 3 9 8 番地 株式会社

半導体エネルギー研究所内

(72) 発明者 三宅 博之

神奈川県厚木市長谷 3 9 8 番地 株式会社

半導体エネルギー研究所内

(72) 発明者 豊高 耕平

神奈川県厚木市長谷 3 9 8 番地 株式会社

半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 撮像パネル

(57) 【特許請求の範囲】

【請求項 1】

絶縁表面上に複数の撮像画素を有し、

前記撮像画素は、

マトリクス状に配置された第 1 乃至第 4 の窓と、

信号を供給する機能を有する光電変換素子と、

前記信号が供給される検知回路と、

を有し、

前記第 1 乃至第 4 の窓の各々は、可視光を透過し、

前記光電変換素子は、前記第 1 の窓と前記第 2 の窓との間、前記第 1 の窓と前記第 3 の窓の間、及び前記第 3 の窓と前記第 4 の窓の間に延在し、

前記検知回路は、前記第 2 の窓と前記第 4 の窓の間に配置されていることを特徴とする撮像パネル。

【請求項 2】

絶縁表面上に複数の撮像画素を有し、

前記撮像画素は、

マトリクス状に配置された第 1 乃至第 4 の表示画素と、

信号を供給する機能を有する光電変換素子と、

前記信号が供給される検知回路と、

を有し、

前記第 1 乃至第 4 の表示画素の各々は、表示素子と、前記表示素子に信号を供給することとができる表示画素回路と、を有し、

前記光電変換素子は、前記第 1 の表示画素と前記第 2 の表示画素との間、前記第 1 の表示画素と前記第 3 の表示画素の間、及び前記第 3 の表示画素と前記第 4 の表示画素の間に延在し、

前記検知回路は、前記第 2 の表示画素と前記第 4 の表示画素の間に配置されていることを特徴とする撮像パネル。

【請求項 3】

請求項 1 又は 2 において、

前記光電変換素子は、列方向及び行方向に延在していることを特徴とする撮像パネル。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明は、撮像パネルまたは撮像装置に関する。

【背景技術】

【0002】

20

情報伝達手段に係る社会基盤が充実されている。これにより、多様で潤沢な情報を職場や自宅だけでなく外出先でも情報機器端末を用いて取得または発信できるようになっている。

【0003】

また、携帯可能な情報端末機器が開発されている。携帯可能な情報端末機器は屋外で使用されることが多いため、例えばキーボード等を用いることなく、情報を容易に入力することができる構成が望まれる。

【0004】

情報を出力する機能と、光の入射により情報を入力する機能を有する装置（入出力装置ともいう）が知られている（特許文献 1）。

30

【先行技術文献】

【特許文献】

【0005】

【特許文献 1】特開 2012 - 33154 号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の一態様は、透過型の新規な撮像パネルを提供することを課題の一とする。または、表示機能を備える新規な撮像パネルを提供することを課題の一とする。または、新規な撮像装置を提供することを課題の一とする。

40

【0007】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0008】

本発明の一態様は、絶縁表面と、絶縁表面に複数の撮像画素と、を有し、撮像画素は、マトリクス状に配置された可視光を透過する複数の窓、複数の窓の間に延在し信号を供給する光電変換素子および信号が供給される検知回路を備える撮像パネルである。

50

【 0 0 0 9 】

また、本発明の一態様は、絶縁表面と、絶縁表面に複数の撮像素素と、を有し、撮像素素は、マトリクス状に配置された可視光を透過する複数の窓、複数の窓の間に延在し信号を供給する複数の光電変換素子および複数の信号が供給される一の検知回路を備える撮像パネルである。

【 0 0 1 0 】

また、本発明の一態様は、絶縁表面と、絶縁表面に複数の撮像素素と、を有し、撮像素素は、マトリクス状に配置された可視光を透過する複数の窓、複数の窓の間に延在し信号を供給する複数の光電変換素子および信号が供給され且つ並列に接続された複数の検知回路を備える撮像パネルである。

10

【 0 0 1 1 】

上記本発明の一態様の撮像パネルは、可視光を透過する複数の窓と、その間に延在する光電変換素子と、を含んで構成される。これにより、撮像素素の窓の大きさまたは配置が光電変換素子の受光面積に与える影響を低減することができる。そして、撮像パネルに入射する光の強弱の分布を、複数の撮像素素毎に検知することができるだけでなく、撮像パネルの一方の側に配置されたものを、撮像パネルの他方の側から高い精細度で配置された窓を通して観察することができる。その結果、ノイズに強い、または誤動作し難い、透過型の新規な撮像パネルを提供することができる。

【 0 0 1 2 】

また、本発明の一態様は、複数の窓に換えて、複数の表示画素を備え、表示画素は、表示素子と表示素子に信号を供給することができる表示画素回路を具備する、上記の撮像パネルである。

20

【 0 0 1 3 】

上記本発明の一態様の撮像パネルは、情報を表示することができる複数の表示画素と、その間に延在する光電変換素子と、を含んで構成される。これにより、撮像素素の表示画素の大きさまたは配置が光電変換素子の受光面積に与える影響を低減することができる。そして、撮像パネルに入射する光の強弱の分布を、複数の撮像素素毎に検知することができるだけでなく、撮像素素により、高い精細度で画像を表示することができる。その結果、ノイズに強い、または誤動作し難い、高精細な表示機能を備える新規な撮像パネルを提供することができる。

30

【 0 0 1 4 】

また、本発明の一態様は、第1の撮像信号を供給することができる検知回路を具備する第1の撮像素素および第2の撮像信号を供給することができる検知回路を具備する第2の撮像素素を含む上記の撮像パネルと、第1の撮像信号および第2の撮像信号を供給される読み出し回路と、を有する撮像装置である。そして、読み出し回路は、第1の撮像信号を第1の増幅信号に増幅して供給することができる第1のアンプ、第2の撮像信号を第2の増幅信号に増幅して供給することができる第2のアンプおよび第1の増幅信号または第2の増幅信号から一を選択して供給することができる選択回路、を備える。

【 0 0 1 5 】

上記本発明の一態様の撮像装置は、撮像パネルの撮像素素が供給する撮像信号を増幅することができるアンプと、複数の増幅信号から一を選択して供給することができる選択回路と、を含んで構成される。これにより、信号を読み取る撮像素素を、撮像パネルの広い範囲に設けられた多数の撮像素素から選択回路を用いて選択することができる。例えば、広い範囲に設けられた複数の撮像素素が供給する複数の撮像信号から、その半分を間引いて読みだすことができる。また、アンプを用いて増幅された信号を、選択回路に供給できる。その結果、信号の処理速度を高めることができる、または、ノイズに強い、または誤動作し難い、新規な撮像装置を提供することができる。

40

【 0 0 1 6 】

なお、本明細書中において、発光装置とは画像表示デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクタ、例えばFPC（Flexible prin

50

ted circuit)もしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または発光素子が形成された基板にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て発光装置に含むものとする。

【0017】

本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。

【0018】

本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。

【0019】

本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。

【0020】

本明細書においてトランジスタが直列に接続されている状態とは、例えば、第1のトランジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトランジスタのソースまたはドレインの一方に接続され、第1のトランジスタのソースまたはドレインの他方が第2のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。

【0021】

本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。

【0022】

本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

【0023】

また、本明細書中において、トランジスタの第1の電極または第2の電極の一方がソース電極を、他方がドレイン電極を指す。

【発明の効果】

【0024】

本発明の一態様によれば、透過型の新規な撮像パネルを提供できる。または、表示機能を備える新規な撮像パネルを提供できる。または、新規な撮像装置を提供できる。

【図面の簡単な説明】

【0025】

10

20

30

40

50

【図１】実施の形態に係る撮像パネルの構成を説明する模式図。

【図２】実施の形態に係る表示機能を備える撮像パネルの構成を説明する図。

【図３】実施の形態に係る撮像素子の構成を説明する図。

【図４】実施の形態に係る撮像素子の構成を説明する図。

【図５】実施の形態に係る撮像素子に用いることができる光電変換素子の構成を説明する図。

【図６】実施の形態に係る撮像素子に用いることができる検知回路の構成を説明する図。

【図７】実施の形態に係る撮像装置を説明する断面図。

【図８】実施の形態に係る撮像装置の構成を説明するブロック図。

【図９】実施の形態に係る撮像装置に用いることができる読み出し回路を説明する回路図 10

。【図１０】実施の形態に係る電子機器を説明する図。

【図１１】実施の形態に係る表示画素回路の回路図および表示画素回路の駆動方法のタイミングチャート。

【図１２】実施の形態に係る表示画素回路の回路図および表示画素回路の駆動方法のタイミングチャート。

【図１３】実施の形態に係る可撓性と表示機能を備える撮像パネルの構成を説明する図。

【図１４】実施の形態に係る表示機能を備える撮像パネルの構成を説明する図。

【図１５】実施の形態に係る表示機能を備える撮像パネルの表示品位を説明する図。

【図１６】実施の形態に係る表示機能を備える撮像パネルの可撓性を説明する図。 20

【図１７】実施の形態に係る表示機能を備える撮像パネルの表示品位を説明する図。

【発明を実施するための形態】

【００２６】

< 本発明の一態様が解決することができる課題の例 >

情報伝達手段に係る社会基盤が充実され、携帯可能な情報端末機器においても多様で潤沢な情報を外出先でも取得または発信できるようになっている。

【００２７】

これにより高い機能が、携帯可能な情報端末機器にも求められる。具体的には、表示装置の高精細化が望まれている。

【００２８】

30

また、携帯可能な情報機器端末は屋外で使用されることが多い。従って、片手や使うことができる指の数が制限された状態でも容易に情報を入力できる入力方法が望まれる。例えば、タッチパネルなどが好ましい。

【００２９】

表示装置の高精細化に伴い、画素間の距離が狭くなると、画素間にタッチパネルのタッチセンサを配置することが困難になる。また、狭い画素間に配置するために検知素子を小さくすると、検知素子の出力が弱くなり、タッチパネルの誤動作や動作不良が発生しやすくなる。

【００３０】

< 本発明の一態様 >

40

以下に説明する実施の形態には、規則的に配置された窓や表示素子等に制限される検知素子の配置に着眼して創作された本発明の一態様が含まれる。

【００３１】

本発明の一態様の撮像パネルは、マトリクス状に配置された複数の窓や画素等と、その間に延在する光電変換素子と、当該光電変換素子から信号が供給される検知回路と、を含んで構成される。

【００３２】

上記本発明の一態様の撮像パネルによれば、透過型の新規な撮像パネルを提供できる。または、表示機能を備える新規な撮像パネルを提供できる。または、新規な撮像装置を提供できる。

50

【 0 0 3 3 】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

【 0 0 3 4 】

(実施の形態 1)

本実施の形態では、本発明の一態様の撮像パネルの構成について、図 1 乃至図 2 を参照しながら説明する。

10

【 0 0 3 5 】

図 1 (A - 1) 乃至図 1 (C - 1) は本発明の一態様の撮像パネルの模式図であり、図 1 (A - 2) 乃至図 1 (C - 2) は対応する撮像パネルに含まれる撮像画素の構成を説明する模式図である。

【 0 0 3 6 】

本実施の形態で説明する撮像パネル 1 0 0 A は (図 1 (A - 1) および図 1 (A - 2) 参照)、基板 1 0 1 の絶縁表面と、絶縁表面に複数の撮像画素 1 1 0 A と、を有する。そして、撮像画素 1 1 0 A は、マトリクス状に配置された可視光を透過する複数の窓 1 5 0 A、複数の窓 1 5 0 A の間に延在し信号を供給する格子状の光電変換素子 1 2 0 および信号が供給される検知回路 1 3 0 を備える。

20

【 0 0 3 7 】

また、本実施の形態で説明する撮像パネル 1 0 0 B は (図 1 (B - 1) および図 1 (B - 2) 参照)、基板 1 0 1 の絶縁表面と、絶縁表面に複数の撮像画素 1 1 0 B と、を有する。そして、撮像画素 1 1 0 B は、マトリクス状に配置された可視光を透過する複数の窓 1 5 0 B、いずれも複数の窓 1 5 0 B の間に延在し且つ信号を供給する光電変換素子 1 2 0 B (1) および光電変換素子 1 2 0 B (2) 並びに複数の信号が供給される検知回路 1 3 0 を備える。

【 0 0 3 8 】

また、本実施の形態で説明する撮像パネル 1 0 0 C は (図 1 (C - 1) および図 1 (C - 2) 参照)、基板 1 0 1 の絶縁表面と、絶縁表面に複数の撮像画素 1 1 0 C と、を有する。そして、撮像画素 1 1 0 C は、マトリクス状に配置された可視光を透過する複数の窓 1 5 0 C、それぞれ複数の窓 1 5 0 C の間に延在し信号を供給する光電変換素子 1 2 0 C (1) および光電変換素子 1 2 0 C (2) 並びに当該信号が供給され且つ並列に接続される検知回路 1 3 0 (1) および検知回路 1 3 0 (2) を備える。

30

【 0 0 3 9 】

本実施の形態で説明する撮像パネル 1 0 0 A、撮像パネル 1 0 0 B および撮像パネル 1 0 0 C は、いずれも可視光を透過する複数の窓と、その間に延在する光電変換素子と、を含んで構成される。これにより、撮像画素の窓の大きさまたは配置が光電変換素子の受光面積に与える影響を低減することができる。そして、撮像パネルに入射する光の強弱の分布を、複数の撮像画素毎に検知することができる。

40

【 0 0 4 0 】

例えば、絶縁表面に窓を高精細に配置すると、窓の間隔が狭くなる。光電変換素子を窓毎に配置しようとする受光面積が小さくなる、または窓の開口面積が小さくなる。しかし、光電変換素子を複数の窓の間に延在するように配置することにより、窓の開口面積を小さくすることなく、受光面積を大きくすることができる。

【 0 0 4 1 】

また、撮像パネルの一方の側に配置されたものを、撮像パネルの他方の側から高い精細度で配置された窓を通して観察することができる。

【 0 0 4 2 】

50

例えば、撮像パネル 1 0 0 A を表示パネル 1 1 0 0 に重ねて用いる場合について、図 2 (B - 1) および図 2 (B - 2) を参照しながら説明する。なお、図 2 (B - 1) は撮像パネル 1 0 0 A を表示パネル 1 1 0 0 に重ねた状態の模式図であり、図 2 (B - 2) は対応する撮像パネル 1 0 0 A に含まれる撮像画素 1 1 0 A および撮像画素 1 1 0 A と重なる複数の表示画素 1 1 5 0 を説明する模式図である。

【 0 0 4 3 】

撮像パネル 1 0 0 A は、基板 1 0 1 および基板 1 0 1 の絶縁表面に設けられた複数の撮像画素 1 1 0 A を備える (図 2 (B - 1) 参照)。なお、撮像パネル 1 0 0 A は、透光性を備える基板 1 0 1 を透過した光を検知することができるように撮像画素 1 1 0 A が設けられている。

10

【 0 0 4 4 】

表示パネル 1 1 0 0 は、複数の表示画素 1 1 5 0 を備える。表示画素 1 1 5 0 は、表示素子と表示素子に信号を供給するための表示画素回路を備える。

【 0 0 4 5 】

可視光を透過する複数の窓 1 5 0 A を、表示パネル 1 1 0 0 の表示画素 1 1 5 0 に重なるように配置して、撮像パネル 1 0 0 A をタッチパネルに用いることができる。このとき、撮像画素の解像度を表示パネルの精細度と同じにする必要はなく、表示画素より粗い精細度で撮像画素を配置することもできる。具体的には、指等を検知する場合は、撮像画素を表示画素の精細度より低くすることができる。

【 0 0 4 6 】

20

その結果、ノイズに強い、または誤動作し難い、透過型の新規な撮像パネルを提供することができる。または、ノイズに強いもしくは誤動作し難い、インセル型またはオンセル型の新規なタッチパネルを提供することができる。

【 0 0 4 7 】

以下に、本発明の一態様の撮像パネル 1 0 0 A を構成する個々の要素について説明する (図 1 (A - 1) および図 1 (A - 2) 参照)。

【 0 0 4 8 】

《 基板 》

基板 1 0 1 に用いることができる基板は、製造工程でかかる温度に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備え、意図しない不純物の機能素子への拡散を防ぐものであれば、特に限定されない。

30

【 0 0 4 9 】

基板に用いることができる構造は、単層構造、積層構造または繊維状若しくは粒子状の材料を含む複合構造を有していても良い。例えば、厚さが $1 \mu\text{m}$ 以上 $200 \mu\text{m}$ 未満のフィルム状構造、厚さが 0.1 mm 以上の板状構造等が挙げられる。

【 0 0 5 0 】

基板は、積層されて用いられる他の層の線膨張率との差、作製工程中に加わる熱および許容されるカールに応じて選択することができる。具体的には、線膨張率の範囲が $1 \times 10^{-3} / \text{K}$ 以下、好ましくは $5 \times 10^{-5} / \text{K}$ 以下、より好ましくは $1 \times 10^{-5} / \text{K}$ 以下である基板が好ましい。

40

【 0 0 5 1 】

基板に用いることができる材料は、例えば、ガラス、セラミックス、金属、無機材料、または樹脂等が挙げられる。

【 0 0 5 2 】

ガラスとしては、具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス若しくはクリスタルガラス等を用いることができる。

【 0 0 5 3 】

金属としては、SUS およびアルミニウム等を用いることができる。なお、絶縁性の膜を金属の表面に形成することにより、金属の表面を絶縁性にするすることができる。

【 0 0 5 4 】

50

無機膜としては、例えば金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を適用できる。具体的には酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を適用できる。

【 0 0 5 5 】

樹脂としては、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等を用いることができる。

【 0 0 5 6 】

《 撮 像 画 素 》

撮像画素 1 1 0 A は、光電変換素子 1 2 0 および光電変換素子 1 2 0 から信号が供給される検知回路 1 3 0 を備える。

【 0 0 5 7 】

光電変換素子 1 2 0 としては、例えばフォトダイオード等を用いることができる。

【 0 0 5 8 】

検知回路 1 3 0 としては、光電変換素子 1 2 0 から供給された信号を増幅するアンプを用いることができる。なお、選択回路を検知回路 1 3 0 に設けることができる。これにより、一の撮像画素 1 1 0 A を、撮像パネル 1 0 0 A に設けられた複数の撮像画素 1 1 0 A から選択することができる。

【 0 0 5 9 】

なお、撮像パネル 1 0 0 A に適用することができる撮像画素 1 1 0 A の構成の一例を、実施の形態 2 において詳細に説明する。

【 0 0 6 0 】

< 変形例 1 . >

本実施の形態で例示する撮像パネルの変形例について、図 2 を参照しながら説明する。

【 0 0 6 1 】

図 2 (A - 1) は本発明の一態様の表示機能を備える撮像パネルの模式図であり、図 2 (A - 2) は当該撮像パネルに含まれる撮像画素の構成を説明する模式図である。

【 0 0 6 2 】

本実施の形態の変形例で例示する表示機能を備える撮像パネル 1 0 0 D は、複数の窓 1 5 0 A に換えて複数の表示画素 1 5 0 D を備える点が、図 1 (A - 1) 及び図 1 (A - 2) を参照しながら説明する撮像パネル 1 0 0 A とは異なる。

【 0 0 6 3 】

本実施の形態の変形例で例示して説明する撮像パネル 1 0 0 D は、複数の窓 1 5 0 A に換えて、複数の表示画素 1 5 0 D を備える。そして、表示画素 1 5 0 D は、表示素子と表示素子に信号を供給することができる表示画素回路を具備する。

【 0 0 6 4 】

これにより、表示画素 1 5 0 D の大きさまたは配置が光電変換素子 1 2 0 の受光面積に与える影響を低減することができる。例えば、表示画素 1 5 0 D が基板 1 0 1 の絶縁表面に高精細に配置されることにより、表示画素 1 5 0 D の間隔が狭くなっても、光電変換素子 1 2 0 を複数の表示画素 1 5 0 D 間に延在するように配置し、その長さを長くすることにより光電変換素子 1 2 0 の受光面積を大きくすることができる。

【 0 0 6 5 】

そして、大きな光電変換素子 1 2 0 を用いて、表示機能を備える撮像パネル 1 0 0 D に入射する光の強弱の分布を、基板 1 0 1 の絶縁表面に設けられた複数の撮像画素 1 1 0 D 毎に検知することができる。例えば、撮像画素 1 1 0 D の解像度を表示画素 1 5 0 D の精細度と同じにする必要はなく、表示画素 1 5 0 D より粗い精細度で撮像画素 1 1 0 D を配置することもできる。具体的には、指等を検知する場合は、撮像画素 1 1 0 D を表示画素 1 5 0 D の精細度より低くすることができる。また、撮像画素 1 1 0 D より高い精細度で画像を表示することができる。

【 0 0 6 6 】

その結果、ノイズに強い、または誤動作し難い、高精細な表示機能を備える新規な撮像パネルを提供することができる。

10

20

30

40

50

【 0 0 6 7 】

以下に、本発明の一態様の表示機能を備える撮像パネル 1 0 0 D を構成する個々の要素について説明する。

【 0 0 6 8 】

《表示画素》

表示画素 1 5 0 D は、表示素子と表示素子を駆動する画素回路を備える。

【 0 0 6 9 】

表示画素 1 5 0 D に用いることができる表示素子としては、例えば液晶素子、有機エレクトロルミネッセンス素子、電子インク、シャッター方式の M E M S 表示素子、光干渉方式の M E M S 表示素子等の公知の表示素子を挙げることができる。

10

【 0 0 7 0 】

画素回路は、適用する表示素子に好適な構成を公知の画素回路から選択して用いることができる。

【 0 0 7 1 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 0 0 7 2 】

(実施の形態 2)

本実施の形態では、本発明の一態様の撮像パネルに適用可能な撮像画素の構成について、図 3 乃至図 4 を参照しながら説明する。

20

【 0 0 7 3 】

図 3 (A) は撮像画素 1 1 0 B の回路図が重ねて描かれた上面図である。図 3 (B) は図 3 (A) の可視光を透過することができる窓 1 5 0 B に換えて設けることができる表示画素 1 5 0 D の構成の模式図である。なお、例示する表示画素 1 5 0 D は 3 つの副画素を備える。

【 0 0 7 4 】

本実施の形態で説明する撮像画素 1 1 0 B は、4 行 4 列のマトリクス状に配置された複数の窓 1 5 0 B、行方向に並ぶ窓 1 5 0 B に沿って延在し、窓 1 5 0 B の列方向に並ぶ光電変換素子 1 2 1 (1) 乃至光電変換素子 1 2 1 (4)、光電変換素子から信号が供給される検知回路を有する (図 3 (A) 参照)。

30

【 0 0 7 5 】

なお、光電変換素子 1 2 1 (1) 乃至光電変換素子 1 2 1 (4) は並列に接続され、一方の電極はいずれも電流を供給することができる配線 V P O と電氣的に接続される。また、他方の電極はいずれも検知回路のトランジスタ 1 2 2 (2) の第 2 の電極と電氣的に接続される。

【 0 0 7 6 】

検知回路は、ゲートが配線 P R と電氣的に接続され、第 1 の電極が配線 V P R と電氣的に接続されるトランジスタ 1 2 2 (1) と、ゲートが配線 T X と電氣的に接続され、第 1 の電極がトランジスタ 1 2 2 (1) の第 2 の電極と電氣的に接続され、第 2 の電極が光電変換素子 1 2 1 (1) 乃至光電変換素子 1 2 1 (4) の他方の電極と電氣的に接続されるトランジスタ 1 2 2 (2) と、ゲートが配線 S E と電氣的に接続され、第 1 の電極が配線 P O と接続されるトランジスタ 1 2 2 (3) と、ゲートがトランジスタ 1 2 2 (2) の第 1 の電極と電氣的に接続され、第 1 の電極がトランジスタ 1 2 2 (3) の第 2 の電極と電氣的に接続され、第 2 の電極が配線 V P I と電氣的に接続されるトランジスタ 1 2 2 (4) と、を有する。

40

【 0 0 7 7 】

以下に、本発明の一態様の撮像パネルに適用可能な撮像画素を構成する個々の要素について説明する。

【 0 0 7 8 】

《領域》

50

撮像素子 110B を備える撮像パネルを、表示パネルと重ねて用いる場合、窓 150B をおよそ均等な間隔で配置する。窓 150B を不均等な間隔で配置すると、窓 150B に重なる表示画素も不均等な間隔で配置されることになり、表示品位が低下してしまう。

【0079】

なお、窓 150B を 200 ppi 以上好ましくは 350 ppi 以上より好ましくは 600 ppi 以上の精細度で設けると、高品位の画像を表示できる。なお、ppi (pixel per inch) は、1 インチあたりの画素数を表す単位である。また、例えば 3 つの副画素が 1 つの画素を構成する場合、3 つの副画素を 1 つの繰り返し単位と数える。

【0080】

また、撮像素子を 5 ppi 以上好ましくは 10 ppi 以上より好ましくは 100 ppi 以上の精細度で設けると、タッチパネルに好適である。

10

【0081】

《光電変換素子》

光電変換素子 121 (1) 乃至光電変換素子 121 (4) は、例えばフォトダイオードを用いることができる。具体的には、半導体層にシリコンを用いたものを適用することができる。特に p 型、i 型、n 型のアモルファスシリコンが積層されたフォトダイオードを好適に用いることができる。

【0082】

《検知回路》

検知回路は、トランジスタ等を用いて構成することができる。

20

【0083】

検知回路に用いることができるトランジスタとしては、例えば、チャネルが単結晶、多結晶または非晶質等を含む半導体層に形成されるトランジスタを挙げることができる。または、チャネルが元素周期表における第 14 族の元素 (例えば Si、Ge、SiC 等)、化合物 (例えば GaAs、GaP 等)、酸化物 (例えば In、Ga、Zn 等を含む酸化物) を含む半導体層に形成されるトランジスタを用いることができる。または、チャネルがシリコンより広いバンドギャップを有する半導体 (例えば酸化物半導体等) 層に形成されるトランジスタを用いることができる。

【0084】

特に、オフ電流の低いトランジスタをトランジスタ 122 (1) およびトランジスタ 122 (2) に用いた検知回路は、記憶ノード FD に記憶される露光量に応じた電荷量を損ないにくい。これにより、グローバルシャッター方式を用いて撮像パネルを駆動することができる。

30

【0085】

なお、グローバルシャッター方式は、撮像パネルに設けられた複数の撮像素子 (最大で全ての撮像素子) を同時に露光することができる。これにより、歪みのない画像を得ることができる。

【0086】

《検知回路の駆動方法》

図 3 に示す検知回路は以下のステップで駆動することができる。

40

【0087】

なお、ここでは n 型のトランジスタを用いて構成された検知回路を動作する方法の一例を説明するが、これに限定されない。

【0088】

また、配線 VP0 は十分高い電位が供給され、配線 VPR および配線 VPI は十分低い電位が供給される。

【0089】

第 1 のステップにおいて、配線 TX、配線 PR にハイの信号を供給する。これにより、トランジスタ 122 (1) およびトランジスタ 122 (2) をオンにする。その結果、ノード FD の電位が配線 VPR の電位に応じた値に設定される。

50

【0090】

第2のステップにおいて、配線SEおよび配線PRにロウの信号を供給し、配線TXにハイの信号を供給する。これにより、トランジスタ122(3)およびトランジスタ122(1)をオフに、トランジスタ122(2)をオンにする。このとき、光を照射された光電変換素子121(1)乃至光電変換素子121(4)は、その光の強度に応じた電流をノードFDに供給する。

【0091】

第3のステップにおいて、配線SE、配線PRおよび配線TXにロウの信号を供給する。これにより、トランジスタ122(3)、トランジスタ122(2)およびトランジスタ122(1)をオフにする。その結果、ノードFDが、第2のステップにおいて撮像素子110Bが照射された光の量に応じた電位になる。

10

【0092】

第4のステップにおいて、配線SEにハイの信号を、配線PRおよび配線TXにロウの信号を供給する。これにより、トランジスタ122(3)をオンに、トランジスタ122(1)およびトランジスタ122(2)をオフにする。その結果、トランジスタ122(4)の第1の電極と第2の電極の間に流れる電流が、ノードFDの電位に応じたものとなる。

【0093】

第5のステップにおいて、図示されていない読み出し回路は、トランジスタ122(4)を流れる電流を読み出す。これにより、撮像素子110Bが第2のステップにおいて照射された光を検知することができる。

20

【0094】

第6のステップにおいて、検知回路の駆動を終了する。なお、第1のステップに戻って、検知回路を繰り返し駆動することもできる。

【0095】

<変形例1.>

本実施の形態で例示する撮像素子の変形例について、図4を参照しながら説明する。

【0096】

図4は撮像素子の変形例を説明する回路図が重ねて描かれた上面図である。

【0097】

30

本実施の形態の変形例で例示する撮像素子110Cは、図3を参照しながら説明する撮像素子に設けられた構成を2つ備える点と、その2つが並列に接続された構成を有する点が、図3を参照しながら説明する撮像素子とは異なる。よって、ここでは異なる部分について詳細に説明し、同様の構成を用いることができる部分は、図3についてする説明を援用する。

【0098】

本実施の形態の変形例で説明する撮像素子110Cは、撮像素子110C(1)と撮像素子110C(2)を有する。撮像素子110C(1)と撮像素子110C(2)は、それぞれ4行4列のマトリクス状に配置された複数の窓150Bを備える。

【0099】

40

撮像素子110C(1)と撮像素子110C(2)は、それぞれ光電変換素子を4つ備え、合計8つの光電変換素子が並列に接続されている。なお、8つの光電変換素子の一方の端子は、いずれも配線VPOと電氣的に接続される。

【0100】

撮像素子110C(1)と撮像素子110C(2)は、それぞれ検知回路を備え、並列接続された光電変換素子の他方の端子は、検知回路のトランジスタ122(2)の第2の電極と電氣的に接続される。

【0101】

また、撮像素子110C(1)と撮像素子110C(2)は、それぞれ配線PR、配線VPR、配線TX、配線SE、配線POおよび配線VPIと電氣的に接続される。

50

【 0 1 0 2 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 0 1 0 3 】

(実施の形態 3)

本実施の形態では、本発明の一態様の表示機能を有する撮像パネル 1 0 0 D に適用可能な撮像画素 1 1 0 D の構成について、図 5 乃至図 7 を参照しながら説明する。具体的には、実施の形態 1 で図 2 (A - 1) を用いて説明する表示機能を備える撮像パネルに用いることができる撮像画素 1 1 0 D の構成の一例について説明する。

【 0 1 0 4 】

図 5 および図 6 は撮像画素 1 1 0 D の上面図である。具体的には、図 5 は並列接続された光電変換素子 1 2 1 B (1) 乃至光電変換素子 1 2 1 B (4) の配置を説明するための上面図である。図 6 は図 5 を用いて説明する光電変換素子が供給する信号を検知する検知回路の配置を説明するための上面図である。また、図 5 を用いて説明する光電変換素子は、図 6 を用いて説明する検知回路の上に重ねて配置される。

【 0 1 0 5 】

なお、図面を簡潔かつ明瞭にするために、表示画素 1 5 0 D を、破線を用いた矩形で図 5 に示す。ただし、一つの表示画素 1 5 0 D は、副画素 1 5 0 D (R) を含む 3 つの副画素とともに、図 6 に図示する。

【 0 1 0 6 】

図 7 は図 6 に示す切断線 X 1 - X 2 - X 3 - X 4 における断面図である。

【 0 1 0 7 】

< 光電変換素子の配置 >

撮像画素 1 1 0 D は、4 行 4 列のマトリクス状に配置された複数の表示画素 1 5 0 D と、並列に接続された光電変換素子 1 2 1 B (1) 乃至光電変換素子 1 2 1 B (4) を備える (図 5 参照) 。光電変換素子 1 2 1 B (1) 乃至光電変換素子 1 2 1 B (4) は、行方向に並ぶ表示画素 1 5 0 D に沿って延在し、表示画素 1 5 0 D の列方向に並ぶ。

【 0 1 0 8 】

光電変換素子 1 2 1 B (3) の一方の電極は、開口部 4 2 5 を介して配線 V P O と電氣的に接続される。光電変換素子 1 2 1 B (3) の他方の電極は、開口部 1 7 8 を介してトランジスタ 1 2 2 (2) の第 2 の電極と電氣的に接続される。なお、図 5 に示すトランジスタ 1 2 2 (2) は、図 6 に示すトランジスタ 1 2 2 (2) と同じトランジスタである。

【 0 1 0 9 】

< 検知回路の配置 >

撮像画素 1 1 0 D は、配線 S E 、配線 P R 、配線 T X 、配線 V P R 、配線 V P I および配線 P O と電氣的に接続される (図 6 参照) 。

【 0 1 1 0 】

撮像画素 1 1 0 D は、トランジスタ 1 2 2 (1) 、トランジスタ 1 2 2 (2) 、トランジスタ 1 2 2 (3) およびトランジスタ 1 2 2 (4) を備える。

【 0 1 1 1 】

図 6 に示す開口部 1 7 8 は、図 5 に示す開口部 1 7 8 と同じ開口部である。

【 0 1 1 2 】

< 撮像画素の断面の構成 >

撮像画素 1 1 0 D の断面の構成について、図 7 を参照しながら説明する。

【 0 1 1 3 】

撮像画素 1 1 0 D は、光電変換素子 1 2 1 B (3) 、トランジスタ 1 2 2 (2) を含む検知回路、トランジスタ 1 2 5 を含む表示画素回路、副画素 1 5 0 D (R) を含む表示画素を、基板 4 1 0 と対向基板 4 7 0 の間に有する。

【 0 1 1 4 】

《 基板 》

10

20

30

40

50

基板 410 に用いることができる基板は、製造工程でかかる温度に耐えられる程度の耐熱性および製造装置に適用可能な厚さおよび大きさを備え、意図しない不純物の発光素子への拡散を防ぐものであれば、特に限定されない。

【0115】

基板に用いることができる程度に意図しない不純物の拡散が抑制された基板は、組み合わせて用いられる発光素子に応じて決定されたガスバリア性を指標にして選択することができる。具体的には、有機 EL 素子を発光素子に用いる場合は、水蒸気の透過率が $10^{-5} \text{ g/m}^2 \cdot \text{day}$ 以下、好ましくは $10^{-6} \text{ g/m}^2 \cdot \text{day}$ 以下である基板を用いることができる。

【0116】

基板に用いることができる構造は、単層構造、積層構造または繊維状若しくは粒子状の材料を含む複合構造を有していても良い。例えば、厚さが $1 \mu\text{m}$ 以上 $200 \mu\text{m}$ 未満のフィルム状構造、厚さが 0.1 mm 以上の板状構造等が挙げられる。

【0117】

基板に用いることができる程度に線膨張率が抑制された基板は、積層される他の層の線膨張率との差、作製工程に加わる熱および許容されるカールに応じて選択することができる。具体的には、線膨張率の範囲が $1 \times 10^{-3} / \text{K}$ 以下、好ましくは $5 \times 10^{-5} / \text{K}$ 以下、より好ましくは $1 \times 10^{-5} / \text{K}$ 以下である基板を用いることができる。

【0118】

基板に用いることができる材料は、例えば、ガラス、セラミックス、金属、無機材料、または樹脂等が挙げられる。

【0119】

ガラスとしては、具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス若しくはクリスタルガラス等を用いることができる。

【0120】

金属としては、SUS およびアルミニウム等を用いることができる。なお、絶縁性の膜を金属の表面に形成することにより、金属の表面を絶縁性にするすることができる。

【0121】

無機膜としては、例えば金属酸化物膜、金属窒化物膜若しくは金属酸窒化物膜等を適用できる。具体的には酸化珪素、窒化珪素、酸窒化珪素、アルミナ膜等を適用できる。

【0122】

樹脂としては、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等を用いることができる。

【0123】

本実施の形態で例示する基板 410 は、基材 410b と意図しない不純物の発光素子への拡散を防ぐバリア膜 410a を、接着材を用いて積層した積層体である。具体的には、基材 410b はアラミド樹脂フィルムであり、バリア膜 410a は珪素および窒素を含む無機膜であり、可撓性を有する。

【0124】

《対向基板》

対向基板 470 に適用可能な基板は、透光性を有するものであれば、基板 410 と同様の基板を用いることができる。

【0125】

対向基板 470 の表面に用いることができる構造は、マイクロレンズおよび凹凸構造等が挙げられる。これらの構造は、型押し法、真空成形法、ブラスト加工法、フロスト加工法等を用いて形成することができる。また、凹凸があらかじめ形成されたフィルム等が積層された基板を用いてもよい。

【0126】

これらの構造を対向基板 470 の発光素子 450 側に設けることにより、発光素子 450 が発する光は、多様な角度で対向基板 470 に進入することができる。または、これらの

10

20

30

40

50

構造を対向基板 4 7 0 の光を取り出す側に設けることにより、発光素子 4 5 0 が発する光は、対向基板 4 7 0 から外部に多様な角度で射出される。これにより、界面で繰り返し全反射する条件を満たすことが困難になる。その結果、発光素子 4 5 0 が発する光を外部に取り出す効率を高めることができる。

【 0 1 2 7 】

< 検知回路、表示画素回路 >

検知回路のトランジスタ 1 2 2 (2) は、ゲート 1 6 1、ゲート絶縁膜 1 6 2、半導体層 1 6 3、第 1 の電極 1 6 5 a、第 2 の電極 1 6 5 b を備える。なお、保護層 1 6 7 を、トランジスタ 1 2 2 (2) を覆う構成とし、半導体層 1 6 3 への意図しない不純物の拡散を抑制してもよい。

10

【 0 1 2 8 】

表示画素回路は、トランジスタ 1 2 5 を備える。トランジスタ 1 2 5 をトランジスタ 1 2 2 (2) と同一の工程で形成すると、作製工程を簡略なものにすることができる。

【 0 1 2 9 】

容量 1 2 6 は、ゲート 1 6 1 を含む導電層と第 2 の電極 1 6 5 b を含む導電層と、その間にゲート絶縁膜 1 6 2 を備える。

【 0 1 3 0 】

< 光電変換素子 >

光電変換素子 1 2 1 B (3) は、積層された p 型の非晶質シリコン層、i 型の非晶質シリコン層および n 型の非晶質シリコン層を含む。

20

【 0 1 3 1 】

p 型の非晶質シリコン層は、開口部 1 7 8 を介してトランジスタ 1 2 2 (2) の第 2 の電極 1 6 5 b と電気的に接続する。n 型の非晶質シリコン層は、開口部 4 2 5 を介して配線 V P O と電気的に接続する。

【 0 1 3 2 】

< 平坦化層 >

平坦化層 4 2 1 a および平坦化層 4 2 1 b は、トランジスタ 1 2 2 (2) 等の構造物上に平坦な表面を形成する。配線 V P O および配線 V P R は、平坦化層 4 2 1 a と平坦化層 4 2 1 b の間にある。

【 0 1 3 3 】

< 表示画素 >

表示画素は副画素 1 5 0 D (R) を含む。副画素 1 5 0 D (R) は発光モジュール 4 8 0 とトランジスタ 1 2 5 を含む表示画素回路を備える。

30

【 0 1 3 4 】

発光モジュール 4 8 0 は発光素子 4 5 0 と着色層 4 6 7 C F を含む。

【 0 1 3 5 】

発光素子 4 5 0 は下部電極 4 5 1 と上部電極 4 5 2 と、その間に発光性の有機化合物を含む層 4 5 3 を備える。なお、発光性の有機化合物を選択して用いることにより、発光性の有機化合物を含む層 4 5 3 が白色を呈する光を発するようにすることができる。例えば、互いに補色の関係にある色を発する複数の発光性の有機化合物を用いる構成、または赤色、緑色および青色を呈する発光性の有機化合物を用いる構成等を挙げることができる。また、反射性の導電膜上に積層された透光性を有する導電膜を下部電極 4 5 1 に用い、半透過・半反射性の導電膜を上部電極 4 5 2 に適用することができる。このような構成にすることで、微小共振器を構成し、発光素子 4 5 0 から所定の波長の光 (図中に上向きの矢印で示す) を効率よく取り出すことができる。

40

【 0 1 3 6 】

隔壁 4 2 8 は、平坦化層 4 2 1 b 上にあり、下部電極 4 5 1 と重なる位置に開口部を備える。また、光電変換素子 1 2 1 B (3) と重なる位置に開口部 4 2 8 h を備える。開口部 4 2 8 h は、外部から撮像素子 1 1 0 D に侵入する光 (図中に下向きの矢印で示す) を効率よく光電変換素子 1 2 1 B (3) に取り込む。

50

【 0 1 3 7 】

スペーサー 4 2 9 は、隔壁 4 2 8 上にある。

【 0 1 3 8 】

なお、発光素子 4 5 0 の上部電極 4 5 2 が光電変換素子 1 2 1 B (3) と重なる場合は、透光性を有する導電膜 (例えば半透過・半反射性の導電膜等) を上部電極 4 5 2 に用いる。これにより、外部から撮像素子 1 1 0 D に入射する光が光電変換素子 1 2 1 B (3) に到達できる。

【 0 1 3 9 】

< その他の構成 >

撮像素子 1 1 0 D は遮光層 4 6 7 B M を備える。遮光層 4 6 7 B M は、発光素子 4 5 0 と重なる位置および光電変換素子 1 2 1 B (3) と重なる位置に開口部を備える。なお、遮光層 4 6 7 B M および着色層 4 6 7 C F を、対向基板 4 7 0 側に設けることができる。

10

【 0 1 4 0 】

充填材 4 2 6 が、発光素子 4 5 0 と対向基板 4 7 0 の間にある。充填材 4 2 6 としては、例えば、意図しない不純物の量が低減された不活性のガスまたは空気より屈折率の高い透光性を有する樹脂等をその例として挙げることができる。

【 0 1 4 1 】

撮像素子が設けられた領域を囲む封止材が、基板 4 1 0 と対向基板 4 7 0 を貼りあわせる構成とすることができる。または、充填材 4 2 6 が基板 4 1 0 と対向基板 4 7 0 を貼りあわせる構成とすることができる。

20

【 0 1 4 2 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 0 1 4 3 】

(実施の形態 4)

本実施の形態では、本発明の一態様の表示機能を備える撮像装置の構成について、図 8 および図 9 を参照しながら説明する。

【 0 1 4 4 】

図 8 (A) は本発明の一態様の表示機能を備える撮像装置 2 0 0 の構成を説明するブロック図であり、図 8 (B) は図 8 (A) に示す撮像装置 2 0 0 に含まれる読み出し回路 2 3 0 を説明するブロック図である。

30

【 0 1 4 5 】

図 9 は撮像装置 2 0 0 に適用することができる読み出し回路および撮像素子の検知回路の回路図である。

【 0 1 4 6 】

本実施の形態で説明する撮像装置 2 0 0 は、表示機能を備え、第 1 の撮像信号を供給することができる検知回路を具備する第 1 の撮像素子 1 1 0 D (1) および第 2 の撮像信号を供給することができる検知回路を具備する第 2 の撮像素子 1 1 0 D (2) を含む撮像パネルと、第 1 の撮像信号および第 2 の撮像信号が供給される読み出し回路 2 3 0 と、を有する (図 8 (A) および図 8 (B) 参照) 。

40

【 0 1 4 7 】

また、読み出し回路 2 3 0 は、第 1 の撮像信号を第 1 の増幅信号に増幅して供給することができる第 1 のアンプ 2 2 5 (1)、第 2 の撮像信号を第 2 の増幅信号に増幅して供給することができる第 2 のアンプ 2 2 5 (2) および第 1 の増幅信号または第 2 の増幅信号から一を選択して供給することができる選択回路 2 2 0 (1)、を備える。

【 0 1 4 8 】

これにより、信号を読み取る撮像素子を、撮像パネル 1 0 0 D の広い範囲に設けられた多数の撮像素子から、選択回路 2 2 0 (1) を用いて選択することができる。言い換ええると、広い範囲に設けられた複数の撮像素子が供給する複数の撮像信号から、例えばその半分を間引いて読みだすことができる。また、アンプを用いて増幅された信号を、選択回路 2

50

20(1)に供給できる。その結果、信号の処理速度を高めることができる、または、ノイズに強い、または誤動作し難い、新規な撮像装置を提供することができる。

【0149】

なお、撮像パネル100Dは、2n行2m列(nおよびmは1以上の整数)に配置された複数の撮像素子110Dを備える(図8(A)参照)。

【0150】

一組の配線PR、配線TXおよび配線SEが撮像素子の行ごとに配設され、一組の配線PR、配線TXおよび配線SEはいずれもその行にある撮像素子と接続される(図8(B)参照)。

【0151】

一組の配線VPO、配線VPR、配線PO、配線VPIが撮像素子の列ごとに配設され、一組の配線VPO、配線VPR、配線PO、配線VPIはいずれもその列にある撮像素子と電氣的に接続される。なお、配線PO(1)は撮像素子100D(1)と電氣的に接続され、配線PO(2)は撮像素子100D(2)と電氣的に接続される。

【0152】

また、撮像装置200は、駆動回路240(0)および駆動回路240(1)を備える(図8(A)参照)。

【0153】

表示機能を備える撮像パネル100Dは、一の撮像素子110Dに $4 \times 4 = 16$ 個の表示画素150Dを備える(図8(A)および図8(B)参照)。また、図示されていない行方向に延在する $4 \times 2n$ 本の走査線と、列方向に延在する $4 \times 2m$ 本の画像信号線を備える。

【0154】

行方向の $4 \times 2m$ 個の表示画素が一の走査線に電氣的に接続され、列方向の $4 \times 2n$ 個の表示画素が一の画像信号線に接続され、マトリクスを構成している。

【0155】

撮像装置200は、走査線駆動回路250(0)および走査線駆動回路250(1)を有する(図8(A)参照)。走査線駆動回路は選択信号を走査線に供給することができる。

【0156】

また、図示されていない信号線駆動回路は画像信号を画像信号線に供給することができる。

【0157】

選択信号が供給された表示画素150Dは、画像信号が書き込まれ、書き込まれた画像信号に応じた表示をすることができる。

【0158】

選択信号および画像信号は、撮像素子に信号を供給するための配線と異なる配線を用いて供給される。これにより、表示画素を、撮像素子の動作から独立して駆動することができる。

【0159】

以下に、本発明の一態様の撮像パネルに適用可能な撮像装置200を構成する個々の要素について説明する。

【0160】

《駆動回路》

駆動回路240(0)は、奇数行目の配線PR、配線TXおよび配線SEに信号を供給することができ、奇数行目の配線PR、配線TXおよび配線SEは、奇数行目の撮像素子110Dに信号を供給することができる(図8(A)参照)。

【0161】

駆動回路240(1)は、偶数行目の配線PR、配線TXおよび配線SEに信号を供給することができ、偶数行目の配線PR、配線TXおよび配線SEは、偶数行目の撮像素子110Dに信号を供給することができる。

10

20

30

40

50

【 0 1 6 2 】

独立して動作する駆動回路 2 4 0 (0) と駆動回路 2 4 0 (1) を用いることで、駆動回路 2 4 0 (0) を用いて撮像した画像と、駆動回路 2 4 0 (1) を用いて撮像した画像を演算することができる。

【 0 1 6 3 】

例えば、照明の条件が異なる 2 つの画像の差を求めて、撮影された対象物の位置を識別することができる。または、照明の条件が同じ 2 つの画像の和を求めて、信号を大きくすることができる。

【 0 1 6 4 】

なお、回路が設けられていない領域 2 4 9 が設けられ、領域 2 4 9 は駆動回路 2 4 0 (0) および駆動回路 2 4 0 (1) を 2 つの領域に分割している。駆動回路 2 4 0 (0) および駆動回路 2 4 0 (1) を分割して、可撓性を有する基板に配置することにより、領域 2 4 9 で折り曲げることができる撮像パネルを提供することができる。折り曲げる部分を避けて回路を配置することにより、折り曲げ動作に伴う応力が、回路に集中する現象を避けることができる。

【 0 1 6 5 】

駆動回路 2 4 0 (0) および駆動回路 2 4 0 (1) は、それぞれ n 組の配線 $S E$ 、配線 $P R$ および配線 $T X$ に信号を供給する。駆動回路は、信号を n 行の撮像画素に順番に供給することができる。公知の順序回路を用いて構成することができる。例えば、シフトレジスタを用いて駆動回路を構成することができる。

【 0 1 6 6 】

《読み出し回路》

読み出し回路 2 3 0 に適用可能な選択回路およびアンプの構成の一例について、図 9 を参照しながら説明する。

【 0 1 6 7 】

図 9 は読み出し回路 2 3 0 を説明する回路図である。具体的には、選択回路 2 2 0 (1)、第 1 のアンプ 2 2 5 (1) および第 2 のアンプ 2 2 5 (2) の回路図を含む。また、選択回路 2 2 0 (1) を用いて読み出すことができる第 1 の撮像画素 1 1 0 D (1) および第 2 の撮像画素 1 1 0 D (2) に含まれる検知回路の回路図も図示されている。

【 0 1 6 8 】

選択回路 2 2 0 (1) は、ゲートが第 1 の選択信号が供給される端子 $S 1$ と電氣的に接続され、第 1 の電極が読み出し端子 $R E A D_O U T$ と電氣的に接続され、第 2 の電極が配線 2 2 2 (1) と電氣的に接続されるトランジスタ 2 2 1 (1) と、ゲートが第 2 の選択信号が供給される端子 $S 2$ と電氣的に接続され、第 1 の電極が読み出し端子 $R E A D_O U T$ と電氣的に接続され、第 2 の電極が配線 2 2 2 (2) に電氣的に接続されるトランジスタ 2 2 1 (2) と、を備える。

【 0 1 6 9 】

第 1 のアンプ 2 2 5 (1) は、ゲートが配線 $P O (1)$ と電氣的に接続され、第 1 の電極が配線 2 2 2 (1) と電氣的に接続され、第 2 の電極が配線 $S F G N D$ と電氣的に接続されるトランジスタ 2 2 6 (1) と、ゲートが配線 $B R$ と電氣的に接続され、第 1 の電極が配線 $V P O$ と電氣的に接続され、第 2 の電極が配線 $P O (1)$ と電氣的に接続されるトランジスタ 2 2 6 (2) と、を備える。

【 0 1 7 0 】

第 2 のアンプ 2 2 5 (2) は、ゲートが配線 $P O (2)$ と電氣的に接続され、第 1 の電極が配線 2 2 2 (2) と電氣的に接続され、第 2 の電極が配線 $S F G N D$ と電氣的に接続されるトランジスタ 2 2 7 (1) と、ゲートが配線 $B R$ と電氣的に接続され、第 1 の電極が配線 $V P O$ と電氣的に接続され、第 2 の電極が配線 $P O (2)$ と電氣的に接続されるトランジスタ 2 2 7 (2) と、を備える。

【 0 1 7 1 】

なお、配線 $P O (1)$ は、第 1 の撮像画素 1 1 0 D (1) と電氣的に接続され、配線 $P O$

10

20

30

40

50

(2)は、第2の撮像素子110D(2)と電氣的に接続される。また、端子PULLは負荷を介して端子READ_OUTと電氣的に接続される。

【0172】

《読み出し回路の駆動方法》

読み出し回路は以下のステップで駆動することができる。

【0173】

なお、ここではn型のトランジスタを用いて構成された読み出し回路を動作する方法の一例を説明するが、これに限定されない。

【0174】

配線VPOは十分に高い電源電位が供給され、配線SFGNDは十分に低い電源電位が供給される。

10

【0175】

また、読み出し回路の駆動方法の第1のステップにおいて、第1の撮像素子110D(1)および第2の撮像素子110D(2)はすでに光を照射され、配線SE、配線PRおよび配線TXはロウの信号が供給された状態であるとする。これにより、例えば、第1の撮像素子110D(1)のトランジスタ122(3)、トランジスタ122(2)およびトランジスタ122(1)はオフの状態である。その結果、それぞれのノードFDは、照射された光の量に応じた電位である。

【0176】

第1のステップにおいて、配線BRにハイの信号を供給し、トランジスタ226(2)およびトランジスタ227(2)をオンにする。これにより、配線PO(1)および配線PO(2)は、配線VPOの電位に応じた電位になる。また、トランジスタ226(1)がオンになり、配線222(1)および配線222(2)の電位が配線SFGNDの電位に応じたものとなる。

20

【0177】

第2のステップにおいて、配線BRにロウの信号を供給し、トランジスタ226(2)およびトランジスタ227(2)をオフにする。また、配線SEにハイの信号を供給し、第1の撮像素子110D(1)のトランジスタ122(3)をオンにする。これにより、配線PO(1)は、第1の撮像素子110D(1)のトランジスタ122(4)を流れる電流に応じた電位となる。なお、トランジスタ122(4)を流れる電流は、ノードFDの電位に応じたものである。その結果、配線PO(1)は、第1の撮像素子110D(1)が照射された光の量に応じた電位になる。また、第2の撮像素子110D(2)も同様に動作することにより、配線PO(2)は、第2の撮像素子110D(2)が照射された光の量に応じた電位になる。

30

【0178】

第3のステップにおいて、端子S1にハイの信号を供給し、トランジスタ221(1)をオンにし、端子S2にロウの信号を供給し、トランジスタ221(2)をオフにする。

【0179】

トランジスタ226(1)は、第1の撮像素子110D(1)が照射された光の量に応じた電位を、配線PO(1)からゲートに供給される。これにより、トランジスタ226(1)を読み出し端子READ_OUTから配線SFGNDに流れる電流は、その光の量に応じたものとなる。

40

【0180】

第4のステップにおいて、端子S1にロウの信号を供給し、トランジスタ221(1)をオフにし、端子S2にハイの信号を供給し、トランジスタ221(2)をオンにする。

【0181】

トランジスタ227(1)は、第2の撮像素子110D(2)が照射された光の量に応じた電位を、配線PO(2)からゲートに供給される。これにより、トランジスタ227(1)を読み出し端子READ_OUTから配線SFGNDに流れる電流は、その光の量に応じたものとなる。

50

【0182】

以上のステップにより、第1の撮像素素110D(1)および第2の撮像素素110D(2)が照射された光の量を順番に読み出すことができる。

【0183】

《表示画素》

表示画素150Dは、表示素子と表示素子を駆動する画素回路を備える。表示素子は、例えば液晶素子、有機エレクトロルミネッセンス素子などを用いることができる。

【0184】

《走査線駆動回路》

走査線駆動回路250(0)および走査線駆動回路250(1)は、それぞれ2n本の走査線に選択信号を供給する。例えば、公知の順序回路を用いて走査線駆動回路を構成し、信号を2n行の表示画素に順番に供給することができる。例えば、シフトレジスタを走査線駆動回路に適用することができる。

10

【0185】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0186】

(実施の形態5)

本実施の形態では、本発明の一態様の表示機能を備える撮像パネル100Dに適用することができる表示画素150Dの駆動方法について、図11および図12を参照しながら説明する。

20

【0187】

図11(A)は、表示画素150Dが備える副画素150D(1)に適用可能な表示画素回路の回路図である。図11(B)は、図11(A)に示す表示画素回路の駆動方法を説明するタイミングチャートである。

【0188】

図12(A)は、図11とは異なる構成の副画素150D(2)に適用可能な表示画素回路の回路図である。図12(B)は、図12(A)に示す画素回路の駆動方法を説明するタイミングチャートである。

【0189】

<撮像パネルから被写体までの距離を求める方法>

表示機能を備える撮像パネル100Dは、表示画素と撮像素素を備える。これにより、撮像素素110Dは、表示画素150Dが光を射出した状態で被写体を撮像することができる。また、撮像素素110Dは、表示画素150Dが光を射出しない状態で被写体を撮像することができる。なお、本明細書において、前者を明画像といい、後者を暗画像という。

30

【0190】

表示機能を備える撮像パネル100Dをタッチパネルに用いる場合、被写体が撮像パネル100Dに接しているか否かを明画像と暗画像の差分から決定することができる。具体的には、背景の画像を含む暗画像を明画像から差し引き、その明るい部分から、被写体が撮像パネル100Dに接している部分を決定できる。

40

【0191】

<表示素子の駆動方法1>

明画像と暗画像を撮像するための、副画素150D(1)の駆動方法について図11を用いて説明する。

【0192】

図11(A)に示す副画素150D(1)は、5つのn型のトランジスタM1乃至M5と、容量C1と、有機エレクトロルミネッセンス素子を用いた表示素子ELを備える。

【0193】

なお、当該表示画素回路の駆動方法によれば、明画像と暗画像を撮影できるだけでなく、

50

表示素子 E L に電流を供給するトランジスタ M 2 の閾値のばらつきを補正することができる。

【 0 1 9 4 】

副画素 1 5 0 D (1) は、配線 G 1 乃至配線 G 3 と電氣的に接続される。また、配線 D A T A 、配線 V 0 、配線 A N O D E および配線 C A T H O D E と電氣的に接続される。

【 0 1 9 5 】

なお、配線 D A T A は画像信号を供給することができる配線である。図 1 1 (B) に示す信号 d (n) は n 行目の表示画素に供給する画像信号であり、信号 d (n + 1) は n + 1 行目の表示画素に供給する画像信号である。また、配線 V 0 および配線 C A T H O D E は副画素 1 5 0 D (1) が正しく動作する程度に十分低い電位を供給することができる配線であり、配線 A N O D E は同様に十分高い電位を供給することができる配線である。

10

【 0 1 9 6 】

図 1 1 (B) に示すフレームは、画像の 1 フレームの期間に相当し、期間 T 1 、期間 T 2 はそれぞれ 1 水平期間に相当し、期間 T 3 は垂直帰線期間に相当する。

【 0 1 9 7 】

第 1 のステップにおいて (図 1 1 (B) の図中の期間 A に相当) 、配線 G 1 および配線 G 2 にロウの信号を、配線 G 3 にハイの信号を供給する。これにより、トランジスタ M 1 、トランジスタ M 3 およびトランジスタ M 4 はオフに、トランジスタ M 5 はオンになる。その結果、ノード N の電位が初期化される。

【 0 1 9 8 】

20

第 2 のステップにおいて (図中の期間 B に相当) 、配線 G 1 にハイの信号を、配線 G 2 および配線 G 3 にロウの信号を供給する。これにより、トランジスタ M 1 およびトランジスタ M 3 がオンに、トランジスタ M 4 およびトランジスタ M 5 がオフになる。その結果、容量 C 1 に配線 D A T A が供給する画像信号が書き込まれ、ノード N にトランジスタ M 2 の閾値に応じた電位が書き込まれる。

【 0 1 9 9 】

第 3 のステップにおいて (図中の期間 C に相当) 、配線 G 1 にロウの信号を、配線 G 2 および配線 G 3 にハイの信号を供給する。これにより、トランジスタ M 1 およびトランジスタ M 3 はオフに、トランジスタ M 4 およびトランジスタ M 5 がオンになる。また、容量 C 1 が、画像信号とトランジスタ M 2 の閾値に応じた電圧をトランジスタ M 2 のゲートとソースの間に印加する。その結果、配線 A N O D E から配線 C A T H O D E に電流が、直列に接続されたトランジスタ M 2 および表示素子 E L を通って流れる。なお、表示素子 E L は電流の大きさに概略比例して発光する。

30

【 0 2 0 0 】

第 4 のステップにおいて (図中の期間 D に相当) 、配線 G 3 にロウの電位を供給する。これにより、トランジスタ M 5 はオフとなり、表示素子 E L をすでに書き込まれた画像信号にかかわらず暗くすることができる。その結果、撮像パネル 1 0 0 D を用いて暗画像を取得することが可能となる。

【 0 2 0 1 】

第 5 のステップにおいて (図中の期間 E に相当) 、配線 G 3 にハイの電位を供給する。これにより、トランジスタ M 5 はオンとなり、表示素子 E L をすでに書き込まれた画像信号に応じた明るさにする。その結果、撮像パネル 1 0 0 D を用いて明画像を取得することが可能となる。

40

【 0 2 0 2 】

以上の第 1 のステップから第 5 のステップを繰り返すことにより、撮像パネル 1 0 0 D は、1 フレームごとに一組の明画像と暗画像を撮像することができる。

【 0 2 0 3 】

なお、第 4 のステップと第 5 のステップの順番を逆にして、明画像を撮影したのち暗画像を撮影することもできる。

【 0 2 0 4 】

50

< 表示素子の駆動方法 2 >

明画像と暗画像を撮像するための、副画素 150D(2)の駆動方法について図12を用いて説明する。

【0205】

図12(A)に示す副画素150D(2)は、6つのn型のトランジスタM1乃至M6と、容量C1と、有機エレクトロルミネッセンス素子を用いた表示素子ELを備える。

【0206】

なお、当該表示画素回路の駆動方法によれば、明画像と暗画像を撮影できるだけでなく、表示素子ELに電流を供給するトランジスタM2の閾値のばらつきを補正することができる。

10

【0207】

副画素150D(2)は、配線G1乃至配線G3と電氣的に接続される。また、配線DATA、配線V0、配線V1、配線ANODEおよび配線CATHODEと電氣的に接続される。

【0208】

なお、配線DATAは画像信号を供給することができる配線である。図12(B)に示す信号d(n)はn行目の表示画素に供給する画像信号であり、信号d(n+1)はn+1行目の表示画素に供給する画像信号である。また、配線V0および配線CATHODEは副画素150D(2)が正しく動作する程度に十分低い電位を供給することができる配線であり、配線ANODEは同様に十分高い電位を供給することができる配線である。

20

【0209】

図12(B)に示すフレームは、画像の1フレームの期間に相当し、期間T1、期間T2はそれぞれ1水平期間に相当し、期間T3は垂直帰線期間に相当する。

【0210】

第1のステップにおいて(図12(B)の図中の期間Aに相当)、配線G1および配線G2にロウの信号を、配線G3にハイの信号を、配線V1にロウの電位を供給する。これにより、トランジスタM1、トランジスタM3、トランジスタM4およびトランジスタM5はオフに、トランジスタM6はオンになる。その結果、ノードNの電位が、配線V1が供給するロウの電位に初期化される。

【0211】

第2のステップにおいて(図中の期間Bに相当)、配線G1にハイの信号を、配線G2および配線G3にロウの信号を、配線V1にロウの電位を供給する。これにより、トランジスタM1およびトランジスタM3がオンに、トランジスタM4およびトランジスタM6がオフになる。その結果、容量C1に配線DATAが供給する画像信号が書き込まれ、ノードNにトランジスタM2の閾値に応じた電位が書き込まれる。

30

【0212】

第3のステップにおいて(図中の期間Cに相当)、配線G1および配線G3にロウの信号を、配線G2にハイの信号を、配線V1にロウの電位を供給する。これにより、トランジスタM1、トランジスタM3およびトランジスタM6はオフに、トランジスタM4およびトランジスタM5がオンになる。また、容量C1が、画像信号とトランジスタM2の閾値に応じた電圧をトランジスタM2のゲートとソースの間に印加する。その結果、配線ANODEから配線CATHODEに電流が、直列に接続されたトランジスタM2および表示素子ELを通して流れる。なお、表示素子ELは電流の大きさに概略比例して発光する。

40

【0213】

第4のステップにおいて(図中の期間Dに相当)、配線G3にハイの信号を、配線V1にハイの電位を供給する。これにより、トランジスタM6はオンとなり、表示素子ELをすでに書き込まれた画像信号にかかわらず明るくすることができる。その結果、撮像パネル100Dを用いて明画像を取得することが可能となる。

【0214】

第5のステップにおいて(図中の期間Eに相当)、配線G3にハイの信号を、配線V1に

50

ロウの電位を供給する。これにより、トランジスタM6はオンとなり、表示素子ELをすでに書き込まれた画像信号にかかわらず暗くすることができる。その結果、撮像パネル100Dを用いて暗画像を取得することが可能となる。

【0215】

第6のステップにおいて(図中の期間Fに相当)、配線G3にロウの信号を供給する。これにより、トランジスタM6はオフとなり、表示素子ELをすでに書き込まれた画像信号に応じた明るさにする。

【0216】

以上の第1のステップから第6のステップを繰り返すことにより、撮像パネル100Dは、1フレームごとに一組の明画像と暗画像を撮像することができる。

10

【0217】

なお、第4のステップと第5のステップの順番を逆にして、明画像を撮影したのち暗画像を撮影することもできる。

【0218】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【0219】

(実施の形態6)

本実施の形態では、本発明の一態様の撮像パネルのトランジスタに適用することができる酸化物半導体膜について説明する。

20

【0220】

電子供与体(ドナー)となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体(purified Oxide Semiconductor)は、i型(真性半導体)又はi型に限りなく近い。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。

【0221】

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が $1 \times 10^6 \mu\text{m}$ でチャネル長が $10 \mu\text{m}$ の素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13} \text{A}$ 以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、 $100 \text{ zA} / \mu\text{m}$ 以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの場合に、数十yA/ μm という、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

30

40

【0222】

なお、特に断りがない限り、本明細書でオフ電流とは、nチャネル型トランジスタにおいては、ドレインをソースとゲートよりも高い電位とした状態において、ソースの電位を基準としたときのゲートの電位が0V以下であるときに、ソースとドレインの間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、pチャネル型トランジスタにおいては、ドレインをソースとゲートよりも低い電位とした状態において、ソースの電位を基準としたときのゲートの電位が0V以上であるときに、ソースとドレインの間に流れる電流のことを意味する。

【0223】

50

トランジスタに用いる酸化物半導体としては、少なくともインジウム (In) あるいは亜鉛 (Zn) を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム (Ga) を有することが好ましい。また、スタビライザーとしてスズ (Sn) を有することが好ましい。また、スタビライザーとしてハフニウム (Hf) を有することが好ましい。また、スタビライザーとしてアルミニウム (Al) を有することが好ましい。また、スタビライザーとしてジルコニウム (Zr) を含むことが好ましい。

【0224】

酸化物半導体の中でも In - Ga - Zn 系酸化物、In - Sn - Zn 系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記 In - Ga - Zn 系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

10

【0225】

また、他のスタビライザーとして、ランタノイドである、ランタン (La)、セリウム (Ce)、プラセオジウム (Pr)、ネオジウム (Nd)、サマリウム (Sm)、ユウロピウム (Eu)、ガドリニウム (Gd)、テルビウム (Tb)、ジスプロシウム (Dy)、ホルミウム (Ho)、エルビウム (Er)、ツリウム (Tm)、イッテルビウム (Yb)、ルテチウム (Lu) のいずれか一種または複数種を含んでいてもよい。

20

【0226】

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、In - Zn 系酸化物、Sn - Zn 系酸化物、Al - Zn 系酸化物、Zn - Mg 系酸化物、Sn - Mg 系酸化物、In - Mg 系酸化物、In - Ga 系酸化物、In - Ga - Zn 系酸化物 (IGZO とも表記する)、In - Al - Zn 系酸化物、In - Sn - Zn 系酸化物、Sn - Ga - Zn 系酸化物、Al - Ga - Zn 系酸化物、Sn - Al - Zn 系酸化物、In - Hf - Zn 系酸化物、In - La - Zn 系酸化物、In - Pr - Zn 系酸化物、In - Nd - Zn 系酸化物、In - Sm - Zn 系酸化物、In - Eu - Zn 系酸化物、In - Gd - Zn 系酸化物、In - Tb - Zn 系酸化物、In - Dy - Zn 系酸化物、In - Ho - Zn 系酸化物、In - Er - Zn 系酸化物、In - Tm - Zn 系酸化物、In - Yb - Zn 系酸化物、In - Lu - Zn 系酸化物、In - Sn - Ga - Zn 系酸化物、In - Hf - Ga - Zn 系酸化物、In - Al - Ga - Zn 系酸化物、In - Sn - Al - Zn 系酸化物、In - Sn - Hf - Zn 系酸化物、In - Hf - Al - Zn 系酸化物を用いることができる。

30

【0227】

なお、例えば、In - Ga - Zn 系酸化物とは、In と Ga と Zn を含む酸化物という意味であり、In と Ga と Zn の比率は問わない。また、In と Ga と Zn 以外の金属元素を含んでいてもよい。In - Ga - Zn 系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

【0228】

例えば、In : Ga : Zn = 1 : 1 : 1 (= 1/3 : 1/3 : 1/3) あるいは In : Ga : Zn = 2 : 2 : 1 (= 2/5 : 2/5 : 1/5) の原子比の In - Ga - Zn 系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In : Sn : Zn = 1 : 1 : 1 (= 1/3 : 1/3 : 1/3)、In : Sn : Zn = 2 : 1 : 3 (= 1/3 : 1/6 : 1/2) あるいは In : Sn : Zn = 2 : 1 : 5 (= 1/4 : 1/8 : 5/8) の原子比の In - Sn - Zn 系酸化物やその組成の近傍の酸化物を用いるとよい。

40

【0229】

例えば、In - Sn - Zn 系酸化物では比較的容易に高い移動度が得られる。しかしながら、In - Ga - Zn 系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

50

【0230】

酸化物半導体膜は、例えば非単結晶を有してもよい。例えば、C A A C (C A x i s A l i g n e d C r y s t a l)、多結晶、微結晶は非単結晶に含まれる。また、微結晶は、C A A C よりも欠陥準位密度が高い。なお、C A A C を有する酸化物半導体を、C A A C - O S (C A x i s A l i g n e d C r y s t a l l i n e O x i d e S e m i c o n d u c t o r) と呼ぶ。

【0231】

酸化物半導体膜は、例えばC A A C - O S を有してもよい。C A A C - O S は、例えば、c 軸配向し、a 軸または / および b 軸はマクロに揃っていない酸化物半導体を有している。

10

【0232】

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、1 nm 以上 10 nm 未満のサイズの微結晶を膜中に含む酸化物半導体を有している。

【0233】

なお、酸化物半導体膜が、C A A C - O S、微結晶酸化物半導体の混合膜であってもよい。混合膜は、例えば、微結晶酸化物半導体の領域と、C A A C - O S の領域と、を有する。また、混合膜は、例えば、微結晶酸化物半導体の領域と、C A A C - O S の領域と、の積層構造を有してもよい。

20

【0234】

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

【0235】

酸化物半導体膜は、複数の結晶部を有し、当該結晶部の c 軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれ a 軸および b 軸の向きが異なってもよい。そのような酸化物半導体膜の一例としては、C A A C - O S 膜がある。

【0236】

C A A C - O S 膜に含まれる結晶部は、一辺が 100 nm 未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡 (T E M : T r a n s m i s s i o n E l e c t r o n M i c r o s c o p e) による観察像では、C A A C - O S 膜に含まれる結晶部と結晶部の境界は明確ではない。また、T E M によって C A A C - O S 膜には明確な粒界 (グレインバウンダリーともいう。) は確認できない。そのため、C A A C - O S 膜は、粒界に起因する電子移動度の低下が抑制される。

30

【0237】

C A A C - O S 膜に含まれる結晶部は、例えば、c 軸が C A A C - O S 膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつ a b 面に垂直な方向から見て金属原子が三角形または六角形状に配列し、c 軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれ a 軸および b 軸の向きが異なってもよい。本明細書において、単に垂直と記載する場合、 80° 以上 100° 以下、好ましくは 85° 以上 95° 以下の範囲も含まれることとする。また、単に平行と記載する場合、 -10° 以上 10° 以下、好ましくは -5° 以上 5° 以下の範囲も含まれることとする。

40

【0238】

なお、C A A C - O S 膜において、結晶部の分布が一様でなくてもよい。例えば、C A A C - O S 膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることもある。また、C A A C - O S 膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。

【0239】

C A A C - O S 膜に含まれる結晶部の c 軸は、C A A C - O S 膜の被形成面の法線ベクト

50

ルまたは表面の法線ベクトルに平行な方向になるように揃うため、C A A C - O S 膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部の c 軸は、C A A C - O S 膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃っている。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

【 0 2 4 0 】

C A A C - O S 膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

【 0 2 4 1 】

C A A C - O S 膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域が a - b 面から劈開し、a - b 面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状またはペレット状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、C A A C - O S 膜を成膜することができる。

【 0 2 4 2 】

また、C A A C - O S 膜を成膜するために、以下の条件を適用することが好ましい。

【 0 2 4 3 】

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が - 8 0 以下、好ましくは - 1 0 0 以下である成膜ガスを用いる。

【 0 2 4 4 】

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を 1 0 0 以上 7 4 0 以下、好ましくは 2 0 0 以上 5 0 0 以下として成膜する。成膜時の基板加熱温度を高めることで、平板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

【 0 2 4 5 】

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、3 0 体積 % 以上、好ましくは 1 0 0 体積 % とする。

【 0 2 4 6 】

ターゲットの一例として、I n - G a - Z n 系酸化物ターゲットについて以下に示す。

【 0 2 4 7 】

I n O _x 粉末、G a O _y 粉末及び Z n O _z 粉末を所定の m o l 数比で混合し、加圧処理後、1 0 0 0 以上 1 5 0 0 以下の温度で加熱処理をすることで多結晶である I n - G a - Z n 系酸化物ターゲットとする。なお、X、Y 及び Z は任意の正数である。ここで、所定の m o l 数比は、例えば、I n O _x 粉末、G a O _y 粉末及び Z n O _z 粉末が、2 : 2 : 1、8 : 4 : 3、3 : 1 : 1、1 : 1 : 1、4 : 2 : 3 または 3 : 1 : 2 である。なお、粉末の種類、及びその混合する m o l 数比は、作製するターゲットによって適宜変更すればよい。

【 0 2 4 8 】

なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうち N a は、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散して N a ⁺ となる。また、N a は、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低

10

20

30

40

50

下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるNa濃度の測定値は、 $5 \times 10^{16} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{16} / \text{cm}^3$ 以下、更に好ましくは $1 \times 10^{15} / \text{cm}^3$ 以下とするとよい。同様に、Li濃度の測定値は、 $5 \times 10^{15} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{15} / \text{cm}^3$ 以下とするとよい。同様に、K濃度の測定値は、 $5 \times 10^{15} / \text{cm}^3$ 以下、好ましくは $1 \times 10^{15} / \text{cm}^3$ 以下とするとよい。

【0249】

また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるC濃度の測定値、またはSi濃度の測定値は、 $1 \times 10^{18} / \text{cm}^3$ 以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、PLDまたは半導体装置の信頼性を高めることができる。

【0250】

また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりn型化される。

【0251】

n型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げるができる。よって、n型化された領域が形成されることで、トランジスタの移動度及びオン電流を高めることができ、それにより、トランジスタを用いたスイッチ回路の高速動作を実現することができる。

【0252】

なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。

【0253】

また、n型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wなどが挙げられる。

【0254】

また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第1乃至第3の金属酸化物膜が順に積層されている半導体膜の場合、第1の金属酸化物膜及び第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つを、その構成要素に含み、伝導帯下端のエネルギーが第2の金属酸化物膜よりも0.05 eV以上、0.07 eV以上、0.1 eV以上または0.15 eV以上、かつ2 eV以下、1 eV以下、0.5 eV以下または0.4 eV以下、真空準位に近い酸化物膜である。さらに、第2の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。

【0255】

上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第2の金属酸化物膜にチャネル領域が形成される。即ち、第2の金属酸化物膜とゲート絶縁膜との間に第3の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第2の金属酸化物膜に、チャネル領域を形成することができる。

【0256】

また、第3の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つをその構成要素に含むため、第2の金属酸化物膜と第3の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。

【0257】

また、第2の金属酸化物膜と第1の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャンネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第1の金属酸化物膜は、第2の金属酸化物膜を構成する金属元素の少なくとも1つをその構成要素に含むため、第2の金属酸化物膜と第1の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。

10

【0258】

また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するU字型の井戸構造を有している状態）が形成されやすくなる。

20

【0259】

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（ 5×10^{-7} Pa以上 1×10^{-4} Pa程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせることで排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。

【0260】

高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、 -40 以下、好ましくは -80 以下、より好ましくは -100 以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

30

【0261】

例えば、第1の金属酸化物膜または第3の金属酸化物膜は、アルミニウム、シリコン、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムを、第2の金属酸化物膜よりも高い原子数比で含む酸化物膜であればよい。具体的に、第1の金属酸化物膜または第3の金属酸化物膜として、第2の金属酸化物膜よりも上述の元素を1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比で含む酸化物膜を用いると良い。前述の元素は酸素と強く結合するため、酸素欠損が酸化物膜に生じることを抑制する機能を有する。よって、上記構成により、第1の金属酸化物膜または第3の金属酸化物膜を、第2の金属酸化物膜よりも酸素欠損が生じにくい酸化物膜にすることができる。

40

【0262】

具体的に、第2の金属酸化物膜と、第1の金属酸化物膜または第3の金属酸化物膜とが、共にIn-M-Zn系酸化物である場合、第1の金属酸化物膜または第3の金属酸化物膜の原子数比を $In : M : Zn = x_1 : y_1 : z_1$ 、第2の金属酸化物膜の原子数比を $In : M : Zn = x_2 : y_2 : z_2$ とすると、 y_1 / x_1 が y_2 / x_2 よりも大きくなるように、その原子数比を設定すれば良い。なお、元素MはInよりも酸素との結合力が強い金

50

属元素であり、例えばAl、Ti、Ga、Y、Zr、Sn、La、Ce、NdまたはHf等が挙げられる。好ましくは、 y_1/x_1 が y_2/x_2 よりも1.5倍以上大きくなるように、その原子数比を設定すれば良い。さらに好ましくは、 y_1/x_1 が y_2/x_2 よりも2倍以上大きくなるように、その原子数比を設定すれば良い。より好ましくは、 y_1/x_1 が y_2/x_2 よりも3倍以上大きくなるように、その原子数比を設定すれば良い。さらに、第2の金属酸化物膜において、 y_2 が x_2 以上であると、トランジスタに安定した電気的特性を付与できるため好ましい。ただし、 y_2 が x_2 の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、 y_2 は、 x_2 の3倍未満であると好ましい。

【0263】

10

なお、第1の金属酸化物膜及び第3の金属酸化物膜の厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。また、第2の金属酸化物膜の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下であり、さらに好ましくは3nm以上50nm以下である。

【0264】

3層構造の半導体膜において、第1の金属酸化物膜乃至第3の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第2の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第2の金属酸化物膜は結晶質であることが好ましい。

【0265】

20

なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。

【0266】

例えば、第1の金属酸化物膜及び第3の金属酸化物膜として、スパッタリング法により形成したIn-Ga-Zn系酸化物膜を用いる場合、第1の金属酸化物膜及び第3の金属酸化物膜の成膜には、In-Ga-Zn系酸化物(In:Ga:Zn=1:3:2[原子数比])であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力0.4Paとし、基板温度を200とし、DC電力0.5kWとすればよい。

30

【0267】

また、第2の金属酸化物膜をCAAC-OS膜とする場合、第2の金属酸化物膜の成膜には、In-Ga-Zn系酸化物(In:Ga:Zn=1:1:1[原子数比])であり、多結晶のIn-Ga-Zn系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを30sccm、酸素ガスを15sccm用い、圧力を0.4Paとし、基板の温度300とし、DC電力0.5kWとすることができる。

【0268】

なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導体膜の端部が丸みを帯びる構造を有していても良い。

40

【0269】

また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合においても、ソース電極及びドレイン電極に接する領域が、n型化されていても良い。上記構成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いたPLDまたは半導体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合、n型化される領域は、チャネル領域となる第2の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、PLDまたは半導体装置のさらなる高速動作を実現する上で、好ましい。

【0270】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる

50

。

【 0 2 7 1 】

(実施の形態 7)

本実施の形態では、本発明の一態様の表示機能を有する撮像パネルを適用した電子機器について、図 1 0 を参照しながら説明する。

【 0 2 7 2 】

本発明の一態様の電子機器は、本発明の一態様の表示機能を有する撮像パネルを表示部に有し、当該表示部に画像を表示できる。例えば、放送もしくは配信される映像情報または情報記録媒体に保存された映像情報を表示できる。情報処理装置が処理した情報を表示できる。または、操作パネル等に操作用に供される画像を表示できる。

10

【 0 2 7 3 】

映像情報を表示する電子機器の一例として、テレビジョン装置やデジタルフォトフレームをその一例に挙げることができる。

【 0 2 7 4 】

情報処理装置の一例として、コンピュータ、デジタルカメラ、デジタルビデオカメラまたは携帯情報端末などを挙げることができる。

【 0 2 7 5 】

その他の電子機器として、時計、携帯電話機、携帯型ゲーム機および大型ゲーム機（パチンコ機など）、音響再生装置の操作パネルなどを挙げることができる。

【 0 2 7 6 】

< テレビジョン装置 >

テレビジョン装置 7 1 0 0 は、スタンド 7 1 0 5 が支持する筐体 7 1 0 1 に組み込まれた表示部 7 1 0 3 を有する（図 1 0 (A) 参照）。また、テレビジョン装置 7 1 0 0 は本発明の一態様の表示機能を有する撮像パネルを表示部 7 1 0 3 に有し、映像を表示できる。

20

【 0 2 7 7 】

リモートコントローラ 7 1 1 0 は、テレビジョン装置 7 1 0 0 を操作することができ、例えば表示部 7 1 0 3 に表示する映像情報の選択または音量の調整等を行うことができる。

【 0 2 7 8 】

リモートコントローラ 7 1 1 0 は情報入出力パネル 7 1 0 7 および操作キー 7 1 0 9 等を有する。

30

【 0 2 7 9 】

表示部 7 1 0 3 は、受信機が受信する放送またはモデムから供給される映像を表示できる。

【 0 2 8 0 】

テレビジョン装置 7 1 0 0 をインターネットに接続し、情報を双方向（送信者と受信者間、あるいは受信者間同士など）に通信してもよい。

【 0 2 8 1 】

< 情報処理装置 >

情報処理装置の一例として、コンピュータを図 1 0 (B) に示す。コンピュータは、本体 7 2 0 1、筐体 7 2 0 2、表示部 7 2 0 3、キーボード 7 2 0 4、外部接続ポート 7 2 0 5、ポインティングデバイス 7 2 0 6 等を備える。また、コンピュータは、本発明の一態様の表示機能を有する撮像パネルを表示部 7 2 0 3 に有し、表示機能を有する撮像パネルに画像を表示し、情報を入力できる。

40

【 0 2 8 2 】

< 遊技機 >

携帯型遊技機の一例を図 1 0 (C) に示す。例示する携帯型遊技機は、筐体 7 3 0 1 と、連結部 7 3 0 3 により開閉可能に連結されている筐体 7 3 0 2 の 2 つの筐体で構成されている。筐体 7 3 0 1 には第 1 の表示部 7 3 0 4 が組み込まれ、筐体 7 3 0 2 には第 2 の表示部 7 3 0 5 が組み込まれている。また、携帯型遊技機は、本発明の一態様の表示機能を有する撮像パネルを第 1 の表示部 7 3 0 4 および第 2 の表示部 7 3 0 5 に有し、表示機能

50

を有する撮像パネルに画像を表示し、情報を入力できる。

【0283】

また、携帯型遊技機は、スピーカ部7306、記録媒体挿入部7307、LEDランプ7308、入力手段(操作キー7309、接続端子7310、センサ7311(力、変位、位置、速度、加速度、角速度、回転数、距離、赤外線等の光、液体、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、またはおいを測定する機能を含むもの)、マイクロフォン7312)等を備えている。

【0284】

携帯型遊技機は、記録媒体に記録されているプログラムまたはデータを読み出して第1の表示部7304および第2の表示部7305に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。

10

【0285】

<携帯電話>

携帯電話機の一例を図10(D)に示す。携帯電話機7400は、筐体7401に組み込まれた表示部7402の他、操作ボタン7403、外部接続ポート7404、スピーカ7405、マイク7406などを備えている。また、携帯電話機7400は、本発明の一態様の表示機能を有する撮像パネルを表示部7402に有し、表示機能を有する撮像パネルに画像を表示し、情報を入力できる。

【0286】

表示部7402は、近接センサを有し、指などで触れるまたは近づけることで、情報を入力することができる。

20

【0287】

また、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けて、携帯電話機7400の向き(縦か横か)を判断して、表示部7402の画面表示を自動的に切り替えるようにすることができる。

【0288】

表示部7402は、二次元型のイメージセンサとして機能させることもできる。例えば、表示部7402に触れた掌の掌紋、指の指紋等、近赤外光を発光するバックライトまたはセンシング用光源を用いて撮像できる掌静脈、指静脈等の画像を用いて、本人認証を行うことができる。

30

【0289】

<携帯情報端末>

折りたたみ式の携帯情報端末の一例を図10(E)に示す。携帯情報端末7450は、ヒンジ7454で接続された筐体7451Lと筐体7451Rを備えている。また、携帯情報端末7450は、操作ボタン7453、左側スピーカ7455Lおよび右側スピーカ7455Rの他、携帯情報端末7450の側面には図示されていない外部接続ポート7456を備える。なお、筐体7451Lに設けられた表示部7452Lと、筐体7451Rに設けられた表示部7452Rが互いに対峙するようにヒンジ7454を折り畳むと、2つの表示部を筐体で保護することができる。また、携帯情報端末7450は、本発明の一態様の表示機能を有する撮像パネルを表示部7452Lと表示部7452Rに有し、表示機能を有する撮像パネルに画像を表示し、情報を入力できる。

40

【0290】

また、携帯情報端末7450に、ジャイロ、加速度センサ、GPS(Global Positioning System)受信機、ビデオカメラを搭載することもできる。例えば、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯情報端末7450の向き(縦か横か)を判断して、表示する画面の向きを自動的に切り替えるようにすることができる。

【0291】

また、携帯情報端末7450はネットワークに接続できる。携帯情報端末7450はインターネット上の情報を表示できる他、ネットワークに接続された他の電子機器を遠隔から

50

操作する端末として用いることができる。

【 0 2 9 2 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 0 2 9 3 】

(実施の形態 8)

本実施の形態では、実施の形態 3 で説明する表示機能を備える撮像パネルの構成について、図 1 3 を参照しながら説明する。特に、本実施の形態では表示機能だけでなく可撓性を備える撮像パネルについて説明する。

【 0 2 9 4 】

図 1 3 (A) は本発明の一態様の情報処理装置に適用可能な入出力装置の構造を説明する上面図である。

【 0 2 9 5 】

図 1 3 (B) は図 1 3 (A) の切断線 A - B および切断線 C - D における断面図である。

【 0 2 9 6 】

図 1 3 (C) は図 1 3 (A) の切断線 E - F における断面図である。

【 0 2 9 7 】

< 上面図の説明 >

本実施の形態で例示する入出力装置 S 0 0 は表示部 S 0 1 を有する (図 1 3 (A) 参照) 。

【 0 2 9 8 】

表示部 S 0 1 は、複数の画素 S 0 2 と複数の撮像素素 S 0 8 を備える。撮像素素 S 0 8 は表示部 S 0 1 に触れる指等を検知することができる。これにより、撮像素素 S 0 8 を用いてタッチセンサを構成することができる。

【 0 2 9 9 】

画素 S 0 2 は、複数の副画素 (例えば副画素 S 0 2 R) を備え、副画素は発光素子および発光素子を駆動する電力を供給することができる画素回路を備える。

【 0 3 0 0 】

画素回路は、選択信号を供給することができる配線および画像信号を供給することができる配線と、電氣的に接続される。

【 0 3 0 1 】

また、入出力装置 S 0 0 は選択信号を画素 S 0 2 に供給することができる走査線駆動回路 S 0 3 g (1) と、画像信号を画素 S 0 2 に供給することができる画像信号線駆動回路 S 0 3 s (1) を備える。

【 0 3 0 2 】

撮像素素 S 0 8 は、光電変換素子および光電変換素子を駆動する撮像素素回路を備える。

【 0 3 0 3 】

撮像素素回路は、制御信号を供給することができる配線および電源電位を供給することができる配線と電氣的に接続される。

【 0 3 0 4 】

制御信号としては、例えば記録された撮像信号を読み出す撮像素素回路を選択することができる信号、撮像素素回路を初期化することができる信号、および撮像素素回路が光を検知する時間を決定することができる信号などを挙げることができる。

【 0 3 0 5 】

入出力装置 S 0 0 は制御信号を撮像素素 S 0 8 に供給することができる撮像素素駆動回路 S 0 3 g (2) と、撮像信号を読み出す撮像素素線駆動回路 S 0 3 s (2) を備える。

【 0 3 0 6 】

< 断面図の説明 >

入出力装置 S 0 0 は、基板 S 1 0 および基板 S 1 0 に対向する対向基板 S 7 0 を有する (図 1 3 (B) 参照) 。

10

20

30

40

50

【0307】

基板S10は、可撓性を有する基板S10b、意図しない不純物の発光素子への拡散を防ぐバリア膜S10aおよび基板S10bとバリア膜S10aを貼り合わせる接着層S10cが積層された積層体である。

【0308】

対向基板S70は、可撓性を有する基板S70b、意図しない不純物の発光素子への拡散を防ぐバリア膜S70aおよび基板S70bとバリア膜S70aを貼り合わせる接着層S70cの積層体である（図13（B）参照）。

【0309】

封止材S60は対向基板S70と基板S10を貼り合わせている。また、封止材S60は空気より大きい屈折率を備え、光学接合層を兼ねる。画素回路および発光素子（例えば発光素子S50R）は基板S10と対向基板S70の間にある。

10

【0310】

《画素の構成》

画素S02は、副画素S02R、副画素S02Gおよび副画素S02Bを有する（図13（C）参照）。また、副画素S02Rは発光モジュールS80Rを備え、副画素S02Gは発光モジュールS80Gを備え、副画素S02Bは発光モジュールS80Bを備える。

【0311】

例えば副画素S02Rは、発光素子S50Rおよび発光素子S50Rに電力を供給することができるトランジスタS02tを含む画素回路を備える（図13（B）参照）。また、発光モジュールS80Rは発光素子S50Rおよび光学素子（例えば着色層S67R）を備える。

20

【0312】

発光素子S50Rは、下部電極S51R、上部電極S52、下部電極S51Rと上部電極S52の間に発光性の有機化合物を含む層S53を有する（図13（C）参照）。

【0313】

発光性の有機化合物を含む層S53は、発光ユニットS53a、発光ユニットS53bおよび発光ユニットS53aと発光ユニットS53bの間に中間層S54を備える。

【0314】

発光モジュールS80Rは、着色層S67Rを対向基板S70に有する。着色層は特定の波長を有する光を透過するものであればよく、例えば赤色、緑色または青色等を呈する光を選択的に透過するものを用いることができる。または、発光素子の発する光をそのまま透過する領域を設けてもよい。

30

【0315】

例えば、発光モジュールS80Rは、発光素子S50Rと着色層S67Rに接する封止材S60を有する。

【0316】

着色層S67Rは発光素子S50Rと重なる位置にある。これにより、発光素子S50Rが発する光の一部は、光学接合層を兼ねる封止材S60および着色層S67Rを透過して、図中の矢印に示すように発光モジュールS80Rの外部に射出される。

40

【0317】

《表示パネルの構成》

入出力装置S00は、遮光層S67BMを対向基板S70に有する。遮光層S67BMは、着色層（例えば着色層S67R）を囲むように設けられている。

【0318】

入出力装置S00は、反射防止層S67pを表示部S01に重なる位置に備える。反射防止層S67pとして、例えば円偏光板を用いることができる。

【0319】

入出力装置S00は、絶縁膜S21を備える。絶縁膜S21はトランジスタS02tを覆っている。なお、絶縁膜S21は画素回路に起因する凹凸を平坦化するための層として用

50

いることができる。また、不純物のトランジスタ S 0 2 t 等への拡散を抑制することができる層が積層された絶縁膜を、絶縁膜 S 2 1 に適用することができる。

【 0 3 2 0 】

入出力装置 S 0 0 は、発光素子（例えば発光素子 S 5 0 R ）を絶縁膜 S 2 1 上に有する。

【 0 3 2 1 】

入出力装置 S 0 0 は、下部電極 S 5 1 R の端部に重なる隔壁 S 2 8 を絶縁膜 S 2 1 上に有する（図 1 3 （ C ）参照）。また、基板 S 1 0 と対向基板 S 7 0 の間隔を制御するスペーサ S 2 9 を、隔壁 S 2 8 上に有する。

【 0 3 2 2 】

《画像信号線駆動回路の構成》

画像信号線駆動回路 S 0 3 s （ 1 ）は、トランジスタ S 0 3 t および容量 S 0 3 c を含む。なお、駆動回路は画素回路と同一の工程で同一基板上に形成することができる。

【 0 3 2 3 】

《撮像素子の構成》

撮像素子 S 0 8 は、光電変換素子 S 0 8 p および光電変換素子 S 0 8 p に照射された光を検知するための撮像素子回路を備える。また、撮像素子回路は、トランジスタ S 0 8 t を含む。

【 0 3 2 4 】

例えば p i n 型のフォトダイオードを光電変換素子 S 0 8 p に用いることができる。

【 0 3 2 5 】

《他の構成》

入出力装置 S 0 0 は、信号を供給することができる配線 S 1 1 を備え、端子 S 1 9 が配線 S 1 1 に設けられている。なお、画像信号および同期信号等の信号を供給することができる F P C （ 1 ）が端子 S 1 9 に電氣的に接続されている。

【 0 3 2 6 】

なお、F P C （ 1 ）にはプリント配線基板（ P W B ）が取り付けられていても良い。

【 0 3 2 7 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 0 3 2 8 】

（実施の形態 9 ）

本実施の形態では、実施の形態 8 で説明した表示機能だけでなく可撓性を備える撮像素子の例について、図 1 4 乃至図 1 7 を用いて説明する。なお、本実施の形態で説明する表示機能を備える撮像素子は、近づく指の位置情報を供給することができるため、タッチパネルに用いることができる。

【 0 3 2 9 】

図 1 4 は、表示機能を備える撮像素子を説明する図である。図 1 4 （ A ）は撮像素子における撮像素子と表示素子の配置を説明する図であり、図 1 4 （ B ）は撮像素子における駆動回路の配置を説明する図であり、図 1 4 （ C ）は表示パネルの表示部の配置を説明する図である。

【 0 3 3 0 】

図 1 5 は、表示機能を備える撮像素子の表示品位を説明する図である。

【 0 3 3 1 】

図 1 6 および図 1 7 は、表示機能を備える撮像素子の可撓性を説明する図である。図 1 6 は、表示機能を備える撮像素子を二つ折りにする様子を説明する図である。図 1 7 （ A ）は、三つ折りにすることができる表示機能を備える撮像素子の外観を説明する図であり、図 1 7 （ B - 1 ）乃至図 1 7 （ B - 3 ）は、三つ折りにする様子を説明する図である。

【 0 3 3 2 】

< 可撓性を有する表示機能を備える撮像素子 >

10

20

30

40

50

作製した表示機能を備える撮像パネルについて、その表示パネルの仕様を表 1 に、撮像パネルの仕様を表 2 に示す。

【 0 3 3 3 】

【 表 1 】

| | |
|-----------------|--|
| Display size | 5.9-inch (portrait) |
| Valid pixels | 720 × RGB (H) × 1280 (V) (HD) |
| Pixel size | 102 μm (H) × 102 μm (V) (subpixel: 30 μm (H) × 81 μm (V)) |
| Outer size | 96.45 mm (H) × 207.5 mm (V) |
| Display area | 73.44 mm (H) × 130.56 mm (V) |
| Pixel density | 249 ppi |
| Display element | OLED (top emission) |
| Color system | White + color filter |
| Aperture ratio | 45.20% |
| Pixel circuit | 5Tr + 1C/cell |
| Video signal | Analog line sequence |
| Scan driver | Integrated |
| Source driver | COF |

10

【 0 3 3 4 】

【 表 2 】

| | |
|---------------------------------|--|
| Operation | Independent of display |
| Pixel size | (102 μm × 12) (H) × (102 μm × 4) (V) One imaging pixel with 12 × 4 display pixels, not square for future improvement |
| Number of pixels | 60(H) × 160(V) or 60(H) × 320(V) |
| Transistors | 4 CAAC-IGZO transistors/pixel |
| Photodiode | Stacked a-Si pin diode (detecting only visible light) |
| Method for driving CMOS sensors | Global shutter mode (using low off-state current of CAAC-IGZO) |
| Fill factor | 5% |
| Frame rate | 60 Hz |
| Exposure time | 293 μs |
| Vertical driver | Integrated |
| Horizontal driver | Analog 2-to-1 selector and common-source amplifier |
| Analog output | 30 lines (external ADC) |

20

30

【 0 3 3 5 】

本実施の形態で説明する表示機能を備える撮像パネルは、48個の表示画素(12×4画素)にある検知領域(Sensor area)を利用して一つの撮像画素を構成する。

【 0 3 3 6 】

本実施の形態で説明する表示機能を備える撮像パネルは、近づく指を検知し、タッチパネルとして用いることができた。例えば、操作用に供する画像が表示された場所に指を近づけることにより位置情報を供給し、当該位置情報に関連付けられた操作をすることができ。具体的には、白色の地色に比べて暗色の図形が描かれた画像を操作用に供する画像に用いることができた。

40

【 0 3 3 7 】

また、5つのトランジスタと1つの容量素子を用いて閾値補正が可能である。これにより、良好な画像を表示することができた。

【 0 3 3 8 】

また、表示品位等を損なうことなく、折り畳まれた状態と展開された状態を10万回繰り

50

返すことができた。

【 0 3 3 9 】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。

【 符号の説明 】

【 0 3 4 0 】


| | | |
|---------|---------|----|
| 1 0 0 A | 撮像パネル | |
| 1 0 0 B | 撮像パネル | |
| 1 0 0 C | 撮像パネル | |
| 1 0 0 D | 撮像パネル | 10 |
| 1 0 1 | 基板 | |
| 1 1 0 A | 撮像画素 | |
| 1 1 0 B | 撮像画素 | |
| 1 1 0 C | 撮像画素 | |
| 1 1 0 D | 撮像画素 | |
| 1 2 0 | 光電変換素子 | |
| 1 2 0 B | 光電変換素子 | |
| 1 2 0 C | 光電変換素子 | |
| 1 2 1 | 光電変換素子 | |
| 1 2 1 B | 光電変換素子 | 20 |
| 1 2 2 | トランジスタ | |
| 1 2 5 | トランジスタ | |
| 1 2 6 | 容量 | |
| 1 3 0 | 検知回路 | |
| 1 5 0 A | 窓 | |
| 1 5 0 B | 窓 | |
| 1 5 0 C | 窓 | |
| 1 5 0 D | 表示画素 | |
| 1 6 1 | ゲート | |
| 1 6 2 | ゲート絶縁膜 | 30 |
| 1 6 3 | 半導体層 | |
| 1 6 5 a | 電極 | |
| 1 6 5 b | 電極 | |
| 1 6 7 | 保護層 | |
| 1 7 8 | 開口部 | |
| 2 0 0 | 撮像装置 | |
| 2 2 0 | 選択回路 | |
| 2 2 1 | トランジスタ | |
| 2 2 2 | 配線 | |
| 2 2 5 | アンプ | 40 |
| 2 2 6 | トランジスタ | |
| 2 2 7 | トランジスタ | |
| 2 3 0 | 回路 | |
| 2 4 0 | 駆動回路 | |
| 2 4 9 | 領域 | |
| 2 5 0 | 走査線駆動回路 | |
| 4 1 0 | 基板 | |
| 4 1 0 a | バリア膜 | |
| 4 1 0 b | 基材 | |
| 4 2 1 a | 平坦化層 | 50 |

| | | |
|-----------|-------------|----|
| 4 2 1 b | 平坦化層 | |
| 4 2 5 | 開口部 | |
| 4 2 6 | 充填材 | |
| 4 2 8 | 隔壁 | |
| 4 2 8 h | 開口部 | |
| 4 2 9 | スペーサー | |
| 4 5 0 | 発光素子 | |
| 4 5 1 | 下部電極 | |
| 4 5 2 | 上部電極 | |
| 4 5 3 | 層 | 10 |
| 4 6 7 B M | 遮光層 | |
| 4 6 7 C F | 着色層 | |
| 4 7 0 | 対向基板 | |
| 4 8 0 | 発光モジュール | |
| 1 1 0 0 | 表示パネル | |
| 1 1 5 0 | 表示画素 | |
| 7 1 0 0 | テレビジョン装置 | |
| 7 1 0 1 | 筐体 | |
| 7 1 0 3 | 表示部 | |
| 7 1 0 5 | スタンド | 20 |
| 7 1 0 7 | 情報入出力パネル | |
| 7 1 0 9 | 操作キー | |
| 7 1 1 0 | リモートコントローラ | |
| 7 2 0 1 | 本体 | |
| 7 2 0 2 | 筐体 | |
| 7 2 0 3 | 表示部 | |
| 7 2 0 4 | キーボード | |
| 7 2 0 5 | 外部接続ポート | |
| 7 2 0 6 | ポインティングデバイス | |
| 7 3 0 1 | 筐体 | 30 |
| 7 3 0 2 | 筐体 | |
| 7 3 0 3 | 連結部 | |
| 7 3 0 4 | 表示部 | |
| 7 3 0 5 | 表示部 | |
| 7 3 0 6 | スピーカ部 | |
| 7 3 0 7 | 記録媒体挿入部 | |
| 7 3 0 8 | L E D ランプ | |
| 7 3 0 9 | 操作キー | |
| 7 3 1 0 | 接続端子 | |
| 7 3 1 1 | センサ | 40 |
| 7 3 1 2 | マイクロフォン | |
| 7 4 0 0 | 携帯電話機 | |
| 7 4 0 1 | 筐体 | |
| 7 4 0 2 | 表示部 | |
| 7 4 0 3 | 操作ボタン | |
| 7 4 0 4 | 外部接続ポート | |
| 7 4 0 5 | スピーカ | |
| 7 4 0 6 | マイク | |
| 7 4 5 0 | 携帯情報端末 | |
| 7 4 5 1 L | 筐体 | 50 |


| | | |
|-----------------|---------|----|
| 7 4 5 1 R | 筐体 | |
| 7 4 5 2 L | 表示部 | |
| 7 4 5 2 R | 表示部 | |
| 7 4 5 3 | 操作ボタン | |
| 7 4 5 4 | ヒンジ | |
| 7 4 5 5 L | 左側スピーカ | |
| 7 4 5 5 R | 右側スピーカ | |
| 7 4 5 6 | 外部接続ポート | |
| A | 期間 | |
| A N O D E | 配線 | 10 |
| B R | 配線 | |
| B | 期間 | |
| C | 期間 | |
| C 1 | 容量 | |
| C A T H O D E | 配線 | |
| D | 期間 | |
| D A T A | 配線 | |
| E | 期間 | |
| F | 期間 | |
| G 1 | 配線 | 20 |
| G 2 | 配線 | |
| G 3 | 配線 | |
| M 1 | トランジスタ | |
| M 2 | トランジスタ | |
| M 3 | トランジスタ | |
| M 4 | トランジスタ | |
| M 5 | トランジスタ | |
| M 6 | トランジスタ | |
| P O | 配線 | |
| P R | 配線 | 30 |
| P U L L | 端子 | |
| R E A D _ O U T | 端子 | |
| S 1 | 端子 | |
| S 2 | 端子 | |
| S E | 配線 | |
| S F G N D | 配線 | |
| T 1 | 期間 | |
| T 2 | 期間 | |
| T X | 配線 | |
| V 0 | 配線 | 40 |
| V 1 | 配線 | |
| V P I | 配線 | |
| V P O | 配線 | |
| V P R | 配線 | |
| S 0 0 | 入出力装置 | |
| S 0 1 | 表示部 | |
| S 0 2 | 画素 | |
| S 0 2 B | 副画素 | |
| S 0 2 G | 副画素 | |
| S 0 2 R | 副画素 | 50 |

| | | |
|---------------|---------------|----|
| S 0 2 t | トランジスタ | |
| S 0 3 c | 容量 | |
| S 0 3 g (1) | 走査線駆動回路 | |
| S 0 3 g (2) | 撮像画素駆動回路 | |
| S 0 3 s (1) | 画像信号線駆動回路 | |
| S 0 3 s (2) | 撮像信号線駆動回路 | |
| S 0 3 t | トランジスタ | |
| S 0 8 | 撮像画素 | |
| S 0 8 p | 光電変換素子 | |
| S 0 8 t | トランジスタ | 10 |
| S 1 0 | 基板 | |
| S 1 0 a | バリア膜 | |
| S 1 0 b | 基板 | |
| S 1 0 c | 接着層 | |
| S 1 1 | 配線 | |
| S 1 9 | 端子 | |
| S 2 1 | 絶縁膜 | |
| S 2 8 | 隔壁 | |
| S 2 9 | スペーサ | |
| S 5 0 R | 発光素子 | 20 |
| S 5 1 R | 下部電極 | |
| S 5 2 | 上部電極 | |
| S 5 3 | 発光性の有機化合物を含む層 | |
| S 5 3 a | 発光ユニット | |
| S 5 3 b | 発光ユニット | |
| S 5 4 | 中間層 | |
| S 6 0 | 封止材 | |
| S 6 7 B M | 遮光層 | |
| S 6 7 p | 反射防止層 | |
| S 6 7 R | 着色層 | 30 |
| S 7 0 | 対向基板 | |
| S 7 0 a | バリア膜 | |
| S 7 0 b | 基板 | |
| S 7 0 c | 接着層 | |
| S 8 0 B | 発光モジュール | |
| S 8 0 G | 発光モジュール | |
| S 8 0 R | 発光モジュール | |


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】





【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】



【図 13】




【図 14】



【図 15】




【図 16】




【図 17】


(A)



(B-1)



(B-2)



(B-3)



フロントページの続き

(51)Int.Cl. F I
H 0 4 N 5/335 (2011.01) G 0 9 F 9/00 3 6 6 Z
H 0 4 N 5/335

(72)発明者 中川 貴史
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

審査官 高 瀬 健太郎

(56)参考文献 特開 2 0 1 0 - 1 0 2 3 4 1 (J P , A)
特開 2 0 1 1 - 1 0 0 4 3 6 (J P , A)
特開平 0 8 - 2 7 2 5 2 9 (J P , A)
特開平 1 0 - 1 6 1 1 4 7 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G 0 6 F 3 / 0 4 2
G 0 3 B 1 7 / 1 8
G 0 6 F 3 / 0 4 1
G 0 9 F 9 / 0 0
G 0 9 F 9 / 3 0
H 0 4 N 5 / 3 3 5