

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES
PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum
Internationales Büro

(43) Internationales Veröffentlichungsdatum
02. Januar 2020 (02.01.2020)



(10) Internationale Veröffentlichungsnummer
WO 2020/002514 A1

(51) Internationale Patentklassifikation:

H01L 33/00 (2010.01) H01L 33/38 (2010.01)
H01L 21/02 (2006.01) H01L 21/78 (2006.01)

(21) Internationales Aktenzeichen: PCT/EP2019/067183

(22) Internationales Anmeldedatum:
27. Juni 2019 (27.06.2019)

(25) Einreichungssprache: Deutsch

(26) Veröffentlichungssprache: Deutsch

(30) Angaben zur Priorität:
10 2018 115 594.8
28. Juni 2018 (28.06.2018) DE

(71) Anmelder: **OSRAM OPTO SEMICONDUCTORS
GMBH** [DE/DE]; Leibnizstr. 4, 93055 Regensburg (DE).

(72) Erfinder: **MICHAELIS, Benjamin**; Sternbergstraße 10, 93047 Regensburg (DE). **BRÖLL, Markus**; Kellerweg 3, 93053 Regensburg (DE). **WALTER, Robert**; Hammermühlweg 7, 92331 Parsberg (DE). **EBERHARD, Franz**; Flößerstr. 6, 93059 Regensburg (DE). **HUBER, Michael**; Buchenweg 4, 93077 Bad Abbach (DE). **SCHMID, Wolfgang**; Burggrafenweg 7, 93309 Gundelshausen (DE).


(74) Anwalt: **MÜLLER HOFFMANN & PARTNER PATENTANWÄLTE MBB**; St.-Martin-Strasse 58, 81541 München (DE).

(81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD,

(54) Title: SEMICONDUCTOR COMPONENT HAVING A COMPRESSIVE STRAIN LAYER AND METHOD FOR PRODUCING THE SEMICONDUCTOR COMPONENT HAVING A COMPRESSIVE STRAIN LAYER

(54) Bezeichnung: HALBLEITERBAUELEMENT MIT DRUCKVERSPANNTER SCHICHT UND VERFAHREN ZUR HERSTELLUNG DES HALBLEITERBAUELEMENTS MIT DRUCKVERSPANNTER SCHICHT

Fig. 2B



(57) Abstract: The invention relates to a semiconductor component (10, 15) comprising a first compressive strain layer (130) on top of a semiconductor body (120). A material for the first compressive strain layer (130) is selected from Ta, Mo, Nb or compounds of Ta, Mo or Nb.

(57) Zusammenfassung: Ein Halbleiterbauelement (10, 15) umfasst eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120). Ein Material der ersten druckverspannten Schicht (130) ist ausgewählt aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb.

[Fortsetzung auf der nächsten Seite]



WO 2020/002514 A1

ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO,
NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW,
SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM,
TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

- (84) Bestimmungsstaaten** (*soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart*): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, RU, TJ, TM), europäisches (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

- mit internationalem Recherchenbericht (Artikel 21 Absatz 3)

HALBLEITERBAUELEMENT MIT DRUCKVERSPANNTER SCHICHT UND
VERFAHREN ZUR HERSTELLUNG DES HALBLEITERBAUELEMENTS MIT
DRUCKVERSPANNTER SCHICHT

5

HINTERGRUND

Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung DE 10 2018 115 594.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

10

Bei der Herstellung von Halbleiterbauelementen werden üblicherweise die einzelnen Schichten über einem Wafer aufgebracht und beispielsweise durch geeignete Verfahren strukturiert. Nach Prozessierung der Bauelemente auf Waferlevel werden diese unter Verwendung geeigneter Sägeverfahren zu Halbleiterchips vereinzelt.

15

Beispielsweise werden heterogene Schichtfolgen, beispielsweise durch Heteroepitaxie oder durch das Aufbringen von metallischen, leitenden oder isolierenden Schichten aufgebracht. Dabei können Verspannungen innerhalb des prozessierten Wafers erzeugt werden. Diese Verspannungen können zu einer Verbiegung des Wafers führen, was die weitere Prozessierung erschwert.

20

25

Es werden daher Konzepte erforscht, mit denen die Verbiegung von Wafern bei der Herstellung von Halbleiterbauelementen verhindert oder eingeschränkt werden kann.

30

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Halbleiterbauelement sowie ein verbessertes Verfahren zur Herstellung eines Halbleiterbauelements zur Verfügung zu stellen.

Gemäß Ausführungsformen wird die Aufgabe durch den Gegenstand und das Verfahren der unabhängigen Patentansprüche gelöst.

ZUSAMMENFASSUNG

5

Ein Halbleiterbauelement umfasst eine erste druckverspannte Schicht über einem Halbleiterkörper. Dabei ist ein Material der ersten druckverspannten Schicht ausgewählt aus Ta, Mo, Nb oder aus Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann
10 eine Verbindung aus Tantal Tantalnitrid oder Tantaloxid sein.

Eine Schichtdicke der ersten druckverspannten Schicht beträgt 100 nm bis 1,5 μm . Die erste druckverspannte Schicht erstreckt sich bis zu einem Rand des Halbleiterbauelements.

15

Das Halbleiterbauelement kann ferner einen Träger aufweisen, wobei ein Material der ersten druckverspannten Schicht elektrisch leitendes Material ist und geeignet ist, eine elektrische Verbindung von Komponenten des Halbleiterbauelements zu dem Träger herzustellen. Gemäß Ausführungsformen kann
20 eine zweite druckverspannte Schicht zwischen dem Träger und der ersten druckverspannten Schicht angeordnet sein. Dabei kann das Material der ersten druckverspannten Schicht elektrisch leitend oder isolierend sein.

25

Gemäß weiteren Ausführungsformen kann ein Material der ersten druckverspannten Schicht elektrisch leitendes Material sein. Das Halbleiterbauelement kann ferner Schaltkreiskomponenten umfassen, die innerhalb oder benachbart zu dem Halbleiterkörper
30 per angeordnet sind. Dabei können die Schaltkreiskomponenten mit der ersten druckverspannten Schicht elektrisch verbunden sein.

Der Halbleiterkörper kann beispielsweise geeignet sein, elektromagnetische Strahlung zu erzeugen oder zu empfangen. Die druckverspannte Schicht kann als eine Stromaufweitungsstruktur wirken.

5

Gemäß weiteren Ausführungsformen kann ein Material der ersten druckverspannten Schicht elektrisch isolierendes Material sein. Beispielsweise kann die erste druckverspannte Schicht geeignet sein, den Halbleiterkörper von dem Träger zu isolieren.

10

Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst das Aufbringen einer ersten druckverspannten Schicht über einem Werkstück, welches einen Halbleiterkörper umfasst.

15

Ein Material der ersten druckverspannten Schicht ist ausgewählt ist aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb. Das Verfahren umfasst weiterhin das Vereinzeln des Werkstücks in einzelne Halbleiterbauelemente. Beispielsweise beträgt eine Schichtdicke der ersten druckverspannten Schicht 100 nm bis

20

1,5 μm .

Die erste druckverspannte Schicht kann flächig über dem Werkstück aufgebracht werden und vor Vereinzeln des Werkstücks in Randbereichen der einzelnen Halbleiterbauelemente vorliegen.

25

Das Verfahren kann ferner das Aufbringen des Werkstücks auf einen Träger umfassen. Das Material der ersten druckverspannten Schicht kann elektrisch leitendes Material sein und geeignet sein, eine elektrische Verbindung von Komponenten des Halbleiterbauelements zu dem Träger bereitzustellen.

30

Das Verfahren kann ferner das Aufbringen des Werkstücks auf einen Träger umfassen, wobei über dem Träger eine zweite druckverspannte Schicht angeordnet ist und das Werkstück und

der Träger so zusammengefügt werden, dass erste und zweite druckverspannte Schicht zwischen Träger und Werkstück angeordnet sind.

5 Der Träger kann beispielsweise ein leitendes, isolierendes oder Halbleitermaterial umfassen oder aus diesem aufgebaut sein. Beispielsweise kann der Träger isolierend sein. Beispielsweise kann der Träger ein isolierendes Material wie beispielsweise Siliziumnitrid in beliebigen stöchiometrischen
10 Verhältnissen oder ein Halbleitermaterial mit großer Bandlücke wie beispielsweise AlN umfassen oder aus diesen Materialien bestehen.

Beispielsweise kann die druckverspannte Schicht durch Sputtern
15 aufgebracht werden. Eine Verspannung der druckverspannten Schicht kann durch Einstellen der Sputterrate eingestellt werden.

KURZBESCHREIBUNG DER ZEICHNUNGEN

20

Die begleitenden Zeichnungen dienen dem Verständnis von Ausführungsbeispielen der Erfindung. Die Zeichnungen veranschaulichen Ausführungsbeispiele und dienen zusammen mit der Beschreibung deren Erläuterung. Weitere Ausführungsbeispiele und
25 zahlreiche der beabsichtigten Vorteile ergeben sich unmittelbar aus der nachfolgenden Detailbeschreibung. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise maßstabsgetreu zueinander dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende
30 Elemente und Strukturen.

FIG. 1 zeigt eine schematische Querschnittsansicht durch ein Werkstück.

FIG. 2A zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.

FIG. 2B zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.

FIG. 2C zeigt eine schematische Querschnittsansicht durch ein Halbleiterbauelement gemäß Ausführungsformen.

FIG. 3 fasst ein Verfahren gemäß Ausführungsformen zusammen.

FIG. 4A und 4B veranschaulichen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß Ausführungsformen.

DETAILBESCHREIBUNG

In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind. In diesem Zusammenhang wird eine Richtungsterminologie wie "Oberseite", "Boden", "Vorderseite", "Rückseite", "über", "auf", "vor", "hinter", "vorne", "hinten" usw. auf die Ausrichtung der gerade beschriebenen Figuren bezogen. Da die Komponenten der Ausführungsbeispiele in unterschiedlichen Orientierungen positioniert werden können, dient die Richtungsterminologie nur der Erläuterung und ist in keiner Weise einschränkend.

Die Beschreibung der Ausführungsbeispiele ist nicht einschränkend, da auch andere Ausführungsbeispiele existieren und strukturelle oder logische Änderungen gemacht werden können, ohne dass dabei vom durch die Patentansprüche definierten Be-

reich abgewichen wird. Insbesondere können Elemente von im Folgenden beschriebenen Ausführungsbeispielen mit Elementen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.

5

Die Begriffe "Wafer" oder "Halbleitersubstrat", die in der folgenden Beschreibung verwendet sind, können jegliche auf Halbleiter beruhende Struktur umfassen, die eine Halbleiteroberfläche hat. Wafer und Struktur sind so zu verstehen,
10 dass sie dotierte und undotierte Halbleiter, epitaktische Halbleiterschichten, gegebenenfalls getragen durch eine Basisunterlage, und weitere Halbleiterstrukturen einschließen. Beispielsweise kann eine Schicht aus einem ersten Halbleitermaterial auf einem Wachstumssubstrat aus einem zweiten Halbleitermaterial oder aus einem isolierenden Material, beispielsweise
15 auf einem Saphirsubstrat, gewachsen sein. Je nach Verwendungszweck kann der Halbleiter auf einem direkten oder einem indirekten Halbleitermaterial basieren. Beispiele für zur Erzeugung elektromagnetischer Strahlung besonders geeignete Halbleitermaterialien umfassen insbesondere Nitrid-Halbleiterverbindungen, durch die beispielsweise ultraviolettes, blaues oder langwelligeres Licht erzeugt werden kann, wie beispielsweise GaN, InGaN, AlN, AlGaInN, Phosphid-Halbleiterverbindungen, durch die beispielsweise grünes oder
20 langwelligeres Licht erzeugt werden kann, wie beispielsweise GaAsP, AlGaInP, GaP, AlGaP, sowie weitere Halbleitermaterialien wie AlGaAs, SiC, ZnSe, GaAs, ZnO, Ga₂O₃, Diamant, hexagonales BN und Kombinationen der genannten Materialien. Das stöchiometrische Verhältnis der ternären Verbindungen kann variieren. Weitere Beispiele für Halbleitermaterialien können Si-
25 lizium, Silizium-Germanium und Germanium umfassen. Im Kontext der vorliegenden Beschreibung schließt der Begriff „Halbleiter“ auch organische Halbleitermaterialien ein.

Die Begriffe "lateral" und "horizontal", wie in dieser Beschreibung verwendet, sollen eine Orientierung oder Ausrichtung beschreiben, die im Wesentlichen parallel zu einer ersten Oberfläche eines Substrats oder Halbleiterkörpers verläuft.

5 Dies kann beispielsweise die Oberfläche eines Wafers oder einer Die oder eines Chips sein.

Im Rahmen der vorliegenden Anmeldung bezieht sich die Bezeichnung „über“ im Zusammenhang mit aufgetragenen Schichten auf
10 einen Abstand zu einer Basisschicht, beispielsweise einem Substrat, auf dem die einzelnen Schichten aufgebracht werden. Beispielsweise bedeutet das Merkmal, dass eine erste Schicht „über“ einer zweiten Schicht angeordnet ist, dass die erste Schicht einen größeren Abstand zu der Basisschicht hat als die
15 zweite Schicht.

Soweit hier die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen verwendet werden, handelt es sich um offene Begriffe, die auf das Vorhandensein der besagten
20 Elemente oder Merkmale hinweisen, das Vorhandensein von weiteren Elementen oder Merkmalen aber nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.

25

Im Kontext dieser Beschreibung bedeutet der Begriff „elektrisch verbunden“ eine niederohmige elektrische Verbindung zwischen den verbundenen Elementen. Die elektrisch verbundenen Elemente müssen nicht notwendigerweise direkt miteinander
30 verbunden sein. Weitere Elemente können zwischen elektrisch verbundenen Elementen angeordnet sein.

Der Begriff „elektrisch verbunden“ umfasst auch Tunnelkontakte zwischen den verbundenen Elementen.

Im Kontext der vorliegenden Beschreibung werden insbesondere Schichten beschrieben, die eine Verspannung, beispielsweise eine Zug- oder Druckspannung aufweisen. Generell kann eine
5 Verspannung positiv oder negativ sein, d.h. eine Zug- oder eine Druckspannung sein. Eine Verspannung bezeichnet im Rahmen der vorliegenden Beschreibung eine Spannung, die zu einer Verbiegung des zugehörigen Untergrundmaterials, beispielsweise eines Testwafers führt, wenn eine entsprechende Schicht auf
10 dem Untergrundmaterial aufgebracht ist. Im Fall einer Zugspannung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine schüsselartige oder konkave Form an. Bei einer Druckspannung nimmt das Untergrundmaterial mit aufgebrachter Schicht eine konvexe Form an.

15
FIG. 1 zeigt ein Werkstück 20 bei der Herstellung von Halbleiterbauelementen gemäß Ausführungsformen. Das Werkstück 20 umfasst einen Halbleiterkörper 120. Beispielsweise umfasst der Halbleiterkörper 120 ein Substrat 100 sowie einen über eine
20 erste Hauptoberfläche 101 des Substrats 100 aufgetragenen Halbleiterschichtstapel 115. Das Substrat 100 kann beispielsweise ein isolierendes Substrat oder ein Halbleitersubstrat oder ein leitendes Substrat sein. Beispielsweise kann das Substrat 100 ein Wachstumssubstrat sein, auf dem der Schichtstapel 115 epitaktisch aufgewachsen sein kann. Der Halbleiterschichtstapel 115 kann eine oder mehrere Schichten aus beliebigen der vorstehend erwähnten Halbleitermaterialien enthalten. Die Halbleiterschichten können in geeigneter Weise dotiert sein, um die gewünschte Funktionalität des Halbleiterbauelements sicherzustellen.
30

Das Werkstück 20 umfasst weiterhin eine erste druckverspannte Schicht 130 über dem Halbleiterkörper 120. Ein Material der ersten druckverspannten Schicht 130 ist ausgewählt aus Ta, Mo,

Nb oder Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann das Material der ersten druckverspannten Schicht 130 auch eine Tantal-Legierung, beispielsweise mit Nickel, oder ein Molybdän- oder ein Nioblegierung enthalten. Beispielsweise kann eine Schichtdicke der ersten druckverspannten Schicht kleiner als 1,5 μm oder kleiner als 1,0 μm sein. Beispielsweise kann eine Schichtdicke der ersten druckverspannten Schicht größer als 100 nm sein. Gemäß weiteren Ausführungsformen kann die Schichtdicke der ersten druckverspannten Schicht 130 kleiner als 500 nm sein. Beispiele für das Material der ersten druckverspannten Schicht 130 können Ta, Mo, Nb oder eine binäre Verbindung aus diesen Materialien, beispielsweise MoNb, MoTa, NbO, TaN und weitere umfassen. Gemäß weiteren Ausführungsformen kann das Material der ersten druckverspannten Schicht 130 ein Oxid oder Nitrid von Ta, Mo oder Nb sein. Beispielsweise kann das Oxid oder Nitrid eine beliebige stöchiometrische Zusammensetzung haben. Das Oxid oder Nitrid von Ta, Mo oder Nb kann, wie nachfolgend ausgeführt werden wird, beispielsweise durch Ausheizen eines Werkstücks in einer stickstoff- oder oxid- oder sauerstoffhaltigen Atmosphäre erzeugt werden. Beispielsweise kann eine Zwischenschicht 117 zwischen dem Halbleiterschichtstapel 115 und der ersten druckverspannten Schicht 130 angeordnet sein.

Wie in FIG. 1 dargestellt, können die Schichten beispielsweise auf Waferenebene aufgebracht sein, d.h. das Werkstück 20 ist Teil eines Wafers mit aufgetragenen Schichten. Dadurch, dass die erste druckverspannte Schicht 130 über dem Halbleiterkörper 120 angeordnet ist, können beispielsweise Zugverspannungen, die sich durch das Aufbringen einer Metallisierung ergeben, kompensiert werden. Es hat sich zusätzlich gezeigt, dass die erste druckverspannte Schicht 130 aus den genannten Materialien sehr korrosionsbeständig ist.

Die erste druckverspannte Schicht 130 kann isolierend oder leitend sein. Wenn sie leitend ist, kann sie beispielsweise geeignet sein, eine elektrische Verbindung zwischen Elementen, beispielsweise in dem Halbleiterbauelement oder auch außerhalb herzustellen. Die erste druckverspannte Schicht 130 kann aber auch leitend sein und keine elektrische Verbindung zwischen Elementen herstellen.

Das Werkstück 20 oder der bearbeitete Wafer kann nach Aufbringen und Strukturieren der jeweiligen Schichten beispielsweise durch Sägen oder andere Trennverfahren zu einzelnen Halbleiterchips 125 vereinzelt werden. Üblicherweise findet diese Vereinzelung in einem Randbereich 127 der zugehörigen Halbleiterchips 125 statt. Beispielsweise können Komponenten der Halbleiterbauelemente in dem Randbereich 127 nicht vorliegen, um zu verhindern, dass sie durch den Vereinzelungsprozess beschädigt werden. Generell wird dieser Randbereich auch als Sägerand oder Kerf 127 bezeichnet.

Beispielsweise kann ein Plasma-Vereinzelungsverfahren verwendet werden. Es hat sich gezeigt, dass druckverspannte Schichten aus Ta, Mo, Nb oder binären Verbindungen aus diesen Materialien, beispielsweise MoNb, MoTa, NbO, TaN und weiteren durch ein Fluorplasma oder andere aggressive Materialien nicht angegriffen werden. Insbesondere auch bei Anwesenheit von Katalysatormaterialien wie Gold in ihrer Nähe ist eine druckverspannten Schicht aus den genannten Materialien gegenüber Korrosion durch Feuchtigkeit nicht empfindlich. Insbesondere hat sich gezeigt, dass die druckverspannte Schicht aus den Materialien auch im Randbereich 127 der Halbleiterchips 125 oder der Halbleiterbauelemente 10, 15 vorliegen kann, ohne dass eine Korrosion stattfindet. Entsprechend kann die druckverspannte Schicht 130 flächig über der gesamten Oberfläche des bearbeiteten Wafers 100, also auch im Randbereich 127 aufgebracht

werden. Das druckverspannte Material kann in einer beliebigen Dicke aufgebracht werden, wodurch die Verbiegung des Wafers durch bestehende zugverspannte Schichten gezielt reduziert oder auch in die umgekehrte Richtung einstellbar ist. Beispielsweise kann eine Verspannung in einem Bereich von -20 MPa bis -2000 MPa oder -200 MPa bis -1000 MPa liegen.

FIG. 2A zeigt ein Halbleiterbauelement 10 gemäß Ausführungsformen. Beispielsweise kann der Halbleiterkörper 120 auch unterschiedlich dotierte Halbleiterbereiche, beispielsweise Siliziumbereiche umfassen. Isolierende Schichten und leitende Schichten können in strukturierter Weise in oder auf dem Halbleiterkörper 120 angeordnet sein. Beispielsweise können Schaltkreiskomponenten 144 in dem Halbleiterkörper 120 angeordnet sein. Die Schaltkreiskomponenten 144 können beispielsweise dotierte Bereiche, leitende Bereiche oder isolierende Bereiche, die geeignet strukturiert sind, umfassen. Beispiele für Schaltkreiskomponenten umfassen passive und aktive Bauelemente, beispielsweise Transistoren, Kondensatoren, Widerstandselemente und weitere. Die Schaltkreiskomponenten 144 können auch Sensoren oder Licht emittierende Vorrichtungen und weitere umfassen.

Über dem Halbleiterkörper 120 kann eine Zwischenschicht 117 aufgebracht sein. Die Zwischenschicht 117 kann beispielsweise eine isolierende Schicht sein. Die Zwischenschicht 117 kann beispielsweise strukturiert sein. Je nach Ausgestaltung des Halbleiterbauelements 10 kann die Zwischenschicht 117 auch weggelassen sein. Eine erste druckverspannte Schicht 130 ist über der Zwischenschicht 117 und über dem Halbleiterkörper 120 angeordnet. Ein Material der druckverspannten Schicht ist ausgewählt aus Ta, Mo, Nb oder aus Verbindungen aus Ta, Mo oder Nb. Beispielsweise kann das Material der ersten druckverspannten Schicht 130 Tantal sein oder eine wie vorstehend disku-

tierte Zusammensetzung haben. Die erste druckverspannte Schicht 130 hat eine Schichtdicke von 100 bis 1500 nm. Beispielsweise kann sie 100 bis 500 nm betragen.

5 Das Halbleiterbauelement 10 kann weiterhin einen Träger 200, beispielsweise aus einem leitenden, isolierenden oder auch Halbleitermaterial umfassen. Eine zweite druckverspannte Schicht 210 kann über dem Träger 200 aufgebracht sein. Beispielsweise kann die zweite druckverspannte Schicht 210 das-
10 selbe Material wie die erste druckverspannte Schicht 130 enthalten. Der Träger 200 mit der zweiten druckverspannten Schicht kann weiterhin über eine Lotschicht 215 mit der ersten druckverspannten Schicht 130 verbunden sein. Beispielsweise können Schaltkreiskomponenten 144 des Halbleiterbauelements
15 über die erste druckverspannte Schicht 130, die Lotschicht 215 und zweite druckverspannte Schicht 210 elektrisch angeschlossen sein. Die Lotschicht kann beispielsweise AuSn, AuInSn, NiInSn, NiSn sowie gegebenenfalls Sperr- und Haftschichten aus z.B. Pt und Ti enthalten. Beispielsweise kann die Lotschicht
20 215 eine Schichtdicke von mehr als 2 µm haben. Die Schichtdicke der Lotschicht kann beispielsweise kleiner als 5 µm sein.

FIG. 2A zeigt einen bereits vereinzelt Halbleiterchip. Im Randbereich 127, in dem keine Schaltkreiskomponenten 144 angeordnet sind, ist ebenfalls ein Teil der ersten druckverspannten
25 Schicht 130 angeordnet. Die erste druckverspannte Schicht 130 ist somit flächig aufgebracht.

FIG. 2B zeigt ein optoelektronisches Halbleiterbauelement 15
30 gemäß Ausführungsformen. Das optoelektronische Halbleiterbauelement 15 kann beispielsweise eine Dünnschicht-LED sein. Der Halbleiterschichtstapel 115 des optoelektronischen Halbleiterchips umfasst beispielsweise eine erste Halbleiterschicht 105 von einem ersten Leitfähigkeitstyp, beispielsweise n-Typ. Der

Halbleiterschichtstapel 115 umfasst darüber hinaus eine zweite Halbleiterschicht 107 von einem zweiten Leitfähigkeitstyp, beispielsweise p-Typ. Ein aktiver Bereich 109 kann zwischen erster und zweiter Halbleiterschicht 105, 107 angeordnet sein.

5 Beispielsweise umfasst der aktive Bereich 109 einen pn-Übergang, eine Doppelheterostruktur, einen Einfachquantentopf (SQW, single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung. Die Bezeichnung „Quantentopfstruktur“ entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentöpfe, Quantendrähte und Quantenpunkte sowie jede Kombination dieser Strukturen.

Eine Spiegelschicht 112 kann beispielsweise angrenzend an die erste Hauptoberfläche 110 des Halbleiterschichtstapels 115 angeordnet sein. Beispielsweise kann die Spiegelschicht 112 eine dielektrische Spiegelschicht sein. Eine Zwischenschicht 113 kann angrenzend an die dielektrische Spiegelschicht 112 angeordnet sein. Ein Material der Zwischenschicht 113 kann beispielsweise isolierend oder leitend sein, die Zwischenschicht 113 kann beispielsweise ein transparentes leitendes Material wie Indiumzinnoxid (ITO) enthalten. Die Zwischenschicht 113 kann auch weggelassen werden. Eine leitende erste druckverspannte Schicht 130, 132 ist angrenzend an die Spiegelschicht 112 oder die Zwischenschicht 113 angeordnet.

Das optoelektronische Halbleiterbauelement 15 umfasst weiterhin einen Träger aus einem beispielsweise leitenden, isolierenden oder Halbleitermaterial. Eine zweite druckverspannte Schicht 210 kann über dem Träger 200 angeordnet sein. Gemäß weiteren Ausführungsformen kann die zweite druckverspannte Schicht 210 jedoch auch weggelassen sein. Beispielsweise kann die zweite druckverspannte Schicht 210 über eine Lotschicht

215 beispielsweise aus den vorstehend erwähnten Materialien mit der ersten druckverspannten Schicht 130 verbunden sein.

5 Gemäß Ausführungsformen kann die erste druckverspannte Schicht zum einen eine Waferverbiegung durch bestehende zugverspannte Schichten reduzieren oder die Waferverbiegung in die entgegengesetzte Richtung einstellen. Weiterhin kann die druckverspannte Schicht 130, wenn sie eine leitende druckverspannte Schicht 132 ist, als Stromaufweitungsstruktur wirken und insbesondere einen elektrischen Kontakt zur zweiten Halbleiterschicht 107 bewirken. Beispielsweise kann die dielektrische Spiegelschicht 112 abschnittsweise oder teilweise unterbrochen sein, so dass ein direkter elektrischer Kontakt zwischen druckverspannte Schicht 130 und zweiter Halbleiterschicht 107
15 entsteht. Das optoelektronische Halbleiterbauelement kann beispielsweise eine Dünnschicht-LED darstellen. Das optoelektronische Halbleiterbauelement 15 kann darüber hinaus eine erste Kontaktfläche 136 umfassen, die die erste Halbleiterschicht 105 kontaktiert. Beispielsweise kann die erste Kontaktfläche 136 angrenzend an eine erste Hauptoberfläche 106 der ersten Halbleiterschicht 105 angeordnet sein. Das optoelektronische Bauelement 15 umfasst darüber hinaus einen Randbereich 127. Die erste und die zweite druckverspannte Schicht 130, 210 erstrecken sich jeweils bis zum Randbereich 127. Dadurch, dass
25 das Material der druckverspannten Schicht 130 korrosionsbeständig ist, kann diese flächig bis zum feuchtigkeitsempfindlichen Chiprand aufgebracht sein. Entsprechend ist es nicht erforderlich, die erste druckverspannte Schicht 130 beispielsweise photolithographisch zu strukturieren, so dass der Randbereich 127 jeweils frei von der druckverspannten Schicht 130
30 ist.

FIG. 2C zeigt ein Halbleiterbauelement 10 gemäß weiteren Ausführungsformen. Gemäß dieser Ausführungsformen ist - abwei-

chend von den bisher beschriebenen Ausführungsformen - die erste druckverspannte Schicht 134 aus einem isolierenden Material, beispielsweise NbO aufgebaut. Entsprechend kann sie beispielsweise zusätzlich zu ihrer Wirkung als spannungskompensierende Schicht als Teil einer Isolationsschicht eingesetzt werden. Das Halbleiterbauelement 10 umfasst einen Halbleiter-schichtstapel 115, der beispielsweise unterschiedliche dotierte Schichten oder auch nur einen einheitlichen Halbleiterkörper umfassen kann. Beliebige Komponenten von Halbleitervorrichtungen, beispielsweise Schaltkreiskomponenten 144 wie vorstehend erläutert oder andere können in dem Halbleiterkörper 120 angeordnet sein. Beispielsweise kann eine isolierende Schicht 139 über dem Halbleiterkörper 120 angeordnet sein. Weiterhin kann beispielsweise eine Kontaktschicht 141 über der isolierenden Schicht 139 angeordnet sein. Die Kontaktschicht 141 kann beispielsweise geeignet sein, Komponenten des Halbleiterbauelements 10 mit äußeren Anschlüssen zu verbinden. Über der leitenden Kontaktschicht 141 ist eine isolierende druckverspannte Schicht 134 aufgebracht. Beispielsweise kann ein Material der isolierenden druckverspannten Schicht TaN, NbO oder andere umfassen. Das Halbleiterbauelement 10 umfasst weiterhin einen Träger aus einem isolierenden, leitenden, oder Halbleitermaterial 200. Eine zweite druckverspannte Schicht 219 ist über dem Träger 200 angeordnet. Beispielsweise kann eine geeignete Zwischenschicht 205 zwischen der zweiten druckverspannten Schicht 219 und dem Träger angeordnet sein. Die zweite druckverspannte Schicht kann beispielsweise leitend oder isolierend sein. Die zweite druckverspannte Schicht 219 ist über beispielsweise eine Klebstoffschicht 217 mit der ersten druckverspannten Schicht 134 verbunden. Gemäß den in FIG. 2C gezeigten Ausführungsformen kann die druckverspannte Schicht 134 hier gleichzeitig als Teil einer Isolationsschicht zur elektrischen Isolation zwischen stromführenden Schichten,

beispielsweise der Kontaktschicht 141 und dem Träger 200 eingesetzt werden.

5 Gemäß weiteren Modifikationen kann die elektrische Kontaktierung auch über die Lotschicht 215 und/oder über den Träger 200 erfolgen.

FIG. 3 veranschaulicht ein Verfahren gemäß Ausführungsformen. Ein Verfahren zur Herstellung eines Halbleiterbauelement 10, 15 umfasst das Aufbringen (S100) einer ersten druckverspannten Schicht 130 über einem Werkstück, welches einen Halbleiterkörper 120 umfasst. Ein Material der ersten druckverspannten Schicht ist aus Ta, Mo, Nb oder Verbindungen aus Ta, Mo oder Nb ausgewählt. Das Verfahren umfasst weiterhin das Vereinzeln 15 (S110) des Werkstücks 20 in einzelne Halbleiterbauelemente 10, 15 nach Aufbringen der ersten druckverspannten Schicht.

Beispielsweise kann die druckverspannte Schicht 130 durch Sputtern aufgebracht werden. Zum Beispiel kann die Druckverspannung durch Einstellen der Sputterrate verändert werden. 20 Durch ein schnelles Sputtern oder eine hohe Sputterrate kann die Druckverspannung erhöht werden. Leitende druckverspannte Schichten 130, 132, 210 können beispielsweise durch Sputtern von Metallschichten hergestellt werden. Beispielsweise kann 25 die Herstellung isolierender druckverspannter Schichten 134 das Sputtern einer entsprechenden Metallschicht, beispielsweise Ta, Mo, Nb beinhalten. Sodann wird der Wafer in Stickstoff oder Sauerstoff ausgeheizt, so dass ein isolierendes Oxid oder Nitrid erzeugt wird.

30

FIG. 4A und 4B veranschaulichen ein Beispiel, bei dem ein Werkstück 20 mit einer druckverspannten Schicht 130, 132, 134 mit einem Träger 200 zusammengefügt wird. Ein Halbleiter-schichtstapel 115 sowie gegebenenfalls eine oder mehrere ge-

eignete Zwischenschichten 117 sind zwischen einem Substrat 100 und der druckverspannten Schicht 130, 132, 134 angeordnet.

5 Eine zweite druckverspannte Schicht 210, 219 wird über einem geeigneten Träger 200 aufgebracht. Eine oder mehrere Zwischen-
schichten 205 können zwischen der zweiten druckverspannten
Schicht 210, 219 und dem Träger angeordnet sein. Die zweite
druckverspannte Schicht 210, 219 kann aus denselben Materia-
lien wie die erste druckverspannte Schicht 130, 132, 134 auf-
10 gebaut sein. Sodann werden der Träger 200 mit der aufgebracht-
ten druckverspannten Schicht 210, 219 und der Halbleiterkörper
mit der aufgetragenen druckverspannten Schicht 130, 132, 134
zusammengefügt. Beispielsweise kann das Zusammenfügen über ei-
ne Lotschicht 215 erfolgen. Alternativ kann das Zusammenfügen
15 auch über eine geeignete Klebstoffschicht erfolgen, beispiels-
weise wenn die druckverspannten Schichten jeweils isolierend
sind. Gemäß weiteren Ausführungsformen kann die zweite druck-
verspannte Schicht 210, 219 auch weggelassen werden.

20 Das beschriebene Verfahren kann auf Waferebene durchgeführt
werden. FIG. 4B zeigt ein Beispiel eines sich ergebenden Werk-
stücks 20.

Gemäß weiteren Ausführungsformen kann das gesputterte Material
25 in Vakuum ausgeheizt werden oder einem stickstoff- oder oxid-
haltigen Gasgemisch ausgesetzt werden. Beispielsweise kann das
gesputterte Material, wenn es einem stickstoff- oder oxidhal-
tigen Gasgemisch ausgesetzt wird, zu einer korrosionsresisten-
ten Verbindung reagieren. Beispielsweise kann Tantal zu Tan-
taloxid oder Tantalnitrid reagieren. Dabei kann das stöchio-
30 metrische Verhältnis des Tantaloxids oder Tantalnitrids ent-
sprechend den Reaktionsbedingungen eingestellt werden.

Durch einen Temperaturbehandlungsschritt kann die Druckver-
spannung des Materials weiter beeinflusst werden. Genauer ge-
sagt, kann die Verbiegung des Wafers auch zu späteren Zeit-
punkten der Prozessierung eingestellt werden, so dass eine ge-
5 wünschte Waferverbiegung erzielt werden kann.

Anschließend wird das Werkstück in die einzelnen Chips 125
vereinzelte, wie auch in FIG. 4B angedeutet ist. Beispielsweise
kann ein Plasmatreppen beispielsweise unter Verwendung des
10 Bosch-Verfahrens durchgeführt werden. Dadurch, dass das Mate-
rial der druckverspannten Schicht korrosionsbeständig ist,
zersetzt sich sein Material bei einem Plasmatreppenverfahren
nicht. Beispielsweise ist das Material der druckverspannten
Schichten, also beispielsweise Ta, Mo, Nb oder Verbindungen
15 aus Ta, Mo oder Nb beständig, beispielsweise auch in Anwesen-
heit von Fluorgasen oder Fluorpolymeren beständig. Entspre-
chend können die Materialien der druckverspannten Schicht flä-
chig aufgebracht werden und es ist nicht erforderlich, die
aufgebrachte druckverspannte Schicht zu strukturieren.

20

Dadurch, dass die Waferverbiegung durch das Aufbringen der
druckverspannten Schicht kompensiert wird, ist es nicht not-
wendig, einen Träger 200 mit hoher Dicke einzusetzen, der die-
ser Verbiegung entgegenwirken würde. Entsprechend kann die Di-
25 cke des Trägers 200 weiter reduziert werden, beispielsweise
auf eine Dicke kleiner als 120 μm , beispielsweise bis hin zu
Werten von 40 μm , wodurch der thermische Widerstand des Bau-
elements sinkt.

30 Obwohl hierin spezifische Ausführungsformen veranschaulicht
und beschrieben worden sind, werden Fachleute erkennen, dass
die gezeigten und beschriebenen spezifischen Ausführungsformen
durch eine Vielzahl von alternativen und/oder äquivalenten
Ausgestaltungen ersetzt werden können, ohne vom Schutzbereich

der Erfindung abzuweichen. Die Anmeldung soll jegliche Anpassungen oder Variationen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher wird die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.

BEZUGSZEICHENLISTE

	10	Halbleiterbauelement
	15	optoelektronisches Halbleiterbauelement
5	20	Werkstück
	100	Substrat
	101	erste Hauptoberfläche des Substrats
	105	erste Halbleiterschicht
	106	erste Hauptoberfläche der ersten Halbleiterschicht
10	107	zweite Halbleiterschicht
	109	aktiver Bereich
	110	erste Hauptoberfläche des Halbleiterschichtstapels
	112	Spiegelschicht
	113	Zwischenschicht
15	115	Halbleiterschichtstapel
	117	Zwischenschicht
	120	Halbleiterkörper
	125	Halbleiterchip
	127	Randbereich
20	130	erste druckverspannte Schicht
	132	leitende druckverspannte Schicht
	134	isolierende druckverspannte Schicht
	136	erste Kontaktfläche
	139	isolierende Schicht
25	141	Kontaktschicht
	144	Schaltkreiskomponente
	200	Träger
	205	Zwischenschicht
	210	zweite druckverspannte Schicht
30	215	Lotschicht
	217	Klebstoffschicht
	219	zweite druckverspannte Schicht

PATENTANSPRÜCHE

1. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:

5 Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über einem Halbleiterkörper (120), wodurch ein Werkstück (20) bereitgestellt wird,

 wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbindungen, und

10 Vereinzeln (S110) des Werkstücks (20) in einzelne Halbleiterbauelemente (10, 15), wobei das Vereinzeln ein Plasmatrennverfahren umfasst.

15 2. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:

 Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über Halbleiterkörper (120), wodurch ein Werkstück (20) bereitgestellt wird,

20 wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Molybdän, Niob oder Verbindungen aus Molybdän oder Niob, und

 Vereinzeln (S110) des Werkstücks (20) in einzelne Halbleiterbauelemente (10, 15), wobei das Vereinzeln ein Plasmatrennverfahren umfasst.

3. Verfahren nach Anspruch 1 oder 2, das ferner das Ausbilden mindestens einer Halbleiterschicht über einem Wachstumssubstrat (100), wodurch der Halbleiterkörper (120) bereitgestellt wird, vor Aufbringen der ersten druckverspannten Schicht umfasst.

30

4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schichtdicke der ersten druckverspannten Schicht (130, 132, 134) 100 nm bis 1,5 µm beträgt.

5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die erste druckverspannte Schicht (130, 132, 134) flächig über dem Werkstück aufgebracht wird und vor Vereinzeln des Werkstücks in Randbereichen der einzelnen Halbleiterbauelemente (10, 15) vorliegt.

6. Verfahren nach einem der vorhergehenden Ansprüche, ferner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), wobei das Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, und geeignet ist, eine elektrische Verbindung von Komponenten des Halbleiterbauelements (10, 15) zu dem Träger (200) bereitzustellen.

7. Verfahren nach einem der Ansprüche 1 bis 6, ferner mit dem Aufbringen des Werkstücks (20) auf einen isolierenden Träger (200), so dass die erste druckverspannte Schicht zwischen dem Halbleiterkörper und dem isolierenden Träger (200) angeordnet ist.

8. Verfahren nach einem der Ansprüche 1 bis 6, ferner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), wobei über dem Träger (200) eine zweite druckverspannte Schicht (210) angeordnet ist und das Werkstück (20) und der Träger (200) so zusammengefügt werden, dass die erste und zweite druckverspannte Schicht (130, 132, 134, 210) zwischen Träger (200) und Werkstück (20) angeordnet sind.

9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die druckverspannte Schicht (130, 132) durch Sputtern aufgebracht wird.

10. Verfahren nach Anspruch 9, bei dem eine Verspannung der druckverspannten Schicht (130, 132) durch Einstellen der Sputterrate eingestellt wird.

5

11. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120),

wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbindungen,

sowie einen isolierenden Träger, wobei die erste druckverspannte Schicht (130, 132, 134) zwischen dem isolierenden Träger und dem Halbleiterkörper angeordnet ist.

15

12. Halbleiterbauelement nach Anspruch 11, bei dem ein Material der ersten druckverspannten Schicht (130, 134) Tantaloxid oder Tantalnitrid ist.

20

13. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130) über einem Halbleiterkörper (120),

wobei ein Material der ersten druckverspannten Schicht (130, 132, 134) ausgewählt ist aus Molybdän, Niob oder Verbindungen aus Molybdän oder Niob,

25

sowie einen isolierenden Träger (200), wobei die erste druckverspannte Schicht (130, 132, 134) zwischen dem isolierenden Träger und dem Halbleiterkörper angeordnet ist.

30

14. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 13, bei dem eine Schichtdicke der ersten druckverspannten Schicht (130, 132, 134) 100 nm bis 1,5 µm beträgt.

15. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 14, bei dem die erste druckverspannte Schicht (130, 132, 134) sich bis zu einem Randbereich (127) des Halbleiterbauelements (10, 15) erstreckt.

5

16. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 15, ferner mit einer zweiten druckverspannten Schicht (210), die zwischen dem Träger (200) und der ersten druckverspannten Schicht (130, 132) angeordnet ist.

10

17. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 16, bei dem ein Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, ferner umfassend Schaltkreiskomponenten (144), die innerhalb oder benachbart zu dem Halbleiterkörper (120) angeordnet sind, wobei die Schaltkreiskomponenten (144) mit der ersten druckverspannten Schicht (130, 132) elektrisch verbunden sind.

15

18. Halbleiterbauelement nach einem der Ansprüche 11 bis 17, wobei der Halbleiterkörper (120) geeignet ist, elektromagnetische Strahlung zu erzeugen oder zu empfangen, und die erste druckverspannte Schicht (130, 132) als eine Stromaufweitungsstruktur wirkt.

20

19. Halbleiterbauelement (10, 15) nach einem der Ansprüche 11 bis 16, bei dem ein Material der ersten druckverspannten Schicht (130, 134) elektrisch isolierendes Material ist.

25

20. Halbleiterbauelement (10, 15) nach Anspruch 19, ferner mit einem Träger, wobei die erste druckverspannte Schicht (130, 134) geeignet ist, den Halbleiterkörper (120) von dem Träger (200) zu isolieren.

30

21. Verfahren zur Herstellung eines Halbleiterbauelements (10, 15) umfassend:

Ausbilden mindestens einer Halbleiterschicht über einem Wachstumssubstrat, wodurch ein Halbleiterkörper (120) bereit-
5 gestellt wird,

Aufbringen (S100) einer ersten druckverspannten Schicht (130, 132, 134) über dem Halbleiterkörper (120), wodurch ein Werkstück (20) bereitgestellt wird,

wobei ein Material der ersten druckverspannten Schicht
10 (130, 132, 134) ausgewählt ist aus Tantal oder Tantalverbindungen, Molybdän, Niob oder Verbindungen aus Molybdän oder Niob, und

Vereinzeln (S110) des Werkstücks (20) in einzelne Halbleiterbauelemente (10, 15).

15

22. Verfahren nach Anspruch 21, bei dem eine Schichtdicke der ersten druckverspannten Schicht (130, 132, 134) 100 nm bis 1,5 μm beträgt.

20 23. Verfahren nach Anspruch 21 oder 22, bei dem die erste druckverspannte Schicht (130, 132, 134) flächig über dem Halbleiterkörper aufgebracht wird und vor Vereinzeln des Werkstücks in Randbereichen der einzelnen Halbleiterbauelemente (10, 15) vorliegt.

25

24. Verfahren nach einem der Ansprüche 21 bis 23, bei dem das Vereinzeln des Werkstücks ein Plasmatrennverfahren umfasst.

30 25. Verfahren nach einem der Ansprüche 21 bis 24, ferner mit dem Aufbringen des Werkstücks (20) auf einen Träger (200), so dass die erste druckverspannte Schicht (130, 132) zwischen dem Träger (200) und dem Halbleiterkörper (120) angeordnet ist.

26. Verfahren nach Anspruch 25, wobei das Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, und geeignet ist, eine elektrische Verbindung von Komponenten des Halbleiterbauelements (10, 15) zu dem Träger (200) bereitzustellen.

27. Verfahren nach Anspruch 25, wobei über dem Träger (200) eine zweite druckverspannte Schicht (210) angeordnet ist und das Werkstück (20) und der Träger (200) so zusammengefügt werden, dass die erste und zweite druckverspannte Schicht (130, 132, 134, 210) zwischen Träger (200) und Werkstück (20) angeordnet sind.

28. Verfahren nach einem der Ansprüche 21 bis 27, bei dem die druckverspannte Schicht (130, 132) durch Sputtern aufgebracht wird.

29. Verfahren nach Anspruch 28, bei dem eine Verspannung der druckverspannten Schicht (130, 132) durch Einstellen der Sputterrate eingestellt wird.

30. Halbleiterbauelement (10, 15) umfassend:
eine erste druckverspannte Schicht (130, 132, 134) über einem Halbleiterkörper (120),
einen Träger (200), wobei die erste druckverspannte Schicht (130, 132, 134) zwischen dem Träger und dem Halbleiterkörper angeordnet ist, und
eine zweite druckverspannte Schicht (210) zwischen der ersten druckverspannten Schicht (130, 132, 134) und dem Träger (200), wobei ein Material der ersten und der zweiten druckverspannten Schicht (130, 132, 134, 210) ausgewählt ist aus Tantal oder Tantalverbindungen, Molybdän, Niob oder Verbindungen aus Molybdän oder Niob, und

die erste und die zweite druckverspannte Schicht (130, 132, 134, 210) zwischen dem Halbleiterkörper und dem Träger (200) angeordnet sind.

- 5 31. Halbleiterbauelement (10, 15) nach Anspruch 30, ferner mit einer Lotschicht (215), die zwischen der ersten und der zweiten druckverspannten Schicht (130, 32, 134, 210) angeordnet ist.
- 10 32. Halbleiterbauelement nach Anspruch 30 oder 31, bei dem ein Material der ersten oder zweiten druckverspannten Schicht (130, 134, 210) Tantaloxid oder Tantalnitrid ist.
33. Halbleiterbauelement (10, 15) nach einem der Ansprüche
15 30 bis 32, bei dem eine Schichtdicke der ersten oder zweiten druckverspannten Schicht (130, 132, 134, 210) 100 nm bis 1,5 µm beträgt.
34. Halbleiterbauelement (10, 15) nach einem der Ansprüche
20 30 bis 33, bei dem die erste druckverspannte Schicht (130, 132, 134) sich bis zu einem Randbereich (127) des Halbleiterbauelements (10, 15) erstreckt.
35. Halbleiterbauelement (10, 15) nach einem der Ansprüche
25 30 bis 34, bei dem ein Material der ersten druckverspannten Schicht (130, 132) elektrisch leitendes Material ist, ferner umfassend Schaltkreiskomponenten (144), die innerhalb oder benachbart zu dem Halbleiterkörper (120) angeordnet sind, wobei die Schaltkreiskomponenten (144) mit der ersten druckverspannten
30 Schicht (130, 132) elektrisch verbunden sind.
36. Halbleiterbauelement nach einem der Ansprüche 30 bis 35, wobei der Halbleiterkörper (120) geeignet ist, elektromagnetische Strahlung zu erzeugen oder zu empfangen, und die ers-

te druckverspannte Schicht (130, 132) als eine Stromaufweitungssstruktur wirkt.

37. Halbleiterbauelement (10, 15) nach einem der Ansprüche 5 30 bis 36, bei dem ein Material der ersten oder zweiten druckverspannten Schicht (130, 134, 210) elektrisch isolierendes Material ist.

38. Halbleiterbauelement (10, 15) nach Anspruch 37, wobei 10 die erste oder zweite druckverspannte Schicht (130, 134, 210) geeignet ist, den Halbleiterkörper (120) von dem Träger (200) zu isolieren.

Fig. 1




Fig. 2A




Fig. 2B




Fig. 2C





Fig. 3







Fig. 4B



INTERNATIONAL SEARCH REPORT

International application No.

PCT/EP2019/067183

A. CLASSIFICATION OF SUBJECT MATTER**H01L 33/00**(2010.01)i; **H01L 21/02**(2006.01)i; **H01L 33/38**(2010.01)i; **H01L 21/78**(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

EPO-Internal, WPI Data

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	US 2017186919 A1 (YOO MYUNG CHEOL [US]) 29 June 2017 (2017-06-29) paragraphs [0037], [0038]; claims 1-23	1-38
X	WO 2006043796 A1 (SEOUL OPTO DEVICE CO LTD [KR]; POSTECH FOUNDATION [KR] ET AL.) 27 April 2006 (2006-04-27) paragraphs [0014] - [0024], [0049], [0097] - [0101]; claims 1-27; figures 55,65,66	1-38
A	EP 2368963 A2 (SAMSUNG LED CO LTD [KR]) 28 September 2011 (2011-09-28) paragraph [0157]	1-38

☐ Further documents are listed in the continuation of Box C.☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

10 October 2019

Date of mailing of the international search report

17 October 2019

Name and mailing address of the ISA/EP

European Patent Office
p.b. 5818, Patentlaan 2, 2280 HV Rijswijk
Netherlands

Telephone No. (+31-70)340-2040

Facsimile No. (+31-70)340-3016

Authorized officer

But, Gabriela-Ileana

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/EP2019/067183

Patent document cited in search report				Publication date (day/month/year)				Patent family member(s)				Publication date (day/month/year)			
US	2017186919	A1		29 June 2017				US	2017186919	A1		29 June 2017			
								US	2018366618	A1		20 December 2018			
								WO	2017117151	A1		06 July 2017			
WO	2006043796	A1		27 April 2006				CN	101084583	A		05 December 2007			
								EP	1810351	A1		25 July 2007			
								EP	2426743	A2		07 March 2012			
								JP	4999696	B2		15 August 2012			
								JP	2008518436	A		29 May 2008			
								JP	2012124523	A		28 June 2012			
								JP	2014179654	A		25 September 2014			
								US	2008006836	A1		10 January 2008			
								US	2010124797	A1		20 May 2010			
								US	2010213494	A1		26 August 2010			
								US	2011169039	A1		14 July 2011			
								US	2011278628	A1		17 November 2011			
								US	2012146081	A1		14 June 2012			
								WO	2006043796	A1		27 April 2006			
EP	2368963	A2		28 September 2011				CN	102220129	A		19 October 2011			
								EP	2368963	A2		28 September 2011			
								JP	2011208139	A		20 October 2011			
								KR	20110108042	A		05 October 2011			
								TW	201209137	A		01 March 2012			
								US	2011234118	A1		29 September 2011			

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES INV. H01L33/00 H01L21/02 H01L33/38 H01L21/78 ADD.		
Nach der Internationalen Patentklassifikation (IPC) oder nach der nationalen Klassifikation und der IPC		
B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) H01L		
Recherchierte, aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen		
Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) EPO-Internal, WPI Data		
C. ALS WESENTLICH ANGESEHENE UNTERLAGEN		
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
X	US 2017/186919 A1 (YOO MYUNG CHEOL [US]) 29. Juni 2017 (2017-06-29) Absätze [0037], [0038]; Ansprüche 1-23 -----	1-38
X	WO 2006/043796 A1 (SEOUL OPTO DEVICE CO LTD [KR]; POSTECH FOUNDATION [KR] ET AL.) 27. April 2006 (2006-04-27) Absätze [0014] - [0024], [0049], [0097] - [0101]; Ansprüche 1-27; Abbildungen 55,65,66 -----	1-38
A	EP 2 368 963 A2 (SAMSUNG LED CO LTD [KR]) 28. September 2011 (2011-09-28) Absatz [0157] -----	1-38
☐ Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen ☒ Siehe Anhang Patentfamilie		
* Besondere Kategorien von angegebenen Veröffentlichungen : "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist "E" frühere Anmeldung oder Patent, die bzw. das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt) "O" Veröffentlichung, die sich auf eine mündliche Offenbarung, eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht "P" Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist "T" Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet werden, wenn die Veröffentlichung mit einer oder mehreren Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann naheliegend ist "&" Veröffentlichung, die Mitglied derselben Patentfamilie ist		
Datum des Abschlusses der internationalen Recherche		Absendedatum des internationalen Recherchenberichts
10. Oktober 2019		17/10/2019
Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016		Bevollmächtigter Bediensteter But, Gabriela-Ileana

INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Internationales Aktenzeichen

PCT/EP2019/067183

Im Recherchenbericht angeführtes Patentdokument			Datum der Veröffentlichung		Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US 2017186919	A1	29-06-2017	US	2017186919	A1		29-06-2017	
			US	2018366618	A1		20-12-2018	
			WO	2017117151	A1		06-07-2017	

WO 2006043796	A1	27-04-2006	CN	101084583	A		05-12-2007	
			EP	1810351	A1		25-07-2007	
			EP	2426743	A2		07-03-2012	
			JP	4999696	B2		15-08-2012	
			JP	2008518436	A		29-05-2008	
			JP	2012124523	A		28-06-2012	
			JP	2014179654	A		25-09-2014	
			US	2008006836	A1		10-01-2008	
			US	2010124797	A1		20-05-2010	
			US	2010213494	A1		26-08-2010	
			US	2011169039	A1		14-07-2011	
			US	2011278628	A1		17-11-2011	
			US	2012146081	A1		14-06-2012	
			WO	2006043796	A1		27-04-2006	

EP 2368963	A2	28-09-2011	CN	102220129	A		19-10-2011	
			EP	2368963	A2		28-09-2011	
			JP	2011208139	A		20-10-2011	
			KR	20110108042	A		05-10-2011	
			TW	201209137	A		01-03-2012	
			US	2011234118	A1		29-09-2011	
