

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3638530号
(P3638530)

(45) 発行日 平成17年4月13日(2005.4.13)

(24) 登録日 平成17年1月21日(2005.1.21)

(51) Int. Cl.⁷

F I

G05F 3/24
G05F 3/26

G05F 3/24 A
G05F 3/24 B
G05F 3/26

請求項の数 8 (全 51 頁)

(21) 出願番号	特願2001-36139 (P2001-36139)	(73) 特許権者	302062931 NECエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地
(22) 出願日	平成13年2月13日(2001.2.13)	(74) 代理人	100108578 弁理士 高橋 詔男
(65) 公開番号	特開2002-244748 (P2002-244748A)	(74) 代理人	100064908 弁理士 志賀 正武
(43) 公開日	平成14年8月30日(2002.8.30)	(74) 代理人	100101465 弁理士 青山 正和
審査請求日	平成14年1月17日(2002.1.17)	(74) 代理人	100108453 弁理士 村山 靖彦
		(72) 発明者	木村 克治 東京都港区芝五丁目7番1号 日本電気株式会社内

最終頁に続く

(54) 【発明の名称】 基準電流回路及び基準電圧回路

(57) 【特許請求の範囲】

【請求項1】

第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる第1の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが相互に共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第1のトランジスタのエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、

10

ベースあるいはゲートが前記第2のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第3のトランジスタが、前記第1のトランジスタ及び前記第2のトランジスタをそれぞれ駆動するカレントソースをミラー電流とする第2の非線形カレントミラー回路を駆動し、

前記第2の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第2の抵抗を介して接続される第4のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少す

20

る領域で動作することで負帰還電流ループを構成することを特徴とする基準電流回路。

【請求項 2】

第 1 のトランジスタと第 2 のトランジスタ及び第 1 の抵抗からなる第 1 の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第 1 のトランジスタのコレクタあるいはドレインと前記第 2 のトランジスタのベースあるいはゲートが互いに共通接続され、該第 1 のトランジスタのエミッタあるいはソースと該第 2 のトランジスタのエミッタあるいはソースとが直接接地され、該第 1 のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第 1 の抵抗を介して接続される永田カレントミラー回路、または、前記第 1 のトランジスタと前記第 2 のトランジスタのベースあるいはゲートが互いに共通接続され、該第 1 のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第 1 のトランジスタのエミッタあるいはソースは直接接地され、該第 2 のトランジスタは前記第 1 の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、

10

ベースあるいはゲートが前記第 2 のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第 3 のトランジスタと、前記第 1 のトランジスタ及び該第 3 のトランジスタのベースあるいはゲートと接地間に接続される第 2 の抵抗と第 3 の抵抗からなり、前記第 3 のトランジスタが、前記第 1 のトランジスタと前記第 2 の抵抗、前記第 2 のトランジスタと前記第 3 の抵抗をそれぞれ駆動するカレントソースをミラー電流とする第 2 の非線形カレントミラー回路を駆動し、

前記第 2 の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第 4 の抵抗を介して接続される第 4 のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする基準電流回路。

20

【請求項 3】

前記基準電流回路から出力される電流を第 5 の抵抗に流し込むことを特徴とする請求項 2 に記載の基準電流回路。

【請求項 4】

前記第 5 の抵抗は、複数個の抵抗が直列に接続されて構成されていることを特徴とする請求項 3 に記載の基準電流回路。

【請求項 5】

第 1 のトランジスタと第 2 のトランジスタ及び第 1 の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第 1 のトランジスタと前記第 2 のトランジスタのベースあるいはゲートが互いに共通接続され、前記第 1 のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第 1 のトランジスタは前記第 1 の抵抗を介して接地され、前記第 2 のトランジスタのエミッタあるいはソースは直接接地される逆ワイドラーカレントミラー回路、または、前記第 1 のトランジスタのコレクタあるいはドレインと前記第 2 のトランジスタのベースあるいはゲートが互いに共通接続され、該第 1 のトランジスタのエミッタあるいはソースと該第 2 のトランジスタのエミッタあるいはソースとが直接接地され、該第 1 のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第 1 の抵抗を介して接続される永田カレントミラー回路、または、前記第 1 のトランジスタと前記第 2 のトランジスタのベースあるいはゲートが相互に共通接続され、該第 1 のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第 1 のトランジスタのエミッタあるいはソースは直接接地され、該第 2 のトランジスタは前記第 1 の抵抗を介して接地されるワイドラーカレントミラー回路、の何れかによって構成され、自己バイアスされて基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第 4 のトランジスタと直列接続される第 2 の抵抗と、前記第 4 のトランジスタと前記第 2 の抵抗と並列接続される第 3 の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。

30

40

【請求項 6】

50

第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、前記第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第1のトランジスタは前記第1の抵抗を介して接地され、前記第2のトランジスタのエミッタあるいはソースは直接接地される逆ワイドローカレントミラー回路、または、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第1のトランジスタのエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドローカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第2のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第3のトランジスタが、前記第1のトランジスタ及び前記第2のトランジスタを駆動するカレントソースの電流に比例する電流を出力電流とする基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグラウンドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。

【請求項7】

前記基準電流回路はカレントミラー回路が追加されてn個の基準電流を出力し、且つ、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗からなる前記出力回路をn個持ち、該n個の出力回路を介して、前記基準電流回路から出力されるn個の基準電流をそれぞれグラウンドに流すことにより、n個の出力電圧を得ることを特徴とする請求項5または請求項6に記載の基準電圧回路。

【請求項8】

ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗からなる前記出力回路がn段カスケードに接続されたn段の出力回路を介して、前記基準電流回路の出力電流をグラウンドに流すことにより、n個の出力電圧を得ることを特徴とする請求項5または請求項6に記載の基準電圧回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、基準電流回路及び基準電圧回路に関し、特に、半導体集積回路上に形成され、アーリー電圧の影響が現れないように工夫された、低電圧から動作して正の温度特性を持つ、あるいは、任意の温度特性を持つ基準電流を出力するバイポーラ型およびCMOS型基準電流回路、及び低電圧から動作して温度特性を持たない低い電圧の基準電圧を出力するバイポーラ型およびCMOS型基準電圧回路に関する。

【0002】

【従来の技術】

先ず、基準電流回路の従来技術について述べる。従来、この種のアーリー電圧の影響が現れないように工夫した一定の温度特性を持つ基準電流を出力する基準電流回路は、例えば、特開昭59-191629号公報にバイポーラ基準電流回路が、また、特開平7-200086号公報にバイポーラ基準電流回路とMOS基準電圧回路が記載されている。先ず、従来のバイポーラ基準電流回路の動作について説明する。図18は、特開昭59-191629号公報に記載され

10

20

30

40

50

ているバイポーラ基準電流回路であり、一般に温度に比例する電流を出力するので P T A T (Proportional to Absolute Temperature)カレントソース回路と呼ばれている。但し、図 1 8 に示す P T A T カレントソース回路はアーリー電圧の影響が現れないように工夫されている。何故なら、トランジスタ Q 5、Q 6 のそれぞれのコレクタは、何れもトランジスタ Q 3、Q 4 のそれぞれのベースに接続されており、トランジスタ Q 3、Q 4 に流れる電流を等しく設定することでトランジスタ Q 3、Q 4 のベース電圧を等しくでき、したがって、トランジスタ Q 5、Q 6 のコレクタ電圧は等しく設定されるからである。

【 0 0 0 3 】

図 1 8 において、トランジスタ Q 2、Q 3 を単位トランジスタ、トランジスタ Q 1 のエミッタ面積比を単位トランジスタの K_1 倍 ($K_1 > 1$) とする。ここで、ベース幅変調を無視すれば、トランジスタのコレクタ電流 I_C とベース エミッタ間電圧 V_{BE} の関係は、次の (1) 式で示される。

$$I_C = K I_S \exp(V_{BE} / V_T) \quad (1)$$

ここで、 I_S は単位トランジスタの飽和電流、 V_T は熱電圧であり、 $V_T = k T / q$ と表される。ただし、 q は単位電子電荷、 k はボルツマン定数、 T は絶対温度である。また、 K は単位トランジスタに対するエミッタ面積比である。

【 0 0 0 4 】

トランジスタの直流電流増幅率は十分に 1 に近いものとして、ベース電流を無視すれば、バイポーラ逆ワイドローカレントミラー回路においては、(1) 式により、

$$V_{BE1} = V_T \ln\{I_{C1} / (K_1 I_S)\} \quad (2)$$

$$V_{BE2} = V_T \ln(I_{C2} / I_S) \quad (3)$$

$$V_{BE2} = V_{BE1} + R_1 I_{C1} \quad (4)$$

なる関係がある。

ここで、(1) 式から (4) 式を解くと、バイポーラ逆ワイドローカレントミラー回路の入出力電流の関係は、次の (5) 式で求められる。

$$I_{C2} = (I_{C1} / K_1) \exp(R_1 I_{C1} / V_T) \quad (5)$$

図 1 9 に、バイポーラ逆ワイドローカレントミラー回路の入出力特性を示す。

【 0 0 0 5 】

ここで、トランジスタ Q 3 はトランジスタ Q 4 を駆動しており、トランジスタ Q 4 はトランジスタ Q 5、Q 6 とで電流ミラー比が 1 : 1 のカレントミラー回路を構成しており、トランジスタ Q 1 とトランジスタ Q 2 は、それぞれトランジスタ Q 6、Q 5 で駆動されているから、バイポーラ自己バイアス逆ワイドロー基準電流回路となっており、次の (6) 式の関係となる。

$$I_{C2} = I_{C1} \quad (6)$$

【 0 0 0 6 】

バイポーラ逆ワイドローカレントミラー回路においては、基準電流 I_{C1} の増加に対しミラー電流 I_{C2} は指数的に増加する。したがって、動作点を ($I_P = (V_T / R_1) \ln K_1 = I_{C1} = I_{C2}$) とすると、 $I_P > I_{C1}$ では $I_{C1} > I_{C2}$ であり、 $I_P < I_{C1}$ では $I_{C1} < I_{C2}$ となっているから、トランジスタ Q 4、Q 5、Q 6 に $I_P + I$ ($I > 0$) が供給されると $I_{C4} = I_{C6} = I_{C1} = I_P + I$ となるが、 $I_{C2} > I_{C5} = I_P + I$ となり、トランジスタ Q 5 から供給される電流が不足するために、トランジスタ Q 3 のベース電流を引っ張り、トランジスタ Q 3 はオフの方向に動作が変化する。このことにより、トランジスタ Q 3 に流れる電流が減少し、トランジスタ Q 4、Q 5、Q 6 の電流も減少し I_P に戻る。逆に、トランジスタ Q 4、Q 5、Q 6 に $I_P - I$ ($I > 0$) が供給されると、 $I_{C4} = I_{C6} = I_{C1} = I_P - I$ となるが、 $I_{C2} < I_{C5} = I_P - I$ となり、トランジスタ Q 5 から供給される電流が過剰となるために、トランジスタ Q 3 のベースに電流を押し込み、トランジスタ Q 3 はオンの方向に動作が変化する、このことにより、トランジスタ Q 3 に流れる電流が増加し、トランジスタ Q 4、Q 5、Q 6 の電流も増加し I_P に戻る。すなわち、負帰還電流ループを構成しており、 $I_{C1} > 0$ においては動作点が一意に決定され、安定動作することになる。

10

20

30

40

50

【 0 0 0 7 】

また、

$$V_{BE} = V_{BE2} - V_{BE1} = V_T \ln(I_{C1}/I_S) - V_T \ln\{I_{C2}/(K_1 I_S)\} = V_T \ln(I_{C1}/I_{C2}) = V_T \ln(K_1) = R_1 I_{C1} \quad (7)$$

が成り立つから、

$$I_{C1} = I_{C2} = (V_T/R_1) \ln(K_1) \quad (8)$$

と求められる。

【 0 0 0 8 】

ここで、 K_1 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = kT/q$ と表され、3333ppm/ の温度特性となっている。したがって、抵抗 R_1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して1次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 I_0 は温度に比例することになり、P T A Tカレントソース回路となることがわかる。ここで、トランジスタ Q_1 、 Q_2 、 Q_3 に流れる電流がいずれも等しいからトランジスタ Q_2 、 Q_3 のベース電圧が等しくなり、したがって、これらのトランジスタ Q_2 、 Q_3 のベース電圧でトランジスタ Q_5 、 Q_6 のコレクタ電圧は固定され、等しく設定されるから、トランジスタ Q_1 、 Q_2 のアーリー電圧の影響が現れず、トランジスタ Q_5 、 Q_6 のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。

【 0 0 0 9 】

次に、基準電圧回路の従来技術について述べる。従来、この種の温度特性を相殺して温度特性を持たない1.2V以下の基準電圧を出力する基準電圧回路は、IEEE Journal of Solid-State Circuits, Vol. 32, No.11, pp.1790-1806, Nov.1997に記載されている。

先ず、この基準電圧回路の動作について説明する。図32は、IEEE Journal of Solid-State Circuits, Vol. 32, No.11, pp.1790-1806, Nov.1997に記載されている基準電圧回路であり、一般に温度に比例する電流を出力するのでP T A T (Proportional to Absolute Temperature)カレントソース回路と呼ばれる基準電流回路の出力電流を出力回路に流し込んで電圧に変換して基準電圧としている。

【 0 0 1 0 】

図32において、トランジスタ Q_1 、 Q_2 を単位トランジスタ、トランジスタ Q_2 のエミッタ面積比を単位トランジスタの K_1 倍($K_1 > 1$)とする。ベース幅変調を無視すれば、トランジスタのコレクタ電流 I_C とベース エミッタ間電圧 V_{BE} の関係は、次の(9)式で示される。

$$I_C = K I_S \exp(V_{BE}/V_T) \quad (9)$$

ここで、 I_S は単位トランジスタの飽和電流、 V_T は熱電圧であり、 $V_T = kT/q$ と表される。ただし、 q は単位電子電荷、 k はボルツマン定数、 T は絶対温度である。また、 K は単位トランジスタに対するエミッタ面積比である。

【 0 0 1 1 】

トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、

$$V_{BE1} = V_T \ln(I_{C1}/I_S) \quad (10)$$

$$V_{BE2} = V_T \ln\{I_{C2}/(K_1 I_S)\} \quad (11)$$

$$V_{BE2} = V_{BE1} + R_1 I_{C2} \quad (12)$$

なる関係がある。

(10)式から(12)式を解くと、

$$V_T \ln\{K_1 I_{C1}/I_{C2}\} = R_1 I_{C2} \quad (13)$$

と求められる。ここで、トランジスタ Q_1 、 Q_2 は(12)式が成り立つように、オペアンプを介して、トランジスタ M_4 、 M_5 の共通ゲート電圧を制御しているから、自己バイアスされており、

$$I_{D4} = I_{D5} = I_{C1} = I_{C2} \quad (14)$$

であるから、(13)式は

$$I_{D4} = I_{D5} = I_{C1} = I_{C2} = V_T \ln(K_1) / R_1 \quad (15)$$

と求められる。

また、トランジスタM6はトランジスタM4、M5とカレントミラー回路を構成しているから、

$$I_{D4} = I_{D5} = I_{D6} \quad (16)$$

である。

【0012】

トランジスタM6のドレイン電流ID6は、出力回路で電圧に変換され基準電圧VREFとなる。抵抗R2に流れる電流をID6(0 < < 1)とすると、

$$V_{REF} = V_{BE3} + R_2 I_{D6} = R_3 (1 - \quad) I_{D6} \quad (17)$$

と表される。(17)式を　について解くと、

$$= (- V_{BE3} + R_3 I_{D6}) / \{ I_{D6} (R_2 + R_3) \} \quad (18)$$

となる。したがって、基準電圧VREFは、

$$V_{REF} = \{ R_3 / (R_2 + R_3) \} (V_{BE3} + R_2 I_{D6}) = \{ R_3 / (R_2 + R_3) \} \{ V_{BE3} + (R_2 / R_1) V_T \ln (K_1) \} \quad (19)$$

と求められる。

【0013】

ここで、(19)式での係数項R3 / (R2 + R3)は0 < R3 / (R2 + R3) < 1である。また、第2項の{VBE3 + (R2 / R1) VT ln(K1)}については、VBE3はおよそ-1.9mV / 程度の負の温度特性を持ち、熱電圧VTは0.0853mV / の正の温度特性を持っている。したがって、出力される基準電圧VREFが温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、(R2 / R1) ln(K1)の値は22.3になり、(R2 / R1) VT ln(K1)の電圧値は0.57Vとなる。いま、VBE3を0.7Vとすると、{VBE3 + (R2 / R1) VT ln(K1)} = 1.27Vと求められる。したがって、R3 / (R2 + R3) < 1であるから、基準電圧VREFは、1.27V以下の値、例えば1.0Vに設定することができる。

【0014】

【発明が解決しようとする課題】

先ず、従来の基準電流回路の問題点について指摘すると、従来、この種の正の温度特性を持つ基準電流を出力する基準電流回路では、PTATカレントソース回路に非線形カレントミラー回路を用い、アーリー電圧の影響が現れないように工夫する場合には、非線形カレントミラー回路としては上述した逆ワイドラーカレントミラー回路か、あるいは特開昭59-191629号公報の他の実施例に記載されているワイドラーカレントミラー回路でしか実現することができなかった。また、アーリー電圧の影響が現れないように工夫された、任意の温度特性を持つ基準電流回路を実現することは、現在の技術では難しい。

【0015】

アナログLSIでは勿論、メモリなどのデジタルLSIをはじめ多くのLSI内の回路のバイアス電流を始めとして、基準電流回路は、日常的に用いられている。特に、温度に比例する電流を出力する基準電流回路は、一般的にはPTATカレントソース回路と呼ばれている。しかし、LSIの高集積化が進み、プロセスが微細化され、電源電圧が低くなりつつある現在では、正の温度特性を持つ基準電流回路以外にも任意の温度特性を持つ基準電流回路が求められている。例えば、温度特性を持たない基準電流回路の出力電流を抵抗を介して電圧変換すれば容易に基準電圧回路が実現でき、任意の電圧値の出力電圧が得られる。一般的に、温度特性を持たない基準電圧回路はバンドギャップ基準電圧回路と呼ばれ、その出力電圧は、Si(シリコン)の絶対零度でのバンドギャップ電圧1.205Vに近い電圧となっている。したがって、現在最も一般的な2次電池である、ニッケル水素バッテリーやニッカドバッテリーの公称出力電圧1.2Vでは、もはや正常動作は無理である。

【0016】

次に、従来の基準電圧回路の問題点について指摘すると、従来、この種の温度特性を持た

10

20

30

40

50

ない基準電圧を出力する基準電圧回路では、P T A Tカレントソース回路の帰還回路にオペアンプを用いているために、低い電源電圧で動作させることが難しい。すなわち、アナログL S Iではもちろん、メモリなどのデジタルL S Iをはじめ多くのL S I内の回路のバイアス電流を始めとして、基準電圧回路は、日常的に用いられている。特に、温度特性を持たない電圧を出力する基準電圧回路は一般にはバンドギャップ基準電圧回路と呼ばれている。その出力電圧は、S i (シリコン)の絶対零度でのバンドギャップ電圧1.205Vに近い電圧となっている。しかし、L S Iの高集積化が進んでプロセスが微細化され、電源電圧が低くなりつつある今日では、最も一般的な2次電池であるニッケル水素バッテリーやニッケルカドミウムバッテリーの公称出力電圧1.2V程度の低電圧では、もはや正常動作は無理である。

10

【0017】

本発明はこれらの事情に鑑みてなされたものであり、一つの目的は、1V程度の低電源電圧から動作し、正の温度特性、あるいは、任意の温度特性を持つ電流を出力する基準電流回路の実現化を図ることにある。特に、本発明では永田カレントミラー回路を用いたアーリー電圧の影響が現れないように工夫したP T A Tカレントソース回路を実現することと、こうして得られたP T A Tカレントソース回路を利用して任意の温度特性を持つ基準電流回路を実現することにある。さらに、本発明のもう一つの目的は、0.9V程度の低電源電圧から動作し、温度特性を持たない電圧を出力する基準電圧回路を、簡単な回路構成でかつ少ない回路規模で実現することにある。

【0018】

20

【課題を解決するための手段】

上記の課題を解決するために、本発明の基準電流回路は、第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる第1の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが相互に共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインが共通接続され、且つ該第1のトランジスタのエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドラカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第2のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第3のトランジスタが、前記第1のトランジスタ及び前記第2のトランジスタをそれぞれ駆動するカレントソースをミラー電流とする第2の非線形カレントミラー回路を駆動し、前記第2の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第2の抵抗を介して接続される第4のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする。

30

40

【0019】

また、本発明の基準電流回路は、第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる第1の非線形カレントミラー回路を含んで構成される基準電流回路であって、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第1のトランジスタ

50

のエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドローカレントミラー回路、の何れかによって構成され、

ベースあるいはゲートが前記第2のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第3のトランジスタと、前記第1のトランジスタ及び該第3のトランジスタのベースあるいはゲートと接地間に接続される第2の抵抗と第3の抵抗からなり、前記第3のトランジスタが、前記第1のトランジスタと前記第2の抵抗、前記第2のトランジスタと前記第3の抵抗をそれぞれ駆動するカレントソースをミラー電流とする第2の非線形カレントミラー回路を駆動し、前記第2の非線形カレントミラー回路は、ベースあるいはゲートとコレクタあるいはドレインが第4の抵抗を介して接続される第4のトランジスタに流れる電流を基準電流とする永田カレントミラー回路であり、かつ、該基準電流と該ミラー電流の関係が単調減少する領域で動作することで負帰還電流ループを構成することを特徴とする。

10

【0020】

また、本発明の基準電流回路は、前記発明において、基準電流回路から出力される電流を第5の抵抗に流し込むことを特徴とし、さらに、第5の抵抗は複数個の抵抗が直列に接続されて構成されていることを特徴とする。つまり、本発明の基準電流回路は、出力電流を1本または複数個の抵抗が直列に接続された第5の抵抗に流し込むように構成されている。

【0021】

すなわち、本発明の基準電流回路によれば、ベース - エミッタ（または、ゲート - ソース）間の電圧が異なる2つのトランジスタから構成される非線形カレントミラー回路において、自己バイアス化することによってそれぞれのコレクタ（またはドレイン）電流は温度に比例、あるいはほぼ比例する電流 I_{PTA} となり、一方、ベース - エミッタ（あるいはゲート - ソース）間電圧は負の温度特性を持つから、ベース - エミッタ（あるいはゲート - ソース）間電圧に比例した電流は温度にほぼ反比例する電流 I_{IPTA} となる。

20

【0022】

したがって、非線形カレントミラー回路を構成するトランジスタに流れる電流 I_{PTA} とベース - エミッタ（あるいはゲート - ソース）間電圧に比例した電流 I_{IPTA} を重み付け加算することで、一定の温度特性を持つ出力電流 $I_{REF} (= I_{PTA} + I_{IPTA})$ が得られる。また、出力電流 I_{REF} を電圧変換することによって、一定の温度特性を持つ任意の電圧値を出力する基準電圧回路を実現することができる。ところが、従来の基準電圧回路では、絶対温度に比例する電圧 V_{PTA} と絶対温度に反比例する電圧 V_{IPTA} の電圧を重み付け加算することで、一定の温度特性を持つ基準電圧回路を実現している。したがって、従来の基準電圧回路では動作電源電圧は $V_{PTA} + V_{IPTA} (= 1.2V)$ を越えた、例えば、1.4V以上は必要であったが、本発明により、これより低い電源電圧でも安定した動作を実現することができる。

30

【0023】

また、上記の課題を解決するために、本発明の基準電圧回路は、第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、前記第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第1のトランジスタは前記第1の抵抗を介して接地され、前記第2のトランジスタのエミッタあるいはソースは直接接地される逆ワイドローカレントミラー回路、または、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが相互に共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレイン

40

50

が共通接続され、且つ該第1のトランジスタのエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドローカレントミラー回路、の何れかによって構成され、自己バイアスされて基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする基準電圧回路。

【0024】

また、本発明の基準電圧回路は、第1のトランジスタと第2のトランジスタ及び第1の抵抗からなる非線形カレントミラー回路によって構成される基準電圧回路であって、前記第1のトランジスタと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、前記第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、前記第1のトランジスタは前記第1の抵抗を介して接地され、前記第2のトランジスタのエミッタあるいはソースは直接接地される逆ワイドローカレントミラー回路、または、前記第1のトランジスタのコレクタあるいはドレインと前記第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのエミッタあるいはソースと該第2のトランジスタのエミッタあるいはソースとが直接接地され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは前記第1の抵抗を介して接続される永田カレントミラー回路、または、前記第1のトランジスタと第2のトランジスタのベースあるいはゲートが互いに共通接続され、該第1のトランジスタのベースあるいはゲートとコレクタあるいはドレインは共通接続され、且つ、該第1のトランジスタのエミッタあるいはソースは直接接地され、該第2のトランジスタは前記第1の抵抗を介して接地されるワイドローカレントミラー回路、の何れかによって構成され、ベースあるいはゲートが前記第2のトランジスタのコレクタあるいはドレインに接続され、エミッタあるいはソースが直接接地される第3のトランジスタが、前記第1のトランジスタ及び前記第2のトランジスタを駆動するカレントソースの電流に比例する電流を出力電流とする基準電流回路を構成し、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗とからなる出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、出力電圧を得ることを特徴とする。

【0025】

また、本発明の基準電圧回路は、前記各発明において、前記基準電流回路はカレントミラー回路が追加されてn個の基準電流を出力し、且つ、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗からなる前記出力回路をn個持ち、該n個の出力回路を介して、前記基準電流回路から出力されるn個の基準電流をそれぞれグランドに流すことにより、n個の出力電圧を得ることを特徴とする。

【0026】

また、本発明の基準電圧回路は、ベースあるいはゲートとコレクタあるいはドレインが共通接続された第4のトランジスタと直列接続される第2の抵抗と、前記第4のトランジスタと前記第2の抵抗と並列接続される第3の抵抗からなる前記出力回路がn段カスケードに接続されたn段の出力回路を介して、前記基準電流回路の出力電流をグランドに流すことにより、n個の出力電圧を得ることを特徴とする。

【0027】

すなわち、本発明の基準電圧回路によれば、ベース エミッタ（あるいは、ゲート ソース）間電圧が異なる2つのトランジスタから構成される非線形カレントミラー回路においては、自己バイアス化することでそれぞれのコレクタ（あるいはドレイン）電流は温度に比例あるいはほぼ比例する電流 I_{PTA} となり、一方、ベース - エミッタ（あるいは、ゲート - ソース）間電圧は -1.9mV / （あるいは、 -2.3mV / ）程度の負の温特性を持つ。一般に従来の基準電圧回路では、絶対温度に比例する電圧 V_{PTAT} と絶対温度に反比例

10

20

30

40

50

する電圧 V_{IPTAT} を重み付け加算することによって、温度特性を持たない一定電圧を出力する基準電圧回路を実現している。この一定電圧は $V_{PTAT} + V_{IPTAT}$ 1.2V 前後の電圧値となる。したがって、 V_{PTAT} の値を小さくしていくことで、出力電圧は 1.2V よりも低くなり、それとともに出力電圧は負の温度特性を持つ。極限值としては、 $V_{PTAT} = 0$ の時には $-1.9\text{mV}/$ (あるいは、 $-2.3\text{mV}/$) 程度の負の温特性を持つことになる。

【0028】

例えば、出力電圧を 1V 程度に下げると温度特性は $-1\text{mV}/$ (あるいは、 $-1.2\text{mV}/$) 程度の負の温特性を持つことになる。この出力電圧がダイオード接続されたトランジスタと抵抗が直列接続され、電流が流し込まれて駆動される回路であるならば、このような場合に、電圧出力の出力端子とグランド間に抵抗を接続すると、駆動電流は 2 つに分 10
配されて、直列接続されたトランジスタと並列接続された抵抗に分流する。このときに、温度が低くなるとトランジスタのベース - エミッタ (あるいは、ゲート - ソース) 間電圧が高くなり、直列に接続された抵抗に流れる電流が減少し、その分、並列接続された抵抗に流れる電流が増えることになる。一方、温度が高くなった場合には、この逆の現象となる。このように、抵抗を並列接続することで出力電圧の温度特性を小さくすることができ、駆動電流が I_{PTAT} の場合には、うまく相殺されて温度特性を持たないようにすることができる。このように、電圧出力を 1V 程度と下げ、オペアンプを用いないでカレントミラー回路で実現しているために、電源電圧も電池やバッテリー 1 本で供給することができる。

【0029】

【発明の実施の形態】

以下、本発明における実施の形態を、基準電流回路の実施の形態と基準電圧回路の実施の形態とに分けて説明する。まず、図面を用いて本発明における基準電流回路の実施の形態を説明する。図 1 は、本発明の請求項 1 に記載されたバイポーラ基準電流回路の一実施例を示す回路図である。トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラ永田カレントミラー回路を構成しており、同様に、トランジスタ Q_4 、 Q_5 (、 Q_6)、抵抗 R_4 はバイポーラ永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタ Q_5 、 Q_6 により、トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラ自己バイアス永田基準電流回路となっている。また、トランジスタ Q_4 、 Q_5 (、 Q_6)、抵抗 R_2 からなるバイポーラ永田カレントミラー回路は駆動するトランジスタ Q_3 の電流が増加するとトランジスタ Q_5 、 Q_6 に流れる電流が減少するように回路定数が設定されて 30
いる。これにより、バイポーラ自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。尚、特開平 7-200086 号公報に記載されたバイポーラ自己バイアス永田基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。

【0030】

図 2 に、トランジスタ Q_1 、 Q_2 、抵抗 R_1 からなるバイポーラ永田カレントミラー回路 (図 1) の入出力特性を示す。同図は、横軸に入力電流 I_{C1} 、縦軸に出力電流 I_{C2} がとつてある。バイポーラ永田カレントミラー回路の特徴は、入力電流 (基準電流) I_{C1} に対し出力電流 (ミラー電流) I_{C2} が単調に増加する領域と、ピーク点と、入力電流 (基準電流) I_{C1} に対し出力電流 (ミラー電流) I_{C2} が単調に減少する領域とがある。ピーク点は、 40
入力電流 (基準電流) が $I_{C1} = V_T / R_1$ のときに、出力電流 (ミラー電流) が $I_{C2} = K_1 V_T / e R_1$ となっている。トランジスタの直流電流増幅率は十分に 1 に近いものとして、ベース電流を無視すれば、バイポーラ永田カレントミラー回路においては、(1) 式により

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (20)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (21)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C1} \quad (22)$$

なる関係がある。

【0031】

ここで、(20) 式から (22) 式を解くと、バイポーラ永田カレントミラー回路の入力電流 50

と出力電流の関係は、

$$I_{C2} = K_1 I_{C1} \exp\{-R_1 I_{C1} / (V_T)\} \quad (23)$$

と表され、ピーク点は $R_1 I_{C1} = V_T$ の時に $I_{C2} = K_1 I_{C1} / e$ となっている。但し、 $e = 2.7183$ である。したがって、 $K_1 = e$ の時に $I_{C2} = I_{C1}$ となる。ここで、トランジスタ Q3 はトランジスタ Q4 を駆動しており、トランジスタ Q4 はトランジスタ Q5、Q6、抵抗 R4 とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するバイポーラ永田カレントミラー回路を構成しており、トランジスタ Q1 とトランジスタ Q2 はそれぞれトランジスタ Q6、Q5 で駆動されているから、バイポーラ自己バイアス永田基準電流回路となっており、トランジスタ Q5、Q6 のエミッタ面積比を 1 : K_2 とすると、

$$I_{C1} = K_2 I_{C2} \quad (24)$$

となる。但し、トランジスタ Q4 を単位トランジスタとすると、トランジスタ Q5 のエミッタ面積比は単位トランジスタの K_3 倍であり、トランジスタ Q6 のエミッタ面積比は単位トランジスタの $K_2 K_3$ 倍である。また、バイポーラ永田カレントミラー回路が単純減少領域で動作しているためには、 $K_3 > e (= 2.7183)$ である必要がある。

【0032】

したがって、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C2} / (K_1 I_S)\} = V_T \ln(K_1 I_{C1} / I_{C2}) = V_T \ln(K_1 K_2) = R_1 I_{C1} \quad (25)$$

が成り立つから、

$$I_0 = I_{C1} = (V_T / R_1) \ln(K_1 K_2) \quad (26)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = kT / q$ と表され、3333ppm/ の温度特性となっている。したがって、抵抗 R1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して 1 次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 $I_0 (= I_{C1})$ は温度に比例することになり、PTAT カレントソース回路となることがわかる。

【0033】

また、トランジスタ Q1、Q3 に流れる電流がいずれも等しくなるように、エミッタ面積比 K_1 、 K_2 、 K_3 を設定し、抵抗 R1、R4 の値を設定することで、トランジスタ Q1、Q3 のベース電圧がほぼ等しくなり、トランジスタ Q1、Q2 のコレクタ電圧は固定され等しく設定される。このことにより、トランジスタ Q1、Q2 のアーリー電圧の影響が現れず、トランジスタ Q5、Q6 のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタ Q1、Q3 に流れる電流が等しくない場合にでも、少なくとも、トランジスタ Q1、Q3 のベース電圧によりトランジスタ Q1、Q2 のコレクタ電圧が固定され、変動幅が少ないから、トランジスタ Q1、Q2 のアーリー電圧（チャネル長変調）の影響はほとんど現れない。

【0034】

次に、図3は本発明の請求項1に記載されたCMOS基準電流回路の一実施例を示す回路図である。トランジスタM1、M2、抵抗R1は永田カレントミラー回路を構成しており、同様に、トランジスタM4、M5（、M6）、抵抗R4は永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタM5、M6により、トランジスタM1、M2、抵抗R1は自己バイアス永田基準電流回路となっている。また、トランジスタM4、M5（、M6）、抵抗R2からなるMOS永田カレントミラー回路は駆動するトランジスタM3の電流が増加すると、トランジスタM5、M6に流れる電流が減少するように回路定数が設定されている。これにより、CMOS自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたCMOS自己バイアス永田基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。

【0035】

10

20

30

40

50

図3において、トランジスタM1を単位トランジスタ、トランジスタM2のゲート幅W/ゲート長Lの比(W/L)を単位トランジスタの K_1 倍($K_1 > 1$)とする。図3に示すMOS永田カレントミラー回路においては素子の整合性は良いものとし、チャンネル長変調と基板効果を見出し、MOSトランジスタのドレイン電流とゲートソース間電圧の関係は2乗則に従うものとする、MOSトランジスタM1のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (27)$$

と表される。ここで、 β はトランスコンダクタンス・パラメータであり、 $\beta = \mu(C_{OX}/2)(W/L)$ と表される。ただし、 μ はキャリアの実効モビリティ、 C_{OX} は単位面積当たりのゲート酸化膜容量、W、Lはそれぞれゲート幅、ゲート長である。

【0036】

MOSトランジスタM2のドレイン電流は、

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (28)$$

と表される。また、

$$V_{GS1} = V_{GS2} + R_1 I_{D1} \quad (29)$$

なる関係がある。

ここで、(27)式から(29)式を解くと、MOS永田カレントミラー回路の入力電流と出力電流の関係は、

【数1】

$$I_{D2} = K_1 \beta R_1^2 I_{D1} \left(\sqrt{I_{D1}} - \frac{1}{\sqrt{R_1 \beta}} \right)^2 \quad (30)$$

と表される。

【0037】

図4に、トランジスタM1、M2、抵抗R1からなるMOS永田カレントミラー回路の入出力特性を示す。同図は、横軸に入力電流 I_{D1} 、縦軸に出力電流 I_{D2} がとってある。MOS永田カレントミラー回路の特徴は、バイポーラ永田カレントミラー回路の場合と同様に、入力電流(基準電流) I_{D1} に対し出力電流(ミラー電流) I_{D2} が単調に増加する領域と、ピーク点と、入力電流(基準電流) I_{D1} に対し出力電流(ミラー電流) I_{D2} が単調に減少する領域とがある。ピーク点は、入力電流(基準電流)が $I_{D1} = 1/(4R_1^2)$ の時に出力電流(ミラー電流)が $I_{D2} = K_1/16R_1^2$ となっている。通常は、 $I_{D1} = 1/(4R_1^2)$ の時に $I_{D2} = K_1 I_{D1}/4$ である。したがって、 $K_1 = 4$ の時に $I_{D2} = I_{D1}$ となる。

【0038】

ここで、トランジスタM3はトランジスタM4を駆動しており、トランジスタM4はトランジスタM5、M6、抵抗R4とで、入力電流(基準電流)に対し出力電流(ミラー電流)が単調に減少する領域で動作するMOS永田カレントミラー回路を構成しており、トランジスタM1とトランジスタM2はそれぞれトランジスタM6、M5で駆動されているから、MOS自己バイアス永田基準電流回路となっており、トランジスタM5、M6のエミッタ面積比を1: K_2 とすると、

$$I_{D1} = K_2 I_{D2} \quad (31)$$

となる。但し、トランジスタM4を単位トランジスタとすると、トランジスタM5のゲート幅W/ゲート長Lの比(W/L)は単位トランジスタの K_3 倍であり、トランジスタM6のゲート幅W/ゲート長Lの比(W/L)は単位トランジスタの $K_2 K_3$ 倍である。また、MOS永田カレントミラー回路が単純減少領域で動作しているためには、 $K_3 > 4$ である必要がある。

【0039】

したがって、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D1} \quad (32)$$

10

20

30

40

50

となり、(29)式から(32)式を解くと、

【数2】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (33)$$

が求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数である。一方、MOSトランジスタではモビリティ μ が温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は次式で表される。

【数3】

$$\beta = \beta_0 \left(\frac{T}{T_0}\right)^{-\frac{3}{2}} \quad (34)$$

ただし、 β_0 は常温(300K)での値である。したがって、

【数4】

$$\frac{1}{\beta} = \frac{1}{\beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \quad (35)$$

と求められる。

【0040】

図5は、図3の回路における $1/\beta$ (トランスコンダクタンス・パラメータの逆数)の温度特性の計算値を示している。 $1/\beta$ の温度特性は常温では5000ppm/°Cとなっている。これはバイポーラトランジスタの熱電圧 V_T の温度特性3333ppm/°Cの1.5倍に当たる。すなわち、CMOS基準電流回路の出力電流 I_{REF} は、

【数5】

$$I_{REF} = I_{D1} = \frac{1}{R_1^2 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (36)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、 $1/\beta$ の温度特性はほぼ温度に比例しており、常温では5000ppm/°Cとなっている。これはバイポーラトランジスタの熱電圧 V_T の温度特性3333ppm/°Cの1.5倍に当たる。したがって、抵抗 R_2 の温度特性が5000ppm/°C以下で温度に対して1次特性であれば、ドレイン電流 I_{D1} が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流 I_0 は温度に比例することになり、P-T-Aカレントソース回路となることかわかる。

【0041】

ここで、トランジスタM1、M3に流れる電流がいずれも等しくなるように、トランジスタサイズ比(ゲート幅 W /ゲート長 L の比 (W/L) の比 $(W/L)/(W/L)$) K_1 、 K_2 、 K_3 を設定し、抵抗 R_1 、 R_4 の値を設定することで、トランジスタM1、M3のゲート電圧がほぼ等しくでき、したがって、トランジスタM1、M2のドレイン電圧は固定され等しく設定される。このことにより、トランジスタM1、M2のアーリー電圧(チャネル長変調)の影響が現れず、トランジスタM5、M6のドレイン電圧が変化してアーリー電圧(チャネル長変調)の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタM1、M3に流れる電流が等しくない場合にも、少なくとも、トランジスタM1、M3のゲート電圧によりトランジスタM1、M2のドレイン電圧が固定され、変動幅が少ないから、トランジスタM1、M2のアーリー電圧(チャネル長変調)の影響はほとんど現れない

10

20

30

40

50

【 0 0 4 2 】

図 6 は、本発明の請求項 1 に記載された CMOS 基準電流回路の他の実施例を示す回路図である。トランジスタ M 1、M 2、抵抗 R 1 は MOS 逆ワイドラカレントミラー回路を構成しており、従来技術で説明したのと同様に、負帰還電流ループが構成され、設定された動作点で安定に動作するから、MOS 逆ワイドラカレントミラー回路を自己バイアス化して CMOS 基準電流回路が実現される。図 6 において、トランジスタ M 2 を単位トランジスタ、トランジスタ M 1 のゲート幅 W / ゲート長 L の比 (W / L) を単位トランジスタの K_1 倍 ($K_1 > 1$) とすると、MOS トランジスタ M 1、M 2 のドレイン電流は、

$$I_{D1} = K_1 (V_{GS1} - V_{TH})^2 \quad (37)$$

$$I_{D2} = (V_{GS2} - V_{TH})^2 \quad (38)$$

と表される。また、

$$V_{GS2} = V_{GS1} + R_1 I_{D1} \quad (39)$$

なる関係がある。

【 0 0 4 3 】

ここで、(37)式から(39)式を解くと、

【 数 6 】

$$I_{D2} = \beta I_{D1} \left(\frac{1}{\sqrt{K_1 \beta}} + R_1 \sqrt{I_{D1}} \right)^2 \quad (40)$$

と表される。

図 7 に、MOS 逆ワイドラカレントミラー回路の入出力特性を示す。同図は、横軸に入力電流 I_{D1} 、縦軸に出力電流 I_{D2} がとってあり、 $K_1 = 1$ 及び $K_1 = 4$ をパラメータとした特性を示している。

【 0 0 4 4 】

ここで、トランジスタ M 3 はトランジスタ M 4 を駆動しており、トランジスタ M 4 はトランジスタ M 5、M 6 とでカレントミラー回路を構成しており、トランジスタ M 1 とトランジスタ M 2 はそれぞれトランジスタ M 6、M 5 で駆動されているから、MOS 自己バイアス逆ワイドラカレントミラー回路となっており、トランジスタ M 6、M 5 のゲート幅 W / ゲート長 L の比 (W / L) の比 (W / L) 6 : (W / L) 5 を 1 : K_2 とすると、

$$K_2 I_{D1} = I_{D2} \quad (41)$$

となる。また、

$$V_{GS} = V_{GS2} - V_{GS1} = R_1 I_{D1} \quad (42)$$

ここで、(37)式から(42)式を解くと、

【 数 7 】

$$I_{D1} = \frac{K_2}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}} \right)^2 \quad (43)$$

と求められる。

【 0 0 4 5 】

ここで、 K_1 、 K_2 は温度特性を持たない定数である。一方、MOS トランジスタではモビリティ μ が温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(31)式で表され、CMOS 基準電流回路の出力電流 I_{REF} は、

【 数 8 】

$$I_{REF} = I_{D1} = \frac{K_2}{R_1^2 \beta_0} \left(\frac{T}{T_0} \right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}} \right)^2 \quad (44)$$

10

20

30

40

50

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、 $1 /$ の温度特性はほぼ温度に比例しており、常温では5000ppm/ となっている。

【0046】

したがって、抵抗 R_2 の温度特性が5000ppm/ 以下で温度に対して1次特性であればドレイン電流 I_{D1} が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流 I_0 は温度に比例することになり、PTATカレントソース回路となることがわかる。ここで、 $K_2 = 1$ として、トランジスタ M_2 、 M_3 、 M_4 、 M_5 、 M_6 をそれぞれ単位トランジスタとすることでトランジスタ M_2 、 M_3 のゲート電圧が等しくなるようにすることができ、トランジスタ M_5 、 M_6 のドレイン電圧は固定され等しく設定される。このことにより、トランジスタ M_1 、 M_2 のアーリー電圧（チャンネル長変調）の影響が現れず、トランジスタ M_5 、 M_6 のドレイン電圧が変化してアーリー電圧（チャンネル長変調）の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。 $K_2 = 1$ の場合でも、少なくとも、トランジスタ M_2 、 M_3 のゲート電圧によりトランジスタ M_1 、 M_2 のドレイン電圧が固定され、変動幅が少ないから、トランジスタ M_1 、 M_2 のアーリー電圧（チャンネル長変調）の影響はほとんど現れない。

10

【0047】

次に、図8は本発明の請求項1に記載されたバイポーラ基準電流回路の他の実施例を示す回路図である。トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラワイドローカレントミラー回路を構成しており、同様に、トランジスタ Q_4 、 Q_5 （、 Q_6 ）、抵抗 R_4 はバイポーラ永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタ Q_5 、 Q_6 により、トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラ自己バイアスワイドロー基準電流回路となっている。また、トランジスタ Q_4 、 Q_5 （、 Q_6 ）、抵抗 R_4 からなるバイポーラ永田カレントミラー回路は駆動するトランジスタ Q_3 の電流が増加するとトランジスタ Q_5 、 Q_6 に流れる電流が減少するように回路定数が設定されている。これにより、バイポーラ自己バイアス永田基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたバイポーラ自己バイアスワイドロー基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。

20

【0048】

トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、バイポーラワイドローカレントミラー回路においては、(1)式により、

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (45)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (46)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C2} \quad (47)$$

なる関係がある。

ここで、(45)式から(47)式を解くと、バイポーラワイドローカレントミラー回路の入力電流と出力電流の関係は、

$$I_{C1} = (I_{C2} / K_1) \exp(R_1 I_{C2} / V_T) \quad (48)$$

と表され、バイポーラワイドローカレントミラー回路の入力電流と出力電流の関係はバイポーラ逆ワイドローカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。図9に、トランジスタ Q_1 、 Q_2 、抵抗 R_1 からなるバイポーラワイドローカレントミラー回路の入出力特性を示す。

40

【0049】

ここで、トランジスタ Q_3 はトランジスタ Q_4 を駆動しており、トランジスタ Q_4 はトランジスタ Q_5 、 Q_6 、抵抗 R_4 とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するバイポーラ永田カレントミラー回路を構成しており、トランジスタ Q_1 とトランジスタ Q_2 はそれぞれトランジスタ Q_6 、 Q_5 で駆動されているから、バイポーラ自己バイアスワイドロー基準電流回路となっており、トランジスタ Q_5 、 Q_6 のエミッタ面積比を $1 : K_2$ とすると、

50

$$I_{C1} = K_2 I_{C2} \quad (49)$$

となる。ただし、トランジスタQ4を単位トランジスタとすると、トランジスタQ5のエミッタ面積比は単位トランジスタの K_3 倍であり、トランジスタQ6のエミッタ面積比は単位トランジスタの $K_2 K_3$ 倍である。また、バイポーラ永田カレントミラー回路が単純減少領域で動作しているためには、 $K_3 > e (= 2.7183)$ である必要がある。

【0050】

また、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C2} / (K_1 I_S)\} = V_T \ln(K_1 I_{C1} / I_{C2}) = V_T \ln(K_1 K_2) = R_1 I_{C2} \quad (50)$$

が成り立つから、

$$I_0 = I_{C1} = \{V_T / (R_1 K_2)\} \ln(K_1 K_2) \quad (51)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = kT/q$ と表され、3333ppm/ の温度特性となっている。したがって、抵抗 R_1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して1次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 $I_0 (= I_{C1})$ は温度に比例することになり、PTATカレントソース回路となることがわかる。

【0051】

ここで、トランジスタQ1、Q3に流れる電流がいずれも等しくなるように、エミッタ面積比 K_1 、 K_2 、 K_3 を設定し、抵抗 R_1 、 R_4 の値を設定することで、トランジスタQ1、Q3のベース電圧がほぼ等しくなり、トランジスタQ1、Q2のコレクタ電圧は固定され等しく設定される。このことにより、トランジスタQ1、Q2のアーリー電圧の影響が現れず、トランジスタQ5、Q6のコレクタ電圧が変化してアーリー電圧の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタQ1、Q3に流れる電流が等しくない場合にも、少なくとも、トランジスタQ1、Q3のベース電圧によりトランジスタQ1、Q2のコレクタ電圧が固定され、変動幅が少ないから、トランジスタQ1、Q2のアーリー電圧(チャンネル長変調)の影響はほとんど現れない。

【0052】

次に、図10は本発明の請求項1に記載されたCMOS基準電流回路の他の実施例を示す回路図である。トランジスタM1、M2、抵抗 R_1 はMOSワイドローカレントミラー回路を構成しており、同様に、トランジスタM4、M5(、M6)、抵抗 R_4 はMOS永田カレントミラー回路を構成している。ここでは、カレントソースを構成しているトランジスタM5、M6により、トランジスタM1、M2、抵抗 R_1 はCMOS自己バイアスワイドロー基準電流回路となっている。また、トランジスタM4、M5(、M6)、抵抗 R_4 からなるMOS永田カレントミラー回路は駆動するトランジスタM3の電流が増加するとトランジスタM5、M6に流れる電流が減少するように回路定数が設定されている。これにより、CMOS自己バイアスワイドロー基準電流回路内では負帰還電流ループが構成され、回路が安定動作する。なお、特開平7-200086号公報に記載されたCMOS自己バイアスワイドロー基準電流回路では回路内では正帰還電流ループが構成され、回路が動作しない。尚、図11に、トランジスタM1、M2、抵抗 R_1 からなるMOSワイドローカレントミラー回路の入出力特性を示す。

【0053】

図10において、トランジスタM1を単位トランジスタ、トランジスタM2のゲート幅 W /ゲート長 L の比(W/L)を単位トランジスタの K_1 倍($K_1 > 1$)とする。図10に示すMOSワイドローカレントミラー回路においては素子の整合性は良いものとし、チャンネル長変調と基板効果を見做し、MOSトランジスタのドレイン電流とゲートソース間電圧の関係は2乗則に従うものとする、MOSトランジスタM1、M2のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (52)$$

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (53)$$

10

20

30

40

50

と表される。また、

$$V_{GS1} = V_{GS2} + R_1 I_{D2} \quad (54)$$

なる関係がある。

ここで、(52)式から(54)式を解くと、MOSワイドローカレントミラー回路の入力電流と出力電流の関係は、

【数9】

$$I_{D2} = \frac{1}{R_1} \sqrt{\frac{I_{D1}}{\beta}} + \frac{1}{2K_1 R_1^2 \beta} (1 - \sqrt{1 + 4K_1 R_1 \sqrt{I_{D1}}}) \quad (55)$$

10

と表され、MOSワイドローカレントミラー回路の入力電流と出力電流の関係はMOS逆ワイドローカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。尚、図11に、トランジスタM1、M2、抵抗R1からなるMOSワイドローカレントミラー回路の入出力特性を示す。

【0054】

ここで、トランジスタM3はトランジスタM4を駆動しており、トランジスタM4はトランジスタM5、M6、抵抗R4とで、入力電流（基準電流）に対し出力電流（ミラー電流）が単調に減少する領域で動作するMOS永田カレントミラー回路を構成しており、トランジスタM1とトランジスタM2はそれぞれトランジスタM6、M5で駆動されているから、MOS自己バイアスワイドロー基準電流回路となっており、トランジスタM5、M6

20

のエミッタ面積比を1：K₂とすると、

$$I_{D1} = K_2 I_{D2} \quad (56)$$

となる。また、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D2} \quad (57)$$

となり、(52)式から(57)式を解くと、

【数10】

$$I_{D1} = \frac{K_2}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (58)$$

30

と求められる。

【0055】

ここで、K₁、K₂は温度特性を持たない定数である。一方、MOSトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(31)式で表され、CMOS基準電流回路の出力電流I_{REF}は

【数11】

$$I_{REF} = I_{D1} = \frac{K_2}{R_1^2 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (59)$$

40

と求められる。ここで、K₁、K₂は温度特性を持たない定数であり、上述したように、1/βの温度特性はほぼ温度に比例しており、常温では5000ppm/℃となっており、抵抗R2の温度特性が5000ppm/℃以下で温度に対して1次特性であればドレイン電流I_{D1}が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流I₀は温度に比例することになり、PTATカレントソース回路となることがわかる。ここで、トランジスタM1、M3に流れる電流がいずれも等しくなるように、トランジスタサイズ比（ゲート幅W/ゲート長Lの比（W/L）の比（W/L）/（W/L））、K₁、K₂、K₃を設定し、抵抗R1、R4の値を設定することで、トランジスタM1、M3のゲート電圧がほぼ等しくでき、したがって、トランジスタM1、M2のドレイン電圧は固定され等しく設定される。

50

【 0 0 5 6 】

このことにより、トランジスタM1、M2のアーリー電圧（チャンネル長変調）の影響が現れず、トランジスタM5、M6のドレイン電圧が変化してアーリー電圧（チャンネル長変調）の影響が現れても所望の電流ミラー比は変化しないから、電源電圧変動に対して変化の少ない高精度の電流出力が得られる。また、トランジスタM1、M3に流れる電流が等しくない場合にも、少なくとも、トランジスタM1、M3のゲート電圧によりトランジスタM1、M2のドレイン電圧が固定され、変動幅が少ないから、トランジスタM1、M2のアーリー電圧（チャンネル長変調）の影響はほとんど現れない。

【 0 0 5 7 】

10 以上は正の温度特性を持つ電流を出力する基準電流回路（PTATカレントソース）について説明した。これらの回路では、カレントミラー回路を構成する2つの出力トランジスタのコレクタ（ドレイン）電圧が等しいか、ほぼ等しくなるように回路を構成している。少なくとも、カレントミラー回路を構成する2つの出力トランジスタのコレクタ（ドレイン）電圧の温度特性は負の特性を持つ。このドレイン電圧の温度特性を利用して負の温度特性を持つ電流 I_{IPTAT} を得、PTATカレントソースから得られる正の温度特性を持つ電流 I_{PTAT} とを重み付け加算することで任意の温度特性を持つ電流を出力する基準電流回路が実現できることを示す。

【 0 0 5 8 】

20 図12は、本発明の請求項2に記載されたバイポーラ基準電流回路の一実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図12において、トランジスタQ1、Q2、抵抗R1はバイポーラ逆ワイドローカレントミラー回路を構成しており、トランジスタQ4、Q5（、Q6）、抵抗R4はバイポーラ逆ワイドローカレントミラー回路を構成している。ここで、抵抗R2とR3に流れる電流比がトランジスタQ6、Q5からなるカレントミラー回路の電流比と等しいならば、トランジスタQ1、Q2（、Q3）、Q5、Q6、抵抗R1はバイポーラ自己バイアス逆ワイドロー基準電流回路を構成する。このためには、抵抗R2の端子電圧 $V_1 (= V_{BE2})$ と抵抗R3の端子電圧 $V_2 (= V_{BE3})$ が等しくなるように設定し、抵抗R2の抵抗値と抵抗R3の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。

【 0 0 5 9 】

30 トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、(1)式により、

$$V_{BE1} = V_T \ln \{ I_{C1} / (K_1 I_S) \} \quad (60)$$

$$V_{BE2} = V_T \ln (I_{C2} / I_S) \quad (61)$$

$$V_{BE2} = V_{BE1} + R_1 I_{C1} \quad (62)$$

なる関係がある。

次に、トランジスタQ1と抵抗R2、トランジスタQ2と抵抗R3をミラー比が1:1のカレントミラーで駆動すると、

$$I_{C1} + V_1 / R_2 = I_{C2} + V_2 / R_3 \quad (63)$$

40 となる。ここで、トランジスタQ4、Q5（、Q6）、抵抗R4はバイポーラ逆ワイドローカレントミラー回路を構成しており、トランジスタQ5、Q6は単位トランジスタであり、トランジスタQ4のエミッタ面積比は単位トランジスタの K_3 倍であり、抵抗R4を設定することで、 $I_{C3} = I_{C4} = I_{C2}$ となるようにすれば、 $V_1 = V_2$ （ $V_{BE2} = V_{BE3}$ ）となり、 $R_3 = R_2$ ならば、

$$I_{C1} = I_{C2} \quad (64)$$

が成り立つ。したがって、

$$V_{BE} = V_{BE2} - V_{BE1} = V_T \ln (I_{C1} / I_S) - V_T \ln \{ I_{C2} / (K_1 I_S) \} = V_T \ln \{ I_{C1} / (I_{C2} / K_1) \} = V_T \ln (K_1 K_2) = R_1 I_{C1} \quad (65)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、 $V_T = kT/q$ と表され、熱電圧 V_T は3333ppm/ の温度特性となっている。したがって、 V_{BE} は温度に比例する。

10

20

30

40

50

【0060】

バイポーラ基準電流回路の出力電流 I_{REF} は

$$I_{REF} = I_{C2} + V_2 / R_3 = V_{BE} / R_1 + V_{BE3} / R_3 = (V_T / R_1) \ln(K_1 K_2) + V_{BE2} / R_3 \quad (66)$$

と求められる。すなわち、バイポーラ基準電流回路の出力電流 I_{REF} は負の温度特性を持つベース・エミッタ電圧 V_{BE} と正の温度特性を持つ V_{BE} の重み付け加算式で表される。したがって、重み付けを変えることで2つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は

$$V_{REF} = R_5 I_{REF} = (R_5 / R_1) V_T \ln(K_1 K_2) + (R_5 / R_3) V_{BE2} = (R_5 / R_3) \{ V_{BE2} + (R_3 / R_1) V_T \ln(K_1 K_2) \} \quad (67)$$

となる。

【0061】

ここで、熱電圧 V_T は3333ppm/ の正の温度特性を持ち、トランジスタ Q_2 、 Q_3 のベース・エミッタ電圧 V_{BE2} 、 V_{BE3} はおよそ $-1.9mV/$ の負の温度特性を持ち、かつ抵抗比 (R_5 / R_1) 、 (R_5 / R_3) は温度特性が相殺されて零であり、 $\ln(K_1 K_2)$ も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧 V_{REF} は、熱電圧 V_T の持つ3333ppm/ の正の温度特性とトランジスタ Q_2 のベース・エミッタ電圧 V_{BE2} の持つ負の温度特性、およそ $-1.9mV/$ 、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる V_{REF} の温度特性を零とするためには、常温でのトランジスタ Q_2 のベース・エミッタ電圧 V_B 出力電圧 E_2 ($= V_{BE3}$) を $630mV$ とすると、熱電圧 V_T は常温で $25.6mV$ であるから、 $(R_3 / R_1) \ln(K_1 K_2) = 22.3$ と求められる。したがって、 $\{ V_{BE2} + (R_3 / R_1) V_T \ln(K_1 K_2) \} = 1.2V$ となる。こうして得られる温度特性が零の出力電圧 V_{REF} は抵抗 R_5 と抵抗 R_3 の比 (R_5 / R_3) を任意に設定することで任意の電圧値に設定できる。

【0062】

$(R_5 / R_3) < 1$ に設定する場合では、例えば、 $0.7V$ に設定する場合を考えると、 $0.9V$ 程度から動作可能となる。あるいは、電源電圧に余裕があれば、 $(R_5 / R_3) > 1$ に設定すれば、 $V_{REF} > 1.2V$ での温度特性が零である基準電圧が得られる。具体的には、 $(R_5 / R_3) = 1.25$ に設定すれば $V_{REF} = 1.5V$ 、 $(R_5 / R_3) = 5/3$ に設定すれば $V_{REF} = 2.0V$ が得られる。以上の説明により、抵抗 R_5 を $R_5 > R_3$ に設定し、抵抗 R_5 に任意に $(n - 1)$ 個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値の n 個の基準電圧が得られる。

【0063】

次に、図13は本発明の請求項2に記載されたCMOS基準電流回路の一実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタ M_1 、 M_2 、抵抗 R_1 はMOS逆ワイドラーカレントミラー回路を構成しており、トランジスタ M_4 、 M_5 (M_6)、抵抗 R_4 はMOS逆ワイドラーカレントミラー回路を構成している。ここで、抵抗 R_2 と R_3 に流れる電流比がトランジスタ M_6 、 M_5 からなるカレントミラー回路の電流比と等しいならば、トランジスタ M_1 、 M_2 (M_3)、 M_5 、 M_6 、抵抗 R_1 はバイポーラ自己バイアス逆ワイドラー基準電流回路を構成する。このためには、抵抗 R_2 の端子電圧 V_1 ($= V_{GS2}$) と抵抗 R_3 の端子電圧 V_2 ($= V_{GS3}$) が等しくなるように設定し、抵抗 R_2 の抵抗値と抵抗 R_3 の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。図13において、トランジスタ M_2 を単位トランジスタ、トランジスタ M_1 のゲート幅 W / ゲート長 L の比 (W / L) を単位トランジスタの K_1 倍 ($K_1 > 1$) とする。

【0064】

素子の整合性は良いものとする、MOSトランジスタ M_1 、 M_2 のドレイン電流は、

$$I_{D1} = K_1 (V_{GS1} - V_{TH})^2 \quad (68)$$

$$I_{D2} = (V_{GS2} - V_{TH})^2 \quad (69)$$

10

20

30

40

50

と表される。また、

$$V_{GS} = V_{GS2} - V_{GS1} = R_1 I_{D1} \quad (70)$$

なる関係がある。

次に、トランジスタM1と抵抗R2、トランジスタM2と抵抗R3をミラー比が1:1のカレントミラーで駆動すると、

$$I_{D1} + V_1 / R_2 = I_{D2} + V_2 / R_3 \quad (71)$$

となる。ここで、トランジスタM4、M5(、M6)、抵抗R4はMOS逆ワイドローカレントミラー回路を構成しており、トランジスタM5、M6は単位トランジスタであり、トランジスタM4のゲート幅W/ゲート長Lの比(W/L)は単位トランジスタのK₃倍であり、抵抗R4を設定することで、I_{D3} = I_{D4} = I_{D2}となるようにすれば、V₁ = V₂ (V_{GS2} = V_{GS3})となり、R₃ = R₂ならば、

$$I_{D1} = I_{D2} \quad (72)$$

が成り立つ。

【0065】

したがって、(68)式から(72)式を解くと、

【数12】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (73)$$

20

と求められる。ここで、K₁は温度特性を持たない定数である。一方、MOSトランジスタではモビリティμが温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(21)式で表され、図5に示したように、1/の温度特性はほぼ温度に比例している。1/の温度特性は常温では5000ppm/となっており。したがって、抵抗R1の温度特性が5000ppm/以下であれば、ドレイン電流I_{D1}が正の温度特性を持つことがわかる。

【0066】

すなわち、MOS基準電圧回路の出力電流I_{REF}は

$$I_{REF} = I_{D2} + V_2 / R_3 = I_{D1} + V_{GS2} / R_3 \quad (74)$$

と求められる。

30

一方、(69)式より、

【数13】

$$V_{GS2} = \sqrt{\frac{I_{D2}}{\beta}} + V_{TH} \quad (75)$$

また、(74)式は

【数14】

$$\begin{aligned} I_{REF} &= \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 + \frac{1}{R_1 R_3 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{V_{TH}}{R_3} \\ &= \frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{1}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} + \frac{V_{TH}}{R_3} \end{aligned} \quad (76)$$

40

と書き換えられる。ここで、スレッシュヨルド電圧V_{TH}の温度特性は、

$$V_{TH} = V_{TH0} - (T - T_0) \quad (77)$$

と表され、は低スレッシュヨルド電圧のCMOSプロセスにおいてはおよそ2.3mV/である。したがって、MOS基準電圧回路の出力電流I_{REF}は負の温度特性を持つスレッシュヨルド電圧V_{TH}の項と正の温度特性を持つ1/の項の重み付け加算式で表される。したがって、重み付けを変えることで基準電流の温度特性を任意に設定できる。例えば、MO

50

S 基準電流回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は、
 $V_{REF} = R_5 I_{REF}$

【数 1 5】

$$\begin{aligned} &= \frac{R_5}{R_1 \beta_0} \left(\frac{T}{T_0} \right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}} \right) \left\{ \frac{1}{R_1} \left(1 - \frac{1}{\sqrt{K_1}} \right) + \frac{1}{R_3} \right\} + \frac{R_5}{R_3} V_{TH0} - \frac{R_5}{R_3} \alpha (T - T_0) \\ &= \frac{R_5}{R_3} \left[\frac{R_3}{R_1 \beta_0} \left(\frac{T}{T_0} \right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}} \right) \left\{ \frac{1}{R_1} \left(1 - \frac{1}{\sqrt{K_1}} \right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha (T - T_0) \right] \quad (78) \end{aligned}$$

と表される。

【0067】

(78) 式の右辺は、負の温度特性を持つスレッシュホールド電圧 V_{TH} と正の温度特性を持つトランスコンダクタンス・パラメータ (モビリティ) の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変えることで、MOS 基準電圧回路の出力電圧 V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L) / (W/L)$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。ここで、トランスコンダクタンス・パラメータの逆数 $1/$ の温度特性はほぼ温度に比例し常温では 5000ppm/ となっており、トランジスタ M2 のスレッシュホールド電圧 V_{TH} はおよそ $-2.3\text{mV}/$ の負の温度特性を持ち、かつ抵抗比 (R_5/R_1) 、 (R_5/R_3) は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS 基準電圧回路の出力電圧 V_{REF} は 5000ppm/ の正の温度特性とトランジスタ M2 のスレッシュホールド電圧 V_{TH} の負の温度特性、およそ $-2.3\text{mV}/$ 、で決定される。例えば、 $V_{TH0} = 0.7\text{V}$ とすれば、

【数 1 6】

$$\frac{R_3}{R_1 \beta_0} \left(1 - \frac{1}{\sqrt{K_1}} \right) \left\{ \frac{1}{R_1} \left(1 - \frac{1}{\sqrt{K_1}} \right) + \frac{1}{R_3} \right\} = 0.46\text{V} \quad (79)$$

と求められ、

$$V_{REF} = (R_5/R_3) (0.46 + 0.7) = 1.16 (R_5/R_3) \text{V} \quad (80)$$

となり、電圧 1.16V は温度特性を持たない。したがって、 (R_5/R_3) は温度特性が相殺されて零であるから、出力される基準電圧 V_{REF} は温度特性を持たない。

【0068】

ここで、抵抗 R_5 と抵抗 R_3 の比 (R_5/R_3) は任意に設定できる。例えば、 $(R_5/R_3) < 1$ に設定すれば、低電圧で動作可能となる。具体的には、 $R_5/R_3 = 0.69$ に設定すれば $V_{REF} = 0.8\text{V}$ となり、電源電圧 1.0V 程度から動作可能となる。また、 $(R_5/R_3) > 1$ に設定することもできる。例えば、 $R_5/R_3 = 1.72$ に設定すれば $V_{REF} = 2.0\text{V}$ となり、電源電圧 2.2V 程度から動作可能となる。さらに、抵抗 R_5 に 3 つのタップを設けて抵抗値を 4 等分すれば、いずれも温度特性を持たない 4 つの基準電圧、 $V_{REF1} = 0.5\text{V}$ 、 $V_{REF2} = 1.0\text{V}$ 、 $V_{REF3} = 1.5\text{V}$ 、 $V_{REF4} = 2.0\text{V}$ が得られる。

【0069】

さらに、図 14 は本発明の請求項 2 に記載されたバイポーラ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図 14 において、トランジスタ Q1、Q2、抵抗 R1 はバイポーラ永田ワイドローカレントミラー回路を構成しており、トランジスタ Q4、Q5 (、Q6)、抵抗 R4 からなるバイポーラ永田カレントミラー回路は駆動するトランジスタ Q3 の電流が増加するとトランジスタ Q5、Q6 に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗 R2 と R3 に流れる電流比がトランジスタ Q6、Q5 からなるカレントミラー回路の電流比と等しいならば、トランジスタ Q1、Q2 (、Q3)、Q5、Q6、抵抗 R1 はバイポーラ自己バイアス永田基準電流回路を

10

20

30

40

50

構成する。このためには、抵抗 R_2 の端子電圧 $V_1 (= V_{BE2})$ と抵抗 R_3 の端子電圧 $V_2 (= V_{BE3})$ が等しくなるように K_1 、 K_2 、 K_3 、抵抗 R_1 、 R_4 を設定し、抵抗 R_2 の抵抗値と抵抗 R_3 の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。

【0070】

トランジスタの直流電流増幅率は十分に 1 に近いものとして、ベース電流を無視すれば、(1)式により、

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (81)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (82)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C1} \quad (83)$$

なる関係がある。

10

【0071】

次に、トランジスタ Q_1 と抵抗 R_2 、トランジスタ Q_2 と抵抗 R_3 をミラー比が $K_2 : 1$ のカレントミラーで駆動すると、

$$I_{C1} + V_1 / R_2 = K_2 (I_{C2} + V_2 / R_3) \quad (84)$$

となる。ここで、トランジスタ Q_4 、 Q_5 (、 Q_6)、抵抗 R_4 はバイポーラ永田カレントミラー回路を構成しており、トランジスタ Q_5 、 Q_6 は単位トランジスタであり、トランジスタ Q_4 のエミッタ面積比は単位トランジスタの K_3 倍であり、抵抗 R_4 を設定することで、 $I_{C1} = I_{C3}$ となるようにすれば、 $V_1 = V_2$ ($V_{BE2} = V_{BE3}$) となり、 $R_3 / R_2 = K_2$ ならば、

$$I_{C1} = K_2 I_{C2} \quad (85)$$

20

が成り立つ。したがって、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C2} / (K_1 I_S)\} = V_T \ln\{I_{C1} / (I_{C2} / K_1)\} = V_T \ln(K_1 K_2) = R_1 I_{C1} \quad (86)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、 $V_T = kT / q$ と表され、熱電圧 V_T は 3333ppm/ の温度特性となっている。したがって、 V_{BE} は温度に比例する。

【0072】

バイポーラ基準電圧回路の出力電流 I_{REF} は

$$I_{REF} = I_{C2} + V_2 / R_3 = V_{BE} / (K_2 R_1) + V_{BE3} / R_3 = \{V_T / (K_2 R_1)\} \ln(K_1 K_2) + V_{BE1} / R_3 \quad (87)$$

30

と求められる。すなわち、バイポーラ基準電流回路の出力電流 I_{REF} は負の温度特性を持つベース・エミッタ電圧 V_{BE} と正の温度特性を持つ V_{BE} の重み付け加算式で表される。したがって、重み付けを変えることで 2 つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は、

$$V_{REF} = R_5 I_{REF} = \{R_5 / (K_2 R_1)\} V_T \ln(K_1 K_2) + (R_5 / R_3) V_{BE1} = (R_5 / R_3) [\{R_3 / (K_2 R_1)\} V_T \ln(K_1 K_2) + V_{BE1}] \quad (88)$$

となる。

【0073】

40

ここで、熱電圧 V_T は 3333ppm/ の正の温度特性を持ち、トランジスタ Q_2 、 Q_3 のベース・エミッタ電圧 V_{BE2} 、 V_{BE3} はおよそ -1.9mV / の負の温度特性を持ち、かつ抵抗比 (R_5 / R_1) 、 (R_5 / R_3) は温度特性が相殺されて零であり、 K_2 、 $\ln(K_1 K_2)$ も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧 V_{REF} は、熱電圧 V_T の持つ 3333ppm/ の正の温度特性とトランジスタ Q_1 のベース・エミッタ電圧 V_{BE1} の持つ負の温度特性、およそ -1.9mV / 、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧 V_{REF} の温度特性を零とするためには、常温でのトランジスタ Q_1 のベース・エミッタ電圧 V_{BE1} 、 $(= V_{BE3})$ を 630mV とすると、熱電圧 V_T は常温で 25.6mV であるから、 $(R_3 / K_2 R_1) \ln(K_1 K_2) = 22.3$ と求められる。したがって、 $\{R_3 / (K_2 R_1)\} V$

50

$T \ln(K_1 K_2) + V_{BE1} = 1.2V$ となる。

【0074】

こうして得られる温度特性が零の出力電圧 V_{REF} は抵抗 R_5 と抵抗 R_3 の比(R_5/R_3)を任意に設定することで任意の電圧値に設定できる。 $(R_5/R_3) < 1$ に設定する場合には、例えば、 $0.7V$ に設定する場合を考えると、 $0.9V$ 程度から動作可能となる。あるいは、電源電圧に余裕があれば、 $(R_5/R_3) > 1$ に設定すれば、 $V_{REF} > 1.2V$ での温度特性が零である基準電圧が得られる。具体的には、 $(R_5/R_3) = 1.25$ に設定すれば $V_{REF} = 1.5V$ 、 $(R_5/R_3) = 5/3$ に設定すれば $V_{REF} = 2.0V$ が得られる。以上の説明により、抵抗 R_5 を $R_5 > R_3$ に設定し、抵抗 R_5 に任意に $(n-1)$ 個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値の n 個の基準電圧が得られる。

10

【0075】

さらに、図15は本発明の請求項2に記載されたCMOS基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタ M_1 、 M_2 、抵抗 R_1 はMOS永田カレントミラー回路を構成しており、トランジスタ M_4 、 M_5 (、 M_6)、抵抗 R_4 からなるMOS永田カレントミラー回路は駆動するトランジスタ M_3 の電流が増加するとトランジスタ M_5 、 M_6 に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗 R_2 と R_3 に流れる電流比がトランジスタ M_6 、 M_5 からなるカレントミラー回路の電流比と等しいならば、トランジスタ M_1 、 M_2 (、 M_3)、 M_5 、 M_6 、抵抗 R_1 はMOS自己バイアス永田基準電流回路を構成する。このためには、抵抗 R_2 の端子電

20

【0076】

素子の整合性は良いものとする、MOSトランジスタ M_1 、 M_2 のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (89)$$

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (90)$$

と表される。また、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D1} \quad (91)$$

なる関係がある。

次に、トランジスタ M_1 と抵抗 R_2 、トランジスタ M_2 と抵抗 R_3 をミラー比が $K_2:1$ のカレントミラーで駆動すると、

$$I_{D1} + V_1/R_2 = K_2 (I_{D2} + V_2/R_3) \quad (92)$$

となる。ここで、トランジスタ M_4 、 M_5 (、 M_6)、抵抗 R_4 はMOS永田カレントミラー回路を構成しており、トランジスタ M_5 、 M_6 は単位トランジスタであり、トランジスタ M_4 のゲート幅 W /ゲート長 L の比(W/L)は単位トランジスタの K_3 倍であり、抵抗 R_4 を設定することで、 $I_{D1} = I_{D3}$ となるようにすれば、 $V_1 = V_2$ ($V_{GS1} = V_{GS3}$)となり、 $R_3/R_2 = K_2$ ならば、

$$I_{D1} = K_2 I_{D2} \quad (93)$$

が成り立つ。したがって、(89)式から(92)式を解くと、

【数17】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (94)$$

と求められる。

【0077】

ここで、 K_1 、 K_2 は温度特性を持たない定数である。一方、MOSトランジスタではモ

50

モビリティが温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(34)式で表され、図5に示したように、 $1/\beta$ の温度特性はほぼ温度に比例している。 $1/\beta$ の温度特性は常温では5000ppm/°Cとなっている。したがって、抵抗 R_1 の温度特性が5000ppm/°C以下であれば、ドレイン電流 I_{D1} が正の温度特性を持つことがわかる。すなわち、MOS基準電圧回路の出力電流 I_{REF} は

$$I_{REF} = I_{D2} + V_2 / R_3 = I_{D1} / K_3 + V_{GS1} / R_3 \quad (95)$$

と求められる。

【0078】

一方、(89)式より、

【数18】

$$V_{GS1} = \sqrt{\frac{I_{D1}}{\beta}} + V_{TH} \quad (96)$$

また、(95)式は、

【数19】

$$\begin{aligned} I_{REF} &= \frac{1}{R_1^2 K_2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 + \frac{1}{R_1 R_3 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{V_{TH}}{R_3} \\ &= \frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{1}{R_1 K_2} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + \frac{V_{TH}}{R_3} \end{aligned} \quad (97)$$

と書き換えられる。ここで、スレッシュヨルド電圧 V_{TH} の温度特性は(77)式で示され、は低スレッシュヨルド電圧のCMOSプロセスにおいてはおよそ2.3mV/°Cである。したがって、MOS基準電圧回路の出力電流 I_{REF} は負の温度特性を持つスレッシュヨルド電圧 V_{TH} の項と正の温度特性を持つ $1/\beta$ の項の重み付け加算式で表される。したがって、重み付けを変えることで基準電流の温度特性を任意に設定できる。例えば、MOS基準電圧回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は

$$V_{REF} = R_5 I_{REF}$$

【数20】

$$\begin{aligned} &= \frac{R_5}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{1}{R_1 K_2} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + \frac{R_5}{R_3} V_{TH0} - \frac{R_5}{R_3} \alpha (T - T_0) \\ &= \frac{R_5}{R_3} \left[\frac{R_3}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{1}{R_1 K_2} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha (T - T_0) \right] \end{aligned} \quad (98)$$

と表される。

【0079】

ここで、(98)式の右辺は、負の温度特性を持つスレッシュヨルド電圧 V_{TH} と正の温度特性を持つトランスコンダクタンス・パラメータ(モビリティ)の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変えることで、MOS基準電圧回路の出力電圧 V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L)_1 / (W/L)_2$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。また、トランスコンダクタンス・パラメータの逆数 $1/\beta$ の温度特性はほぼ温度に比例し、常温では5000ppm/°Cとなっており、トランジスタM2のスレッシュヨルド電圧 V_{TH} はおよそ-2.3mV/°Cの負の温度特性を持ち、かつ抵抗比 (R_5/R_1) 、 (R_5/R_3) は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS基準電圧回路の出力電圧 V_{REF} は5000ppm/°Cの正の温度特性とトランジスタM2のスレッシュヨルド電圧 V_{TH} の負の温度特性、およそ-2.3mV/°C、で決定される。例えば、 $V_{TH0} = 0.7$ Vとすれば、

10

20

30

40

50

【数 2 1】

$$\frac{R_3}{R_1\beta_0} \left(1 - \frac{1}{\sqrt{K_1K_2}}\right) \left\{ \frac{1}{R_1K_2} \left(1 - \frac{1}{\sqrt{K_1K_2}}\right) + \frac{1}{R_3} \right\} = 0.46V \quad (99)$$

と求められ、

$$V_{REF} = (R_5 / R_3) (0.46 + 0.7) = 1.16 (R_5 / R_3) V \quad (100)$$

となり、電圧1.16Vは温度特性を持たない。

【0080】

したがって、 (R_5 / R_3) は温度特性が相殺されて零であるから、出力される基準電圧 V_{REF} は温度特性を持たない。ここで、抵抗 R_5 と抵抗 R_3 の比 (R_5 / R_3) は任意に設定できる。例えば、 $(R_5 / R_3) < 1$ に設定すれば、低電圧で動作可能となる。具体的には、 $R_5 / R_3 = 0.69$ に設定すれば $V_{REF} = 0.8V$ となり、電源電圧1.0V程度から動作可能となる。また、 $(R_5 / R_3) > 1$ に設定することもできる。例えば、 $R_5 / R_3 = 1.72$ に設定すれば $V_{REF} = 2.0V$ となり、電源電圧2.2V程度から動作可能となる。さらに、抵抗 R_5 に3つのタップを設けて抵抗値を4等分すれば、いずれも温度特性を持たない4つの基準電圧、 $V_{REF1} = 0.5V$ 、 $V_{REF2} = 1.0V$ 、 $V_{REF3} = 1.5V$ 、 $V_{REF4} = 2.0V$ が得られる。

【0081】

さらに、図16は本発明の請求項2に記載されたバイポーラ基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。図16において、トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラワイドローカレントミラー回路を構成しており、トランジスタ Q_4 、 Q_5 (、 Q_6)、抵抗 R_4 からなるバイポーラ永田カレントミラー回路は駆動するトランジスタ Q_3 の電流が増加するとトランジスタ Q_5 、 Q_6 に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗 R_2 と R_3 に流れる電流比がトランジスタ Q_6 、 Q_5 からなるカレントミラー回路の電流比と等しいならば、トランジスタ Q_1 、 Q_2 (、 Q_3)、 Q_5 、 Q_6 、抵抗 R_1 はバイポーラ自己バイアス永田基準電流回路を構成する。このためには、抵抗 R_2 の端子電圧 $V_1 (= V_{BE1})$ と抵抗 R_3 の端子電圧 $V_2 (= V_{BE3})$ が等しくなるように K_1 、 K_2 、 K_3 、抵抗 R_1 、 R_4 を設定し、抵抗 R_2 の抵抗値と抵抗 R_3 の抵抗値の比をカレントミラー回路の電流比の逆数に設定すれば良い。

【0082】

トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、(1)式により、

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (101)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (102)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C2} \quad (103)$$

なる関係がある。

【0083】

次に、トランジスタ Q_1 と抵抗 R_2 、トランジスタ Q_2 と抵抗 R_3 をミラー比が $K_2 : 1$ のカレントミラーで駆動すると、

$$I_{C1} + V_1 / R_2 = K_2 (I_{C2} + V_2 / R_3) \quad (104)$$

となる。ここで、トランジスタ Q_4 、 Q_5 (、 Q_6)、抵抗 R_4 はバイポーラ永田カレントミラー回路を構成しており、トランジスタ Q_5 、 Q_6 は単位トランジスタであり、トランジスタ Q_4 のエミッタ面積比は単位トランジスタの K_3 倍であり、抵抗 R_4 を設定することで、 $I_{C1} = I_{C3}$ となるようにすれば、 $V_1 = V_2$ ($V_{BE2} = V_{BE3}$) となり、 $R_3 / R_2 = K_2$ ならば、

$$I_{C1} = K_2 I_{C2} \quad (105)$$

が成り立つ。したがって、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C2} / (K_1 I_S)\} = V_T \ln\{I_{C1} \quad (106)$$

10

20

30

40

50

$$\{ (I_{C2} / K_1) \} = V_T \ln(K_1 K_2) = R_1 I_{C2} \quad (106)$$

と求められる。ここで、 K_1 、 K_2 は温度特性を持たない定数であり、上述したように、 $V_T = kT/q$ と表され、熱電圧 V_T は 3333ppm/ の温度特性となっている。

したがって、 V_{BE} は温度に比例する。

【0084】

バイポーラ基準電圧回路の出力電流 I_{REF} は、

$$I_{REF} = I_{C2} + V_2 / R_3 = V_{BE} / R_1 + V_{BE3} / R_3 = (V_T / R_1) \ln(K_1 K_2) + V_{BE1} / R_3 \quad (107)$$

と求められる。すなわち、バイポーラ基準電流回路の出力電流 I_{REF} は負の温度特性を持つベース・エミッタ電圧 V_{BE} と正の温度特性を持つ V_{BE} の重み付け加算式で表される。

したがって、重み付けを変えることで2つの基準電圧の温度特性を上述したように、任意に設定できる。具体的には、エミッタ面積比、あるいは、カレントミラー比と各抵抗比を設定すれば良い。例えば、バイポーラ基準電流回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は

$$V_{REF} = R_5 I_{REF} = (R_5 / R_1) V_T \ln(K_1 K_2) + (R_5 / R_3) V_{BE1} = (R_5 / R_3) \{ (R_3 / R_1) V_T \ln(K_1 K_2) + V_{BE1} \} \quad (108)$$

となる。

【0085】

ここで、熱電圧 V_T は 3333ppm/ の正の温度特性を持ち、トランジスタ Q_2 、 Q_3 のベース・エミッタ電圧 V_{BE2} 、 V_{BE3} はおよそ $-1.9mV/$ の負の温度特性を持ち、かつ抵抗比 (R_5 / R_1) 、 (R_5 / R_3) は温度特性が相殺されて零であり、 $\ln(K_1 K_2)$ も温度特性を持たないから、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧 V_{REF} は熱電圧 V_T は 3333ppm/ の正の温度特性とトランジスタ Q_1 のベース・エミッタ電圧 V_{BE1} の負の温度特性、およそ $-1.9mV/$ 、で決定される。例えば、バイポーラ基準電流回路の出力電流を抵抗で電圧変換して得られる出力電圧 V_{REF} の温度特性を零とするためには、常温でのトランジスタ Q_1 のベース・エミッタ電圧 V_{BE1} 、 $(= V_{BE3})$ を $630mV$ とすると、熱電圧 V_T は常温で $25.6mV$ であるから、 $(R_3 / R_1) \ln(K_1 K_2) = 22.3$ と求められる。

【0086】

したがって、 $\{ (R_3 / R_1) V_T \ln(K_1 K_2) + V_{BE1} \} = 1.2V$ となる。こうして得られる温度特性が零の出力電圧 V_{REF} は、抵抗 R_5 と抵抗 R_3 の比 (R_5 / R_3) を任意に設定することで任意の電圧値に設定できる。 $(R_5 / R_3) < 1$ に設定する場合は、例えば、 $0.7V$ に設定する場合を考えると、 $0.9V$ 程度から動作可能となる。あるいは、電源電圧に余裕があれば、 $(R_5 / R_3) > 1$ に設定すれば、 $V_{REF} > 1.2V$ での温度特性が零である基準電圧が得られる。具体的には、 $(R_5 / R_3) = 1.25$ に設定すれば $V_{REF} = 1.5V$ 、 $(R_5 / R_3) = 5/3$ に設定すれば $V_{REF} = 2.0V$ が得られる。以上の説明により、抵抗 R_5 を $R_5 > R_3$ に設定し、抵抗 R_5 に任意に $(n - 1)$ 個のタップを設けて出力端子とすれば、温度特性を持たない任意の異なる電圧値の n 個の基準電圧が得られる。

【0087】

さらに、図 17 は本発明の請求項 2 に記載された CMOS 基準電流回路の他の実施例を示す回路図であり、任意の温度特性を持つ電流を出力する。トランジスタ M_1 、 M_2 、抵抗 R_1 は MOS ワイドラカレントミラー回路を構成しており、トランジスタ M_4 、 M_5 (M_6)、抵抗 R_4 からなる MOS 永田カレントミラー回路は駆動するトランジスタ M_3 の電流が増加すると、トランジスタ M_5 、 M_6 に流れる電流が減少するように回路定数が設定されている。これにより、回路内では負帰還電流ループが構成され、回路が安定動作する。ここで、抵抗 R_2 と R_3 に流れる電流比がトランジスタ M_6 、 M_5 からなるカレントミラー回路の電流比と等しいならば、トランジスタ M_1 、 M_2 (M_3)、 M_5 、 M_6 、抵抗 R_1 は MOS 自己バイアス永田基準電流回路を構成する。このためには、抵抗 R_2 の端子電圧 $V_1 (= V_{GS1})$ と抵抗 R_3 の端子電圧 $V_2 (= V_{GS3})$ が等しくなるように K_1 、 K_2 、 K_3 、抵抗 R_1 、 R_2 を設定し、抵抗 R_2 の抵抗値と抵抗 R_3 の抵抗値の比をカレ

10

20

30

40

50

ントミラー回路の電流比の逆数に設定すれば良い。尚、図17において、トランジスタM2を単位トランジスタ、トランジスタM1のゲート幅W/ゲート長Lの比(W/L)を単位トランジスタの K_1 倍($K_1 > 1$)とする。

【0088】

素子の整合性は良いものとする、MOSトランジスタM1、M2のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (109)$$

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (110)$$

と表される。また、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D2} \quad (111)$$

なる関係がある。

10

【0089】

次に、トランジスタM1と抵抗R2、トランジスタM2と抵抗R3をミラー比が $K_2 : 1$ のカレントミラーで駆動すると、

$$I_{D1} + V_1 / R_2 = K_2 (I_{D2} + V_2 / R_3) \quad (112)$$

となる。ここで、トランジスタM4、M5(、M6)、抵抗R4はMOS永田カレントミラー回路を構成しており、トランジスタM4は単位トランジスタであり、トランジスタM5のゲート幅W/ゲート長Lの比(W/L)は単位トランジスタの K_3 倍であり、抵抗R4を設定することで、 $I_{D1} = I_{D3}$ となるようにすれば、 $V_1 = V_2$ ($V_{GS1} = V_{GS3}$)となり、 $R_3 / R_2 = K_2$ ならば、

$$I_{D1} = K_2 I_{D2} \quad (113)$$

20

が成り立つ。したがって、(109)式から(112)式を解くと、

【数22】

$$I_{D2} = \frac{K_2}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 \quad (114)$$

と求められる。

【0090】

ここで、 K_1 、 K_2 は温度特性を持たない定数である。一方、MOSトランジスタではモビリティ μ が温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(34)式で表され、図5に示したように、 $1/\mu$ の温度特性はほぼ温度に比例している。 $1/\mu$ の温度特性は常温では5000ppm/°Cとなっている。したがって、抵抗R1の温度特性が5000ppm/°C以下であれば、ドレイン電流 I_{D2} が正の温度特性を持つことがわかる。

30

【0091】

すなわち、MOS基準電圧回路の出力電流 I_{REF} は

$$I_{REF} = I_{D2} + V_2 / R_3 = I_{D2} + V_{GS1} / R_3 \quad (115)$$

と求められる。

一方、(109)式より、

【数23】

40

$$V_{GS1} = \sqrt{\frac{I_{D1}}{\beta}} + V_{TH} \quad (116)$$

また、(115)式は

【数24】

$$\begin{aligned}
 I_{REF} &= \frac{K_2}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right)^2 + \frac{1}{R_1 R_3 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{V_{TH}}{R_3} \\
 &= \frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{K_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + \frac{V_{TH}}{R_3} \quad (117)
 \end{aligned}$$

と書き換えられる。ここで、スレッシュヨルド電圧 V_{TH} の温度特性は(77)式で示され、は低スレッシュヨルド電圧のCMOSプロセスにおいてはおよそ $2.3\text{mV}/^\circ\text{C}$ である。したがって、MOS基準電圧回路の出力電流 I_{REF} は負の温度特性を持つスレッシュヨルド電圧 V_{TH} の項と正の温度特性を持つ $1/\beta$ の項の重み付け加算式で表される。

【0092】

したがって、重み付けを変えることで基準電流の温度特性を任意に設定できる。例えば、MOS基準電流回路の出力電流 I_{REF} を抵抗 R_5 で電圧変換することで、出力電圧 V_{REF} は $V_{REF} = R_5 I_{REF}$

【数25】

$$\begin{aligned}
 &= \frac{R_5}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{K_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + \frac{R_5}{R_3} V_{TH0} - \frac{R_5}{R_3} \alpha (T - T_0) \\
 &= \frac{R_5}{R_3} \left[\frac{R_3}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{K_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha (T - T_0) \right] \quad (118)
 \end{aligned}$$

と表される。

(118)式の右辺は、負の温度特性を持つスレッシュヨルド電圧 V_{TH} と正の温度特性を持つトランスコンダクタンス・パラメータ(モビリティ)の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変えることで、MOS基準電圧回路の出力電圧 V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L)/\beta$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。

【0093】

ここで、トランスコンダクタンス・パラメータの逆数 $1/\beta$ の温度特性はほぼ温度に比例し常温では $5000\text{ppm}/^\circ\text{C}$ となっており、トランジスタM2のスレッシュヨルド電圧 V_{TH} はおよそ $-2.3\text{mV}/^\circ\text{C}$ の負の温度特性を持ち、かつ抵抗比 (R_5/R_1) 、 (R_5/R_3) は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS基準電圧回路の出力電圧 V_{REF} は $5000\text{ppm}/^\circ\text{C}$ の正の温度特性とトランジスタM2のスレッシュヨルド電圧 V_{TH} の負の温度特性は、およそ $-2.3\text{mV}/^\circ\text{C}$ で決定される。例えば、 $V_{TH0} = 0.7\text{V}$ とすれば、

【数26】

$$\frac{R_3}{R_1 \beta_0} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) \left\{ \frac{K_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1 K_2}}\right) + \frac{1}{R_3} \right\} = 0.46\text{V} \quad (119)$$

と求められ、

$$V_{REF} = (R_5/R_3) (0.46 + 0.7) = 1.16 (R_5/R_3) \text{V} \quad (120)$$

となり、電圧 1.16V は温度特性を持たない。したがって、 (R_5/R_3) は温度特性が相殺されて零であるから、出力される基準電圧 V_{REF} は温度特性を持たない。

【0094】

ここで、抵抗 R_5 と抵抗 R_3 の比 (R_5/R_3) は任意に設定できる。例えば、 $(R_5/R_3) < 1$ に設定すれば、低電圧で動作可能となる。具体的には、 $R_5/R_3 = 0.69$ に設定す

れば $V_{REF} = 0.8V$ となり、電源電圧 $1.0V$ 程度から動作可能となる。また、 $(R_5 / R_3) > 1$ に設定することもできる。例えば、 $R_5 / R_3 = 1.72$ に設定すれば $V_{REF} = 2.0V$ となり、電源電圧 $2.2V$ 程度から動作可能となる。さらに、抵抗 R_5 に 3 つのタップを設けて抵抗値を 4 等分すれば、いずれも温度特性を持たない 4 つの基準電圧、 $V_{REF1} = 0.5V$ 、 $V_{REF2} = 1.0V$ 、 $V_{REF3} = 1.5V$ 、 $V_{REF4} = 2.0V$ が得られる。

【0095】

次に、図面を用いて本発明における基準電圧回路の実施の形態を説明する。図 20 は本発明の請求項 5 に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。トランジスタ Q_1 、 Q_2 、抵抗 R_1 はバイポーラ逆ワイドローカレントミラー回路を構成している。トランジスタの直流電流増幅率は十分に 1 に近いものとして、ベース電流を無視すれば、バイポーラ逆ワイドローカレントミラーにおいては、(9)式により、

$$V_{BE1} = V_T \ln\{I_{C1} / (K_1 I_S)\} \quad (121)$$

$$V_{BE2} = V_T \ln(I_{C2} / I_S) \quad (122)$$

$$V_{BE2} = V_{BE1} + R_1 I_{C1} \quad (123)$$

なる関係がある。

(121)式から(123)式を解くと、バイポーラ逆ワイドローカレントミラー回路の入力電流と出力電流の関係は、

$$I_{C2} = (I_{C1} / K_1) \exp(R_1 I_{C1} / V_T) \quad (124)$$

と求められる。したがって、バイポーラ逆ワイドローカレントミラー回路においては、基準電流 I_{C1} の増加に対してミラー電流 I_{C2} は指数的に増加する。

【0096】

ここで、トランジスタ Q_5 はトランジスタ Q_4 (、 Q_6) とで電流ミラー比が 1 : 1 のカレントミラー回路を構成しており、トランジスタ Q_1 とトランジスタ Q_2 はそれぞれトランジスタ Q_4 、 Q_5 で駆動されているから、バイポーラ自己バイアス逆ワイドロー基準電流回路となっており、

$$I_{C1} = I_{C2} \quad (125)$$

となる。また、

$$V_{BE} = V_{BE2} - V_{BE1} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C1} / (K_1 I_S)\} = V_T \ln(I_{C1} / I_{C2}) = V_T \ln(K_1) = R_1 I_{C1} \quad (126)$$

が成り立つから、

$$I_{C1} = I_{C2} = (V_T / R_1) \ln(K_1) \quad (127)$$

と求められる。

【0097】

ここで、 K_1 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = kT / q$ と表され、 $3.333\text{ppm}/^\circ\text{C}$ の温度特性となっている。したがって、抵抗 R_1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して 1 次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 $I_{REF} (= I_{C1})$ は温度に比例することになり、PTATカレントソースとなることがわかる。また、トランジスタ Q_5 はトランジスタ Q_4 、 Q_6 とカレントミラー回路を構成しているから、

$$I_{C4} = I_{C5} = I_{C6} = I_{C1} = I_{C2} = (V_T / R_1) \ln(K_1) \quad (128)$$

である。

【0098】

トランジスタ Q_6 のコレクタ電流 I_{C6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を $I_{C6} (0 < \dots < 1)$ とすると、

$$V_{REF} = V_{BE3} + R_2 I_{C6} = R_3 (1 - \dots) I_{C6} \quad (129)$$

と表される。(129)式を \dots について解くと、

$$\dots = (V_{BE3} + R_3 I_{C6}) / \{I_{C6} (R_2 + R_3)\} \quad (130)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{R_3 / (R_2 + R_3)\} (V_{BE3} + R_2 I_{C6}) =$$

$$\{R_3 / (R_2 + R_3)\} \{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\} \quad (131)$$

10

20

30

40

50

と求められる。

【0099】

(131)式での係数項 $R_3 / (R_2 + R_3)$ は $0 < R_3 / (R_2 + R_3) < 1$ である。また、第2項 $\{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\}$ については、 V_{BE3} はおおよそ -1.9mV / 程度の負の温度特性を持ち、熱電圧 V_T は 0.0853mV / の正の温度特性を持っている。したがって、出力される基準電圧 V_{REF} が温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、 $(R_2 / R_1) \ln(K_1)$ の値は22.3になり、 $(R_2 / R_1) V_T \ln(K_1)$ の電圧値は 0.57V となる。いま、 V_{BE3} を 0.7V とすると、 $\{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\} = 1.27\text{V}$ と求められる。したがって、 $R_3 / (R_2 + R_3) < 1$ であるから、基準電圧 V_{REF} は、 1.27V 以下の値、例えば 1.0V に設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本の抵抗比 $R_3 / (R_2 + R_3)$ を異ならせた出力回路を n 個カスケード接続することで、温度特性を持たない n 個の基準電圧が得られる。

10

【0100】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路を n 段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なる n 個の出力電圧(V_{REF1} 、 V_{REF2} 、 V_{REF3} 、...、 V_{REFn})が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路を n 段カスケードに接続し、流れる電流を共有することで、出力電圧を $n V_{REF}$ にできる。勿論、各段間の電圧も出力できるから、 V_{REF} 、 $2 V_{REF}$ 、 $3 V_{REF}$ 、...、 $n V_{REF}$ の各電圧が得られる。この時に、回路電流は何も変わらない。

20

【0101】

また、図21は本発明の請求項5に記載されたCMOS基準電圧回路の実施例を示す回路図である。トランジスタM1、M2、抵抗R1はMOS逆ワイドラカレントミラー回路を構成しており、負帰還電流ループが構成され、設定された動作点で安定に動作するから、MOS逆ワイドラカレントミラー回路を自己バイアス化してCMOS基準電圧回路が実現される。図21において、トランジスタM2を単位トランジスタ、トランジスタM1のゲート幅 W / ゲート長 L の比(W/L)を単位トランジスタの K_1 倍($K_1 > 1$)とすると、MOSトランジスタM1、M2のドレイン電流は、

30

$$I_{D1} = K_1 (V_{GS1} - V_{TH})^2 \quad (132)$$

$$I_{D2} = (V_{GS2} - V_{TH})^2 \quad (133)$$

と表される。ここで、 β はトランスコンダクタンス・パラメータであり、 $\beta = \mu (C_{OX} / 2) (W/L)$ と表される。ただし、 μ はキャリアの実効モビリティ、 C_{OX} は単位面積当たりのゲート酸化膜容量、 W 、 L はそれぞれゲート幅、ゲート長である。また、 V_{TH} はスレッショルド電圧である。

【0102】

また、

40

$$V_{GS2} = V_{GS1} + R_1 I_{D1} \quad (134)$$

なる関係がある。

そこで、(132)式から(134)式を解くと、

【数27】

$$I_{D2} = \beta I_{D1} \left(\frac{1}{\sqrt{K_1 \beta}} + R_1 \sqrt{I_{D1}} \right)^2 \quad (135)$$

と表される。ここで、トランジスタM5はトランジスタM4、M6とで、カレントミラー

50

回路を構成しており、トランジスタM1とトランジスタM2はそれぞれトランジスタM4、M5で駆動されているから、MOS自己バイアス逆ワイドラー基準電流回路となっており、トランジスタM4、M5、M6のゲート幅W/ゲート長Lの比(W/L)が全て等しいとすると、

$$I_{D1} = I_{D2} \quad (136)$$

となる。また、

$$V_{GS} = V_{GS2} - V_{GS1} = R_1 I_{D1} \quad (137)$$

となり、(132)式から(137)式を解くと、

【数28】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (138)$$

10

と求められる。ここで、 K_1 は温度特性を持たない定数である。

【0103】

一方、MOSトランジスタではモビリティ μ が温度特性を持ち、トランスコンダクタンス・パラメータの温度依存性は次式で表される。

【数29】

$$\beta = \beta_0 \left(\frac{T}{T_0}\right)^{-\frac{3}{2}} \quad (139)$$

20

ただし、 β_0 は常温(300K)での値である。したがって、

【数30】

$$\frac{1}{\beta} = \frac{1}{\beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \quad (140)$$

30

と求められる。 $1/\beta$ の温度特性は常温では5000ppm/°Cとなっている。これはバイポーラトランジスタの熱電圧 V_T の温度特性3333ppm/°Cの1.5倍に当たる。

【0104】

また、CMOS基準電流回路の出力電流 I_{REF} は

【数31】

$$I_{REF} = I_{D1} = \frac{1}{R_1^2 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (141)$$

40

と求められる。ここで、 K_1 は温度特性を持たない定数であり、上述したように、 $1/\beta$ の温度特性はほぼ温度に比例しており、常温では5000ppm/°Cとなっている。したがって、抵抗 R_2 の温度特性が5000ppm/°C以下で温度に対して1次特性であればドレイン電流 I_{D1} が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流 I_0 は温度に比例することになり、PTATカレントソース回路となることがわかる。また、トランジスタM6はトランジスタM4、M5とカレントミラー回路を構成しているから、

$$I_{D4} = I_{D5} = I_{D6} \quad (142)$$

である。

50

【 0 1 0 5 】

トランジスタM6のドレイン電流 I_{D6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を I_{D6} ($0 < < 1$) とすると、

$$V_{REF} = V_{BE3} + R_2 I_{D6} = R_3 (1 -) I_{D6} \quad (143)$$

と表される。(143)式を について解くと、

$$= (- V_{BE3} + R_3 I_{D6}) / \{ I_{D6} (R_2 + R_3) \} \quad (144)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{ I_{D6} (R_2 + R_3) \} (V_{BE3} + R_2 I_{D6})$$

【数32】

$$= \frac{R_3}{R_2+R_3} \left\{ V_{GS3} + \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \right\} \quad (145)$$

10

と求められる。

一方、

【数33】

$$V_{GS3} = \sqrt{\frac{I_{D3}}{\beta}} + V_{TH} = \sqrt{\frac{I_{D6}}{\beta}} + V_{TH} \quad (146)$$

20

である。また、(145)式は

【数34】

$$\begin{aligned} V_{REF} &= \frac{R_3}{R_2+R_3} \left\{ \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 + \frac{1}{R_1\beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) + V_{TH} \right\} \\ &= \frac{R_3}{R_2+R_3} \left[\frac{1}{R_1\beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + 1 \right\} + V_{TH} \right] \end{aligned} \quad (147)$$

30

と書き換えられる。

【 0 1 0 6 】

ここで、スレッショルド電圧 V_{TH} の温度特性は

$$V_{TH} = V_{TH0} - (T - T_0) \quad (148)$$

と表され、は低スレッショルド電圧のCMOSプロセスにおいてはおよそ2.3mV /

である。したがって、MOS基準電圧回路の出力電流 V_{REF} は負の温度特性を持つスレッショルド電圧 V_{TH} の項と正の温度特性を持つ $1 /$ の項の重み付け加算式で表される。したがって、重み付けをすることで基準電流の温度特性を任意に設定できる。出力電圧 V_{REF} は

【数35】

$$V_{REF} = \frac{R_3}{R_2+R_3} \left\{ \frac{R_5}{R_1\beta_0} \left(\frac{T}{T_0} \right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha(T - T_0) \right\} \quad (149)$$

40

と表される。

(149)式の右辺は、負の温度特性を持つスレッショルド電圧 V_{TH} と正の温度特性を持つトランスコンダクタンス・パラメータ(モビリティ)の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けをすることで、MOS基準電圧回路の出力電圧

50

V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L)/(W/L)$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。

【0107】

ここで、トランスコンダクタンス・パラメータの逆数 $1/\sqrt{K_1}$ の温度特性はほぼ温度に比例し常温では5000ppm/℃となっており、トランジスタM2のスレッシュホールド電圧 V_{TH} はおよそ $-2.3mV/℃$ の負の温度特性を持ち、かつ抵抗比 (R_2/R_1) 、 $R_2/(R_2+R_3)$ は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS基準電圧回路の出力電圧 V_{REF} は5000ppm/℃の正の温度特性とトランジスタM2のスレッシュホールド電圧 V_{TH} の持つ負の温度特性、およそ $-2.3mV/℃$ で決定される。

10

【0108】

(149)式でMOS基準電圧回路の出力電圧 V_{REF} が温度特性を持たないためには、

【数36】

$$\frac{1}{R_1\beta_0} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} = 200\alpha = 0.46V \quad (150)$$

となる。したがって、 $V_{TH0} = 0.7V$ とすれば、出力電圧 V_{REF} は

【数37】

$$V_{REF} = \frac{R_3}{R_2 + R_3} (1.16V) \quad (151)$$

20

と求められる、ここで、 $R_3/(R_2+R_3) < 1$ であるから、 $R_3/(R_2+R_3) = 0.7$ に設定すると、 $V_{REF} = 0.77V$ となり、電源電圧1.0V程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本の抵抗比 $R_3/(R_2+R_3)$ を異ならせた出力回路をn個カスケード接続することで、温度特性を持たないn個の基準電圧が得られる。

30

【0109】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路をn段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なるn個の出力電圧(V_{REF1} 、 V_{REF2} 、 V_{REF3} 、...、 V_{REFn})が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路をn段カスケードに接続し、流れる電流を共有することで、出力電圧を nV_{REF} にできる。勿論、各段間の電圧も出力できるから、 V_{REF} 、 $2V_{REF}$ 、 $3V_{REF}$ 、...、 nV_{REF} の各電圧が得られる。この時に、回路電流は何も変わらない。

40

【0110】

次に、図22は本発明の請求項5に記載されたバイポーラ基準電流回路の一実施例を示す回路図である。トランジスタQ1、Q2、抵抗R1はバイポーラ永田カレントミラー回路を構成している。バイポーラ永田カレントミラー回路の特徴は、入力電流(基準電流)に対して出力電流(ミラー電流)が単調に増加する領域と、ピーク点と、入力電流(基準電流)に対して出力電流(ミラー電流)が単調に減少する領域とがあることである。ここでは、カレントミラー回路を構成しているQ4、Q5(、Q6)により、トランジスタQ1、Q2、抵抗R1はバイポーラ自己バイアス永田基準電流回路となっている。

【0111】

トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、

50

バイポーラ逆ワイドローカレントミラーにおいては、(9)式により、

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (152)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (153)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C1} \quad (154)$$

なる関係がある。

(152)式から(154)式を解くと、バイポーラ永田カレントミラー回路の入力電流と出力電流の関係は、

$$I_{C2} = K_1 I_{C1} \exp(-R_1 I_{C1} / V_T) \quad (155)$$

と表され、ピーク点は $R_1 I_{C1} = V_T$ の時に $I_{C2} = K_1 I_{C1} / e$ となっている。ただし、 $e = 2.7183$ である。したがって、 $K_1 = e$ の時に $I_{C2} = I_{C1}$ となる。

10

【0112】

ここで、トランジスタQ5とトランジスタQ4はカレントミラー回路を構成しており、トランジスタQ1とトランジスタQ2はそれぞれトランジスタQ4、Q5で駆動されているから、バイポーラ自己バイアス永田基準電流回路となっており、

$$I_{C1} = I_{C2} \quad (156)$$

となる。たがって、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C1} / (K_1 I_S)\} = V_T \ln(I_{C1} / I_{C2}) = V_T \ln(K_1) = R_1 I_{C1} \quad (157)$$

が成り立つから、

$$I_{C1} = I_{C2} = (V_T / R_1) \ln(K_1) \quad (158)$$

20

と求められる。ここで、 K_1 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = kT / q$ と表され、3333ppm/°Cの温度特性となっている。したがって、抵抗 R_1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して1次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 $I_{REF} (= I_{C1})$ は温度に比例することになり、PTATカレントソースとなることがわかる。また、トランジスタQ5はトランジスタQ4、Q6とカレントミラー回路を構成しているから、

$$I_{C4} = I_{C5} = I_{C6} = I_{C1} = I_{C2} = (V_T / R_1) \ln(K_1) \quad (159)$$

である。

【0113】

トランジスタQ6のコレクタ電流 I_{C6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を $I_{C6} (0 < \alpha < 1)$ とすると、

$$V_{REF} = V_{BE3} + R_2 I_{C6} = R_3 (1 - \alpha) I_{C6} \quad (160)$$

と表される。(160)式を(159)式について解くと、

$$V_{REF} = (V_{BE3} + R_2 I_{C6}) / \{I_{C6} (R_2 + R_3)\} \quad (161)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{R_3 / (R_2 + R_3)\} (V_{BE3} + R_2 I_{C6}) = \{R_3 / (R_2 + R_3)\} \{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\} \quad (162)$$

と求められる

【0114】

(162)式での係数項 $R_3 / (R_2 + R_3)$ は $0 < R_3 / (R_2 + R_3) < 1$ である。また、第2項の $\{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\}$ については、 V_{BE3} はおよそ $-1.9mV / ^\circ C$ 程度の負の温度特性を持ち、熱電圧 V_T は $0.0853mV / ^\circ C$ の正の温度特性を持っている。したがって、出力される基準電圧 V_{REF} が温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、 $(R_2 / R_1) \ln(K_1)$ の値は22.3になり、 $(R_2 / R_1) V_T \ln(K_1)$ の電圧値は $0.57V$ となる。いま、 V_{BE3} を $0.7V$ とすると、 $\{V_{BE3} + (R_2 / R_1) V_T \ln(K_1)\} = 1.27V$ と求められる。したがって、 $R_3 / (R_2 + R_3) < 1$ であるから、基準電圧 V_{REF} は、 $1.27V$ 以下の値、例えば $1.0V$ に設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本

30

40

50

の抵抗比 $R_3 / (R_2 + R_3)$ を異ならせた出力回路を n 個カスケード接続することで、温度特性を持たない n 個の基準電圧が得られる。

【0115】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路を n 段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なる n 個の出力電圧 (V_{REF1} 、 V_{REF2} 、 V_{REF3} 、…、 V_{REFn}) が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路を n 段カスケードに接続し、流れる電流を共有することで、出力電圧を $n V_{REF}$ にできる。勿論、各段間の電圧も出力できるから、 V_{REF} 、 $2 V_{REF}$ 、 $3 V_{REF}$ 、…、 $n V_{REF}$ の各電圧が得られる。この時に、回路電流は何も変わらない。

10

【0116】

次に、図23は本発明の請求項5に記載されたCMOS基準電流回路の一実施例を示す回路図である。トランジスタM1、M2、抵抗R1はバイポーラ永田カレントミラー回路を構成している。バイポーラ永田カレントミラー回路の特徴は、入力電流(基準電流)に対して出力電流(ミラー電流)が単調に増加する領域と、ピーク点と、入力電流(基準電流)に対して出力電流(ミラー電流)が単調に減少する領域とがあることである。ここでは、カレントミラー回路を構成しているM4、M5(、M6)により、トランジスタM1、M2、抵抗R1はCMOS自己バイアス永田基準電流回路となっている。図23において、トランジスタM1を単位トランジスタ、トランジスタM2のゲート幅W/ゲート長Lの比(W/L)を単位トランジスタの K_1 倍 ($K_1 > 1$) とする。

20

【0117】

図23に示すMOS永田カレントミラー回路においては素子の整合性は良いものとし、チャンネル長変調と基板効果を見做し、MOSトランジスタのドレイン電流とゲートソース間電圧の関係は2乗則に従うものとする。MOSトランジスタM1のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (163)$$

と表される。

また、MOSトランジスタM2のドレイン電流は、

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (164)$$

と表される。また、

$$V_{GS1} = V_{GS2} + R_1 I_{D1} \quad (165)$$

なる関係がある。

(163)式から(165)式を解くと、MOS永田カレントミラー回路の入力電流と出力電流の関係は、

【数38】

$$I_{D2} = K_1 \beta R_1^2 I_{D1} \left(\sqrt{I_{D1}} - \frac{1}{\sqrt{R_1 \beta}} \right)^2 \quad (166)$$

と表される。

【0118】

MOS永田カレントミラー回路の特徴は、バイポーラ永田カレントミラー回路の場合と同様に、入力電流(基準電流)に対し出力電流(ミラー電流)が単調に増加する領域と、ピーク点と、入力電流(基準電流)に対し出力電流(ミラー電流)が単調に減少する領域とがある。ピーク点は $I_{D1} = 1 / (4 R_1^2)$ の時に $I_{D2} = K_1 I_{D1} / 4$ となっている。したがって、 $K_1 = 4$ の時に $I_{D2} = I_{D1}$ となる。ここで、トランジスタM5とトランジスタM4はカレントミラー回路を構成しており、トランジスタM1とトランジスタM2はそれぞれトランジスタM4、M5で駆動されているから、MOS自己バイアス永田基準電流回路となっており、

40

50

$$I_{D1} = I_{D2} \quad (167)$$

となる。したがって、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D1} \quad (168)$$

(166)式から(168)式を解くと、

【数39】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (169)$$

10

と求められる。ここで、 K_1 は温度特性を持たない定数である。一方、MOSトランジスタではモビリティ μ が温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(139)式で表される。

【0119】

すなわち、CMOS基準電流回路の出力電流 I_{REF} は

【数40】

$$I_{REF} = I_{D1} = I_{D2} = \frac{1}{R_1^2 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (170)$$

20

と求められる。ここで、 K_1 は温度特性を持たない定数であり、上述したように、 $1/\beta$ の温度特性はほぼ温度に比例しており、常温では5000ppm/°Cとなっている。これはバイポーラトランジスタの熱電圧 V_T の温度特性3333ppm/°Cの1.5倍に当たる。したがって、抵抗 R_2 の温度特性が5000ppm/°C以下で温度に対して1次特性であればドレイン電流 I_{D1} が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流 I_{REF} は温度に比例することになり、P-T-A-Tカレントソース回路となることがわかる。

【0120】

また、トランジスタM6はトランジスタM4、M5とカレントミラー回路を構成しているから、

$$I_{D4} = I_{D5} = I_{D6} \quad (171)$$

である。

トランジスタM6のドレイン電流 I_{D6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を $I_{D6} (0 < \alpha < 1)$ とすると、

$$V_{REF} = V_{BE3} + R_2 \alpha I_{D6} = R_3 (1 - \alpha) I_{D6} \quad (172)$$

と表される。(172)式について解くと、

$$\alpha = (V_{BE3} + R_3 I_{D6}) / \{I_{D6} (R_2 + R_3)\} \quad (173)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{I_{D6} (R_2 + R_3)\} (V_{BE3} + R_2 \alpha I_{D6}) \quad (174)$$

40

【数41】

$$= \frac{R_3}{R_2 + R_3} \left\{ V_{GS3} + \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \right\} \quad (174)$$

と求められる。

【0121】

一方、

【数42】

50

$$V_{GS3} = \sqrt{\frac{I_{D3}}{\beta}} + V_{TH} = \sqrt{\frac{I_{D6}}{\beta}} + V_{TH} \quad (175)$$

である。また、(174)式は

【数43】

$$\begin{aligned} V_{REF} &= \frac{R_3}{R_2 + R_3} \left\{ \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 + \frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) + V_{TH} \right\} \\ &= \frac{R_3}{R_2 + R_3} \left[\frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + 1 \right\} + V_{TH} \right] \end{aligned} \quad (176)$$

10

と書き換えられる。ここで、スレッシュヨルド電圧 V_{TH} の温度特性は

$$V_{TH} = V_{TH0} - \alpha(T - T_0) \quad (177)$$

と表され、 α は低スレッシュヨルド電圧の CMOS プロセスにおいてはおよそ $2.3 \text{ mV} / ^\circ\text{C}$ である。したがって、MOS 基準電圧回路の出力電流 V_{REF} は負の温度特性を持つスレッシュヨルド電圧 V_{TH} の項と正の温度特性を持つ $1 / \beta$ の項の重み付け加算式で表される。したがって、重み付けを変えることで基準電流の温度特性を任意に設定できる。

【0122】

出力電圧 V_{REF} は

20

【数44】

$$V_{REF} = \frac{R_3}{R_2 + R_3} \left[\frac{1}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha(T - T_0) \right] \quad (178)$$

と表される。(178)式の右辺は、負の温度特性を持つスレッシュヨルド電圧 V_{TH} と正の温度特性を持つトランスコンダクタンス・パラメータ (モビリティ) の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変えることで、MOS 基準電圧回路の出力電圧 V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L) / (W/L)$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。

30

【0123】

ここで、トランスコンダクタンス・パラメータの逆数 $1 / \beta$ の温度特性はほぼ温度に比例し常温では $5000 \text{ ppm} / ^\circ\text{C}$ となっており、トランジスタ M2 のスレッシュヨルド電圧 V_{TH} はおよそ $-2.3 \text{ mV} / ^\circ\text{C}$ の負の温度特性を持ち、かつ抵抗比 (R_2 / R_1) 、 $R_2 / (R_2 + R_3)$ は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS 基準電圧回路の出力電圧 V_{REF} は $5000 \text{ ppm} / ^\circ\text{C}$ の正の温度特性とトランジスタ M2 のスレッシュヨルド電圧 V_{TH} の持つ負の温度特性、およそ $-2.3 \text{ mV} / ^\circ\text{C}$ 、で決定される。

【0124】

40

(149)式で MOS 基準電圧回路の出力電圧 V_{REF} が温度特性を持たないためには、

【数45】

$$\frac{1}{R_1 \beta_0} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} = 200\alpha = 0.46 \text{ V} \quad (179)$$

となる。したがって、 $V_{TH0} = 0.7 \text{ V}$ とすれば、出力電圧 V_{REF} は

【数46】

$$V_{REF} = \frac{R_3}{R_2 + R_3} (1.16V) \quad (180)$$

と求められる、ここで、 $R_3 / (R_2 + R_3) < 1$ であるから、 $R_3 / (R_2 + R_3) = 0.7$ に設定すると、 $V_{REF} = 0.77V$ となり、電源電圧1.0V程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本の抵抗比 $R_3 / (R_2 + R_3)$ を異ならせた出力回路をn個カスケード接続することで、温度特性を持たないn個の基準電圧が得られる。

10

【0125】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路をn段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なるn個の出力電圧(V_{REF1} 、 V_{REF2} 、 V_{REF3} 、…、 V_{REFn})が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路をn段カスケードに接続し、流れる電流を共有することで、出力電圧を $n V_{REF}$ にできる。勿論、各段間の電圧も出力できるから、 V_{REF} 、 $2 V_{REF}$ 、 $3 V_{REF}$ 、…、 $n V_{REF}$ の各電圧が得られる。この時に、回路電流は何も変わらない。

20

【0126】

次に、図24は本発明の請求項5に記載されたバイポーラ基準電流回路の他の実施例を示す回路図である。トランジスタQ1、Q2、抵抗R1はバイポーラワイドローカレントミラー回路を構成している。トランジスタの直流電流増幅率は十分に1に近いものとして、ベース電流を無視すれば、バイポーラワイドローカレントミラー回路においては、(9)式により、

$$V_{BE1} = V_T \ln(I_{C1} / I_S) \quad (181)$$

$$V_{BE2} = V_T \ln\{I_{C2} / (K_1 I_S)\} \quad (182)$$

$$V_{BE1} = V_{BE2} + R_1 I_{C2} \quad (183)$$

なる関係がある。

30

(181)式から(183)式を解くと、バイポーラワイドローカレントミラー回路の入力電流と出力電流の関係は、

$$I_{C1} = (I_{C2} / K_1) \exp(R_1 I_{C2} / V_T) \quad (184)$$

と表され、バイポーラワイドローカレントミラー回路の入力電流と出力電流の関係はバイポーラ逆ワイドローカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっており、入力電流(基準電流)に対し出力電流(ミラー電流)が単調に増加する。

【0127】

ここで、トランジスタQ5、Q4はカレントミラー回路を構成しており、トランジスタQ1、Q2はそれぞれトランジスタQ4、Q5で駆動されているから、バイポーラ自己バイアスワイドロー基準電流回路となっており、

40

$$I_{C1} = I_{C2} \quad (185)$$

となる。また、

$$V_{BE} = V_{BE1} - V_{BE2} = V_T \ln(I_{C1} / I_S) - V_T \ln\{I_{C2} / (K_1 I_S)\} = V_T \ln(K_1 I_{C1} / I_{C2}) = V_T \ln(K_1) = R_1 I_{C2} \quad (186)$$

が成り立つから、

$$I_0 = I_{C1} = (V_T / R_1) \ln(K_1) \quad (187)$$

と求められる。

【0128】

ここで、 K_1 は温度特性を持たない定数であり、上述したように、熱電圧 V_T は、 $V_T = k$

50

T/q と表され、3333ppm/ の温度特性となっている。したがって、抵抗 R_1 の温度特性が熱電圧 V_T の温度特性よりも小さく、温度に対して1次特性であれば、カレントミラー回路を介して出力される基準電流回路の出力電流 $I_{REF} (= I_{C1})$ は温度に比例することになり、PTATカレントソース回路となることがわかる。また、トランジスタ Q_5 はトランジスタ Q_4 、 Q_6 とカレントミラー回路を構成しているから、

$$I_{C4} = I_{C5} = I_{C6} = I_{C1} = I_{C2} = (V_T / R_1) \ln(K_1) \quad (188)$$

である。

【0129】

トランジスタ Q_6 のコレクタ電流 I_{C6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を $I_{C6} (0 < < 1)$ とすると、

$$V_{REF} = V_{BE3} + R_2 I_{C6} = R_3 (1 -) I_{C6} \quad (189)$$

と表される。(189)式を について解くと、

$$= (- V_{BE3} + R_3 I_{C6}) / \{ I_{C6} (R_2 + R_3) \} \quad (190)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{ R_3 / (R_2 + R_3) \} (V_{BE3} + R_2 I_{C6}) = \\ \{ R_3 / (R_2 + R_3) \} \{ V_{BE3} + (R_2 / R_1) V_T \ln(K_1) \} \quad (191)$$

と求められる。

【0130】

(191)式での係数項 $R_3 / (R_2 + R_3)$ は $0 < R_3 / (R_2 + R_3) < 1$ である。また、第2項 $\{ V_{BE3} + (R_2 / R_1) V_T \ln(K_1) \}$ については、 V_{BE3} はおよそ $-1.9mV /$ 程度の負の温度特性を持ち、熱電圧 V_T は $0.0853mV /$ の正の温度特性を持っている。したがって、出力される基準電圧 V_{REF} が温度特性を持たないようにするためには、正の温度特性を持つ電圧と負の温度特性を持つ電圧とで温度特性を相殺すれば良い。すなわち、このときに、 $(R_2 / R_1) \ln(K_1)$ の値は22.3になり、 $(R_2 / R_1) V_T \ln(K_1)$ の電圧値は $0.57V$ となる。いま、 V_{BE3} を $0.7V$ とすると、 $\{ V_{BE3} + (R_2 / R_1) V_T \ln(K_1) \} = 1.27V$ と求められる。したがって、 $R_3 / (R_2 + R_3) < 1$ であるから、基準電圧 V_{REF} は、 $1.27V$ 以下の値、例えば $1.0V$ に設定することができる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本の抵抗比 $R_3 / (R_2 + R_3)$ を異ならせた出力回路を n 個カスケード接続することで、温度特性を持たない n 個の基準電圧が得られる。

【0131】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路を n 段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なる n 個の出力電圧 (V_{REF1} 、 V_{REF2} 、 V_{REF3} 、...、 V_{REFn}) が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路を n 段カスケードに接続し、流れる電流を共有することで、出力電圧を $n V_{REF}$ にできる。勿論、各段間の電圧も出力できるから、 V_{REF} 、 $2 V_{REF}$ 、 $3 V_{REF}$ 、...、 $n V_{REF}$ の各電圧が得られる。この時に、回路電流は何も変わらない。

【0132】

次に、図25は本発明の請求項5に記載されたCMOS基準電流回路の他の実施例を示す回路図である。トランジスタ M_1 、 M_2 、抵抗 R_1 はMOSワイドローカレントミラー回路を構成している。MOSワイドローカレントミラー回路は、バイポーラワイドローカレントミラー回路と同様に、入力電流(基準電流)に対し出力電流(ミラー電流)が単調に増加する。ここでは、カレントソースを構成しているトランジスタ M_5 、 M_6 により、トランジスタ M_1 、 M_2 、抵抗 R_1 はCMOS自己バイアスワイドロー基準電流回路となっている。

【0133】

図25に示すMOSワイドローカレントミラー回路において、トランジスタ M_1 を単位ト

10

20

30

40

50

ランジスタ、トランジスタM2のゲート幅W/ゲート長Lの比(W/L)を単位トランジスタの K_1 倍($K_1 > 1$)とする。素子の整合性は良いものとし、チャネル長変調と基板効果を無視し、MOSトランジスタのドレイン電流とゲートソース間電圧の関係は2乗則に従うものとする、MOSトランジスタM1、M2のドレイン電流は、

$$I_{D1} = (V_{GS1} - V_{TH})^2 \quad (192)$$

$$I_{D2} = K_1 (V_{GS2} - V_{TH})^2 \quad (193)$$

と表される。また、

$$V_{GS1} = V_{GS2} + R_1 I_{D2} \quad (194)$$

なる関係がある。

【0134】

(192)式から(194)式を解くと、MOSワイドローカレントミラー回路の入力電流と出力電流の関係は、

【数47】

$$I_{D2} = \frac{1}{R_1} \sqrt{\frac{I_{D1}}{\beta}} + \frac{1}{2K_1 R_1^2 \beta} (1 - \sqrt{1 + 4K_1 R_1 \sqrt{I_{D1}}}) \quad (195)$$

と表され、MOSワイドローカレントミラー回路の入力電流と出力電流の関係はMOS逆ワイドローカレントミラー回路の入力電流と出力電流の関係を丁度入力と出力を入れ替えた関係になっている。ここで、トランジスタM1とトランジスタM2は2はそれぞれトランジスタM4、M5で駆動されているから、MOS自己バイアスワイドロー基準電流回路となっており、

$$I_{D1} = I_{D2} \quad (196)$$

となる。また、

$$V_{GS} = V_{GS1} - V_{GS2} = R_1 I_{D2} \quad (197)$$

(192)式から(197)式を解くと、

【数48】

$$I_{D1} = \frac{1}{R_1^2 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (198)$$

と求められる。

【0135】

ここで、 K_1 は温度特性を持たない定数である。一方、MOSトランジスタではモビリティ μ が温度特性を持つから、トランスコンダクタンス・パラメータの温度依存性は(139)式で表され、CMOS基準電流回路の出力電流 I_{REF} は

【数49】

$$I_{REF} = I_{D1} = \frac{1}{R_1^2 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \quad (199)$$

と求められる。ここで、 K_1 は温度特性を持たない定数であり、上述したように、 $1/\beta$ の温度特性はほぼ温度に比例しており、常温では5000ppm/°Cとなっており、抵抗 R_2 の温度特性が5000ppm/°C以下で温度に対して1次特性であればドレイン電流 I_{D1} が正の温度特性を持ち、カレントミラー回路を介して出力される基準電流回路の出力電流 I_{REF} は温度に比例することになり、PTATカレントソース回路となることがわかる。

【0136】

10

20

30

40

50

また、トランジスタM6はトランジスタM4、M5とカレントミラー回路を構成しているから、

$$I_{D4} = I_{D5} = I_{D6} \quad (200)$$

である。トランジスタM6のドレイン電流 I_{D6} は、出力回路で電圧に変換され基準電圧 V_{REF} となる。抵抗 R_2 に流れる電流を $I_{D6}(0 < \alpha < 1)$ とすると、

$$V_{REF} = V_{BE3} + R_2 I_{D6} = R_3 (1 - \alpha) I_{D6} \quad (201)$$

と表される。(201)式を α について解くと、

$$\alpha = (V_{REF} - V_{BE3} + R_3 I_{D6}) / \{ I_{D6} (R_2 + R_3) \} \quad (202)$$

となる。したがって、基準電圧 V_{REF} は

$$V_{REF} = \{ I_{D6} (R_2 + R_3) \} (V_{BE3} + R_2 I_{D6}) \quad (203)$$

【数50】

$$= \frac{R_3}{R_2 + R_3} \left\{ V_{GS3} + \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 \right\} \quad (203)$$

と求められる。

【0137】

一方

【数51】

$$V_{GS3} = \sqrt{\frac{I_{D3}}{\beta}} + V_{TH} = \sqrt{\frac{I_{D6}}{\beta}} + V_{TH} \quad (204)$$

である。また、(204)式は

【数52】

$$\begin{aligned} V_{REF} &= \frac{R_3}{R_2 + R_3} \left\{ \frac{R_2}{R_1^2} \left(1 - \frac{1}{\sqrt{K_1}}\right)^2 + \frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) + V_{TH} \right\} \\ &= \frac{R_3}{R_2 + R_3} \left[\frac{1}{R_1 \beta} \left(1 - \frac{1}{\sqrt{K_1}}\right) \right] \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + 1 \right\} + V_{TH} \end{aligned} \quad (205)$$

と書き換えられる。ここで、スレッシュヨルド電圧 V_{TH} の温度特性は

$$V_{TH} = V_{TH0} - \alpha (T - T_0) \quad (206)$$

と表され、 α は低スレッシュヨルド電圧のCMOSプロセスにおいてはおよそ2.3mV/°Cである。したがって、MOS基準電圧回路の出力電流 V_{REF} は負の温度特性を持つスレッシュヨルド電圧 V_{TH} の項と正の温度特性を持つ $1/\beta$ の項の重み付け加算式で表される。したがって、重み付けをすることで基準電流の温度特性を任意に設定できる。また、出力電圧 V_{REF} は

【数53】

$$V_{REF} = \frac{R_3}{R_2 + R_3} \left[\frac{1}{R_1 \beta_0} \left(\frac{T}{T_0}\right)^{\frac{3}{2}} \left(1 - \frac{1}{\sqrt{K_1}}\right) \right] \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} + V_{TH0} - \alpha (T - T_0) \quad (207)$$

と表される。

【0138】

(207)式の右辺は、負の温度特性を持つスレッシュヨルド電圧 V_{TH} と正の温度特性を持つ

10

20

30

40

50

トランスコンダクタンス・パラメータ（モビリティ）の逆数に起因する電圧値の重み付け加算式で表される。したがって、重み付けを変えることで、MOS基準電圧回路の出力電圧 V_{REF} の温度特性を上述したように、任意に設定できる。具体的には、 $(W/L)/ (W/L)$ 比、あるいは、カレントミラー比と抵抗の値、および、各抵抗比を設定すれば良い。

【0139】

ここで、トランスコンダクタンス・パラメータの逆数 $1/$ の温度特性はほぼ温度に比例し常温では5000ppm/となっており、トランジスタM2のスレッシュホールド電圧 V_{TH} はおよそ $-2.3mV/$ の負の温度特性を持ち、かつ抵抗比 (R_2/R_1) 、 $R_2/(R_2+R_3)$ は温度特性が相殺されて零であり、 K_1 も温度特性を持たないから、MOS基準電圧回路の出力電圧 V_{REF} は5000ppm/の正の温度特性とトランジスタM2のスレッシュホールド電圧 V_{TH} の持つ負の温度特性、およそ $-2.3mV/$ で決定される。

10

【0140】

(207)式でMOS基準電圧回路の出力電圧 V_{REF} が温度特性を持たないためには、

【数54】

$$\frac{1}{R_1\beta_0} \left(1 - \frac{1}{\sqrt{K_1}}\right) \left\{ \frac{R_2}{R_1} \left(1 - \frac{1}{\sqrt{K_1}}\right) + \frac{1}{R_3} \right\} = 200\alpha = 0.46V \quad (208)$$

20

となる。したがって、 $V_{TH0} = 0.7V$ とすれば、出力電圧 V_{REF} は、

【数55】

$$V_{REF} = \frac{R_3}{R_2+R_3} (1.16V) \quad (209)$$

と求められる、ここで、 $R_3/(R_2+R_3) < 1$ であるから、 $R_3/(R_2+R_3) = 0.7$ に設定すると、 $V_{REF} = 0.77V$ となり、電源電圧1.0V程度から動作可能となる。また、カレントミラー回路を介して電流が出力され、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路で電圧変換されて出力電圧となっているから、カレントミラー回路と各段の2本の抵抗比 $R_3/(R_2+R_3)$ を異ならせた出力回路をn個カスケード接続することで、温度特性を持たないn個の基準電圧が得られる。

30

【0141】

例えば、電源電圧に余裕がある場合には、ダイオード接続されたトランジスタと2本の抵抗からなる出力回路をn段カスケードに接続し、流れる電流を共有し、各段で2本の抵抗値をそれぞれ異ならせることで、異なるn個の出力電圧 $(V_{REF1}, V_{REF2}, V_{REF3}, \dots, V_{REFn})$ が得られる。しかもいずれの出力電圧も温度特性を持たない。あるいは、ダイオード接続されたトランジスタと2本の抵抗からなる同一の出力回路をn段カスケードに接続し、流れる電流を共有することで、出力電圧を nV_{REF} にできる。勿論、各段間の電圧も出力できるから、 $V_{REF}, 2V_{REF}, 3V_{REF}, \dots, nV_{REF}$ の各電圧が得られる。この時に、回路電流は何も変わらない。

40

【0142】

次に、本発明の請求項6の実施例について説明する。図26は本発明の請求項6に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図26において、トランジスタQ1、Q2、抵抗R1はバイポーラ逆ワイドローカレントミラー回路を構成している。ここで、抵抗 R_C と容量 C_C はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたバイポーラ基準電圧回路の一実施例を示す図20の回路において、自己バイアス方法を変更して、トランジスタQ1、Q2のコレクタ電圧がほぼ等しくなるようにトランジスタQ3を追加し、このトランジスタQ3でトランジスタQ5を駆

50

動し、トランジスタQ5とカレントミラー回路を構成しているトランジスタQ6、Q7、Q8のコレクタ電流が、ベース幅変調(アーリー電圧)を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(131)式で表され、同様の効果が得られる。

【0143】

また、図27は本発明の請求項6に記載されたMOS基準電圧回路の一実施例を示す回路図である。図27において、トランジスタM1、M2、抵抗 R_1 はMOS逆ワイドローカレントミラー回路を構成している。ここで、抵抗 R_C と容量 C_C はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたMOS基準電圧回路の一実施例を示す図21の回路において、自己バイアス方法を変更して、トランジスタM1、M2のドレイン電圧がほぼ等しくなるようにトランジスタM3を追加し、このトランジスタM3でトランジスタM5を駆動し、トランジスタM5とカレントミラー回路を構成しているトランジスタM6、M7、M8のコレクタ電流が、チャンネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(149)式で表され、同様の効果が得られる。

10

【0144】

同様に、図28は本発明の請求項6に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図28において、トランジスタQ1、Q2、抵抗 R_1 はバイポーラ永田カレントミラー回路を構成している。ここで、抵抗 R_C と容量 C_C はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたバイポーラ基準電圧回路の一実施例を示す図22の回路において、自己バイアス方法を変更して、トランジスタQ1、Q2のコレクタ電圧がほぼ等しくなるようにトランジスタQ3を追加し、このトランジスタQ3でトランジスタQ5を駆動し、トランジスタQ5とカレントミラー回路を構成しているトランジスタQ6、Q7、Q8のコレクタ電流が、ベース幅変調(アーリー電圧)を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(162)式で表され、同様の効果が得られる。

20

【0145】

また、図29は本発明の請求項6に記載されたMOS基準電圧回路の一実施例を示す回路図である。図29において、トランジスタM1、M2、抵抗 R_1 はMOS永田カレントミラー回路を構成している。ここで、抵抗 R_C と容量 C_C はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたMOS基準電圧回路の一実施例を示す図23の回路において、自己バイアス方法を変更して、トランジスタM1、M2のドレイン電圧がほぼ等しくなるようにトランジスタM3を追加し、このトランジスタM3でトランジスタM5を駆動し、トランジスタM5とカレントミラー回路を構成しているトランジスタM6、M7、M8のコレクタ電流が、チャンネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(178)式で表され、同様の効果が得られる。

30

【0146】

さらに、図30は本発明の請求項6に記載されたバイポーラ基準電圧回路の一実施例を示す回路図である。図30において、トランジスタQ1、Q2、抵抗 R_1 はバイポーラワイドローカレントミラー回路を構成している。ここで、抵抗 R_C と容量 C_C はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたバイポーラ基準電圧回路の一実施例を示す図24の回路において、自己バイアス方法を変更して、トランジスタQ1、Q2のコレクタ電圧がほぼ等しくなるようにトランジスタQ3を追加し、このトランジスタQ3でトランジスタQ5を駆動し、トランジスタQ5とカレントミラー回路を構成しているトランジスタQ6、Q7、Q8のコレクタ電流が、ベース幅変調(アーリー電圧)を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(191)式で表され、同様の効果が得られる。

40

【0147】

また、図31は本発明の請求項6に記載されたCMOS基準電圧回路の一実施例を示す回

50

路図である。図31において、トランジスタM1、M2、抵抗R1はCMOSワイドローカレントミラー回路を構成している。ここで、抵抗 R_c と容量 C_c はそれぞれ位相補償用の抵抗と容量である。この回路は、本発明の請求項5に記載されたMOS基準電圧回路の一実施例を示す図25の回路において、自己バイアス方法を変更して、トランジスタM1、M2のドレイン電圧がほぼ等しくなるようにトランジスタM3を追加し、このトランジスタM3でトランジスタM5を駆動し、トランジスタM5とカレントミラー回路を構成しているトランジスタM6、M7、M8のコレクタ電流が、チャンネル長幅変調を受けずに影響が少なくなるように考慮している。したがって、得られる基準電圧 V_{REF} は、同様に、(207)式で表され、同様の効果が得られる。

【0148】

また、自己バイアス回路を起動するためにはスタートアップ回路が必要であるが、これまでの動作説明では説明を簡略化するために省いてある。例えば、簡単なスタートアップ回路としては、本発明と同一発明者による特開平8-3114561号公報が知られている。

【0149】

【発明の効果】

以上説明したように、本発明の基準電流回路によれば、温度に比例する電流値を出力するアーリー電圧に依存しない高精度な基準電流回路を実現することができる。その理由は、基準電流回路内に負帰還電流ループを形成し、安定動作しうるPTATカレントソースを構成し、非線形カレントミラー回路を構成する2つのトランジスタのコレクタ(ドレイン)電圧を一定値にしているからである。また、本発明の基準電流回路によれば、任意の温度特性を持つ任意の電流値を出力する基準電流回路を実現することができる。その理由は、PTATカレントソースの温度に比例する電流と負の温度特性を持つトランジスタの $V_{BE}(V_{GS})$ に比例する電流を加算して基準電流出力を得ているからである。さらに、本発明の基準電流回路によれば、回路の動作電圧を1V以下にすることができる。その理由は、トランジスタ1段をカレントミラー回路で駆動する回路構成で基準電流回路を実現し、縦積み回路を少なくしているからである。

【0150】

次に、本発明の基準電圧回路によれば、温度に比例する出力電流を、抵抗(R_2)を介してダイオード接続されたトランジスタと並列接続された抵抗(R_3)とで共有することによって温度特性を相殺し、従来の基準電圧回路の出力電圧の $R_3 / (R_2 + R_3)$ 倍(但し、 $R_3 / (R_2 + R_3) < 1$)の出力電圧を得ているので、温度特性を持たない1.2V以下の出力電圧を持つ基準電圧回路を実現することができる。また、本発明の基準電圧回路によれば、オペアンプを用いずにカレントミラー回路で実現しているため、電源電圧が1V程度から動作する基準電圧回路を実現することができる。さらに、本発明の基準電圧回路によれば、非線形カレントミラー回路を構成する2つのトランジスタのコレクタ(またはドレイン)電圧を一定値にしているため、ベース幅変調(アーリー電圧)やチャンネル長幅変調に依存しない高精度な基準電圧回路を実現することができる。

【図面の簡単な説明】

【図1】 本発明の請求項1に記載の高精度バイポーラPTAT基準電流回路であり、高精度バイポーラ自己バイアス永田基準電流回路を用いた回路例を示す。

【図2】 バイポーラ永田カレントミラー回路の入出力特性である。

【図3】 本発明の請求項1に記載の高精度CMOSPTAT基準電流回路であり、高精度CMOS自己バイアス永田基準電流回路を用いた回路例を示す。

【図4】 MOS永田カレントミラー回路の入出力特性である。

【図5】 トランスコンダクタンス・パラメータの逆数 $1 /$ の温度特性図である。

【図6】 本発明の請求項1に記載の高精度CMOSPTAT基準電流回路であり、高精度CMOS自己バイアス逆ワイドローカレントミラー基準電流回路を用いた回路例を示す。

【図7】 MOS逆ワイドローカレントミラー回路の入出力特性である。

【図8】 本発明の請求項1に記載の高精度バイポーラPTAT基準電流回路であり、高精度バイポーラ自己バイアスワイドローカレントミラー基準電流回路を用いた回路例を示す。

10

20


30

40


50

- 【図 9】 バイポーラワイドローカレントミラー回路の入出力特性である。
- 【図 10】 本発明の請求項 1 に記載の高精度 CMOSPTAT 基準電流回路であり、高精度 CMOS 自己バイアスワイドロー基準電流回路を用いた回路例を示す。
- 【図 11】 MOSワイドローカレントミラー回路の入出力特性である。
- 【図 12】 本発明の請求項 2 に記載のバイポーラ基準電流回路であり、バイポーラ逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 13】 本発明の請求項 2 に記載の CMOS 基準電流回路であり、CMOS 逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 14】 本発明の請求項 2 に記載のバイポーラ基準電流回路であり、バイポーラ永田基準電流回路を用いた回路例を示す。 10
- 【図 15】 本発明の請求項 2 に記載の CMOS 基準電流回路であり、CMOS 永田基準電流回路を用いた回路例を示す。
- 【図 16】 本発明の請求項 2 に記載のバイポーラ基準電流回路であり、バイポーラワイドロー基準電流回路を用いた回路例を示す。
- 【図 17】 本発明の請求項 2 に記載の CMOS 基準電流回路であり、CMOSワイドロー基準電流回路を用いた回路例を示す。
- 【図 18】 従来の高精度バイポーラ PTAT 基準電流回路であり、高精度バイポーラ自己バイアス逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 19】 従来バイポーラ逆ワイドローカレントミラー回路の入出力特性である。
- 【図 20】 本発明の請求項 5 に記載のバイポーラ基準電圧回路であり、バイポーラ自己 20
バイアス逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 21】 本発明の請求項 5 に記載の CMOS 基準電圧回路であり、CMOS 自己バイアス逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 22】 本発明の請求項 5 に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス永田ワイドロー基準電流回路を用いた回路例を示す。
- 【図 23】 本発明の請求項 5 に記載の CMOS 基準電圧回路であり、CMOS 自己バイアス永田ワイドロー基準電流回路を用いた回路例を示す。
- 【図 24】 本発明の請求項 5 に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアスワイドロー基準電流回路を用いた回路例を示す。
- 【図 25】 本発明の請求項 5 に記載の CMOS 基準電圧回路であり、CMOS 自己バイ 30
アスワイドロー基準電流回路を用いた回路例を示す。
- 【図 26】 本発明の請求項 6 に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 27】 本発明の請求項 6 に記載の CMOS 基準電圧回路であり、CMOS 自己バイアス逆ワイドロー基準電流回路を用いた回路例を示す。
- 【図 28】 本発明の請求項 6 に記載のバイポーラ基準電圧回路であり、バイポーラ自己バイアス永田ワイドロー基準電流回路を用いた回路例を示す。
- 【図 29】 本発明の請求項 6 に記載の CMOS 基準電圧回路であり、CMOS 自己バイアス永田ワイドロー基準電流回路を用いた回路例を示す。
- 【図 30】 本発明の請求項 6 に記載のバイポーラ基準電圧回路であり、バイポーラ自己 40
バイアスワイドロー基準電流回路を用いた回路例を示す。
- 【図 31】 本発明の請求項 6 に記載の CMOS 基準電圧回路であり、CMOS 自己バイアスワイドロー基準電流回路を用いた回路例を示す。
- 【図 32】 従来オペアンプを用いた基準電圧回路である。
- 【符号の説明】
- Q 1 ~ Q 8、M 1 ~ M 8 トランジスタ
- R 1 ~ R 4 抵抗
- R_c 抵抗
- C_c コンデンサ


【 図 1 】




【 図 3 】




【 図 2 】




【 図 4 】




【 図 5 】




【 図 7 】




【 図 6 】




【 図 8 】




【 図 9 】




【 図 1 1 】




【 図 1 0 】




【 図 1 2 】




【 図 1 3 】




【 図 1 5 】




【 図 1 4 】




【 図 1 6 】




【 図 17 】




【 図 18 】




【 図 21 】




【 図 22 】




【 図 19 】




【 図 20 】




【 図 23 】




【 図 24 】




【 25 】




【 27 】




【 26 】




【 28 】




【 29 】




【 30 】



【 図 3 1 】



【 図 3 2 】



フロントページの続き

審査官 米山 毅

- (56)参考文献 特開平08 - 314561 (JP, A)
特開平08 - 321732 (JP, A)
特開平08 - 069335 (JP, A)
特開平09 - 128077 (JP, A)
特開平11 - 305854 (JP, A)
特開昭60 - 250417 (JP, A)
実開昭62 - 169818 (JP, U)
特開2000 - 172353 (JP, A)
特開平07 - 191769 (JP, A)
特開2000 - 222054 (JP, A)
特開平08 - 339232 (JP, A)
特開平09 - 237127 (JP, A)
木村 克治, 携帯無線端末のCMOS化のためのアナログ回路設計技術, 日本, 株式会社トリケ
ップス, 1999年12月16日, 139 - 149

(58)調査した分野(Int.Cl.⁷, DB名)

G05F 1/00-7/00