

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015 年 11 月 26 日(26.11.2015)




(10) 国際公開番号

WO 2015/178334 A1

- (51) 国際特許分類:
G09F 9/30 (2006.01) G02F 1/1368 (2006.01)
G02F 1/1345 (2006.01) G09F 9/00 (2006.01)
- (21) 国際出願番号: PCT/JP2015/064153
- (22) 国際出願日: 2015 年 5 月 18 日(18.05.2015)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2014-105833 2014 年 5 月 22 日(22.05.2014) JP
- (71) 出願人: シャープ株式会社(SHARP KABUSHIKI KAISHA) [JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号 Osaka (JP).
- (72) 発明者: 吉田 昌弘(YOSHIDA, Masahiro). 小笠原 功(OGASAWARA, Isao). 三村 泰裕(MIMURA, Yasuhiro).
- (74) 代理人: 島田 明宏(SHIMADA, Akihiro); 〒6340078 奈良県橿原市八木町 1 丁目 1 0 番 3 号 萬盛庵ビル 島田特許事務所 Nara (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
- 添付公開書類:
— 国際調査報告 (条約第 21 条(3))

(54) Title: ACTIVE-MATRIX SUBSTRATE AND DISPLAY DEVICE

(54) 発明の名称: アクティブマトリクス基板および表示装置



(57) Abstract: Lead-out wires (27a through 27f) that are connected to data wires pass through, in a column direction, an inspection region that is set outside a display region of an active-matrix substrate. An inspection control wire (31) and six inspection signal wires (32a through 32f) extend in a row direction. In accordance with signals conveyed via the inspection control wire, inspection TFTs (51a through 51f) control the conduction states between the lead-out wires and the corresponding inspection signal wires. In the inspection region, three of the six inspection signal wires are laid out on one side of the inspection control wire, and the other three are laid out on the other side of the inspection control wire. One of each pair of adjacent lead-out wires is connected to one of the former inspection signal wires via an inspection TFT (51a, 51c, 51e), and the other lead-out wires are each connected to one of the latter inspection signal wires via an inspection TFT (51b, 51d, 51f). This reduces wire breakage, leakage currents, and brightness unevenness in an inspection screen.

(57) 要約: アクティブマトリクス基板の表示領域外に設定された検査用領域内を、データ線に接続される引き出し線(27a~27f)は列方向に通過し、検査用制御線(31)と6本の検査用信号線(32a~32f)は行方向に延伸する。検査用TFT(51a~51f)は、検査用制御線上の信号に従い、引き出し線とこれに対応する検査用信号線との導通状態を制御する。検査用領域内では、6本の検査用信号線のうち3本は検査用制御線の一方の側に配置され、残り3本は検査用制御線他方の側に配置される。隣接する2本の引き出し線のうち一方は検査用TFT(51a、51c、51e)を介して前者の検査用信号線に接続され、他方は検査用TFT(51b、51d、51f)を介して後者の検査用信号線に接続される。これにより、断線やリーク電流や検査用画面の輝度むらを抑制する。

WO 2015/178334 A1

明 細 書

発明の名称： アクティブマトリクス基板および表示装置

技術分野

[0001] 本発明は、アクティブマトリクス基板、および、これを備えた表示装置に関する。

背景技術

[0002] 液晶表示装置は、薄型、軽量、低消費電力の表示装置として広く利用されている。液晶表示装置に含まれる液晶パネルは、アクティブマトリクス基板と対向基板を貼り合わせ、2枚の基板の間に液晶を封入した構造を有する。アクティブマトリクス基板には、複数の走査線、複数のデータ線、および、複数の画素回路が形成される。また、液晶表示装置のサイズを小さくする方法として、アクティブマトリクス基板に走査線駆動回路を一体に形成する方法や、アクティブマトリクス基板にデータ線駆動回路を実装する方法が知られている。

[0003] 液晶パネルの製造工程では、液晶パネルの検査が行われる。液晶パネルの検査は、例えば、仕掛品や完成品の液晶パネルに外部から検査用信号を供給し、そのときに表示される検査用画面を確認することにより行われる。液晶パネルの検査については、例えば特許文献1に、走査線などの短絡や断線を検出するために、4本の検査配線と複数の検査用スイッチング素子を備えたアクティブマトリクス基板が記載されている。

先行技術文献

特許文献

[0004] 特許文献1：国際公開第2009／113669号公報

発明の概要

発明が解決しようとする課題

[0005] スマートフォンやタブレットPCなどに用いられる高精細かつ狭額縁の液晶パネルでは、データ線に接続される引き出し線の一部を2層の配線層に交

互に形成する場合がある。この場合、画素回路に割り当てられた基本色の数の2倍の検査用信号線（例えば、RGB方式の液晶パネルでは6本の検査用信号線）をアクティブマトリクス基板に形成すれば、液晶パネルの検査を簡単に高い精度で行うことができる。例えば、同じ配線層に形成された引き出し線のうちで隣接する引き出し線間のリーク電流を容易に検出することができる。しかしながら、特段の工夫を行うことなくアクティブマトリクス基板に多数の検査用信号線を形成すると、断線やリーク電流が発生しやすく、検査用画面に輝度むらが発生するという問題が起こる。

[0006] それ故に、本発明は、断線やリーク電流や検査用画面の輝度むらを抑制したアクティブマトリクス基板、および、これを備えた表示装置を提供することを目的とする。

課題を解決するための手段

[0007] 本発明の第1の局面は、表示領域内に2次元状に配置された複数の画素回路と、

前記表示領域内を第1方向に延伸する複数の走査線と、

前記表示領域内を第2方向に延伸する複数のデータ線と、

前記データ線に接続され、前記表示領域外に設定された回路領域内を前記第2方向に通過する複数の引き出し線と、

前記回路領域内を前記第1方向に延伸する制御線と、

前記回路領域内を前記第1方向に延伸する複数の信号線と、

前記回路領域内に配置され、前記制御線上の信号に従い、前記引き出し線と当該引き出し線に対応する信号線との導通状態を制御する複数のスイッチング素子とを備え、

前記複数の信号線は、前記回路領域内で前記制御線の一方の側に配置された第1信号線と、前記回路領域内で前記制御線他方の側に配置された第2信号線とを含み、

隣接する2本の引き出し線のうち一方は前記スイッチング素子を介して前記第1信号線に接続され、他方は前記スイッチング素子を介して前記第2信

号線に接続されていることを特徴とする。

- [0008] 本発明の第2の局面は、本発明の第1の局面において、
前記制御線と前記信号線は前記走査線と同じ配線層に形成され、
前記スイッチング素子を介して前記第2信号線に接続される引き出し線は
前記データ線と同じ配線層に形成され、
前記スイッチング素子を介して前記第1信号線に接続される引き出し線は
、前記走査線と同じ配線層に形成された部分と前記データ線と同じ配線層に
形成された部分とを有し、前記回路領域内では前記データ線と同じ配線層に
形成されていることを特徴とする。
- [0009] 本発明の第3の局面は、本発明の第2の局面において、
前記引き出し線は、前記回路領域を挟んで前記表示領域の反対側に設定さ
れたファンアウト領域では扇状に配置されており、
前記スイッチング素子を介して前記第1信号線に接続される引き出し線は
、前記ファンアウト領域内では前記走査線と同じ配線層に形成されているこ
とを特徴とする。
- [0010] 本発明の第4の局面は、本発明の第2の局面において、
前記引き出し線は、前記表示領域と前記回路領域の間に設定されたファン
アウト領域では扇状に配置されており、
前記スイッチング素子を介して前記第1信号線に接続される引き出し線は
、前記ファンアウト領域内では前記走査線と同じ配線層に形成されているこ
とを特徴とする。
- [0011] 本発明の第5の局面は、本発明の第1の局面において、
前記制御線と前記信号線は前記走査線と同じ配線層に形成され、
前記引き出し線は前記データ線と同じ配線層に形成されていることを特徴
とする。
- [0012] 本発明の第6の局面は、本発明の第5の局面において、
前記引き出し線は、前記表示領域と前記回路領域の間に設定されたファン
アウト領域では扇状に配置されていることを特徴とする。

- [0013] 本発明の第7の局面は、本発明の第1の局面において、
前記第1信号線の本数、および、前記第2信号線の本数は、前記画素回路に割り当てられた基本色の数に等しいことを特徴とする。
- [0014] 本発明の第8の局面は、本発明の第1の局面において、
前記第1信号線は前記回路領域の前記第2方向に延伸する一方の辺と交差し、
前記第2信号線は前記回路領域の前記第2方向に延伸する他方の辺と交差することを特徴とする。
- [0015] 本発明の第9の局面は、本発明の第1の局面において、
前記スイッチング素子は、前記制御線と重なる位置に形成されていることを特徴とする。
- [0016] 本発明の第10の局面は、本発明の第9の局面において、
前記制御線は、前記回路領域内では、前記スイッチング素子と前記スイッチング素子間の隙間とを含む領域に対応した線状形状を有することを特徴とする。
- [0017] 本発明の第11の局面は、本発明の第9の局面において、
前記制御線は、前記回路領域内では、前記スイッチング素子を含み、前記スイッチング素子間の隙間を含まない領域に対応した切り欠き付き線状形状を有することを特徴とする。
- [0018] 本発明の第12の局面は、本発明の第9の局面において、
前記スイッチング素子は、複数のグループに分類され、グループごとに前記第1方向に並べて配置され、
前記制御線は、前記回路領域内では前記スイッチング素子の各グループに対応した線状形状を有する複数の部分配線を含むことを特徴とする。
- [0019] 本発明の第13の局面は、本発明の第1の局面において、
前記スイッチング素子は、当該スイッチング素子に接続される引き出し線の一方の側と他方の側に交互に配置されていることを特徴とする。
- [0020] 本発明の第14の局面は、本発明の第1の局面において、

前記回路領域は、対向領域内に設定されていることを特徴とする。

[0021] 本発明の第15の局面は、本発明の第1の局面において、

前記回路領域は対向領域外に設定されており、

前記回路領域を遮光する遮光部材をさらに備えていることを特徴とする。

[0022] 本発明の第16の局面は、本発明の第1～第15のいずれかの局面に係るアクティブマトリクス基板と、

前記アクティブマトリクス基板に対向する対向基板とを備えた、表示装置である。

発明の効果

[0023] 本発明の第1の局面によれば、複数の信号線は回路領域内では制御線の一方の側と他方の側に分けて配置され、隣接する2本の引き出し線はそれぞれ制御線の異なる側に配置された2本の信号線にスイッチング素子を介して接続される。したがって、回路領域内で配線の幅を細くしたり、ピッチを狭くしたりすることなく、配線を所定の範囲内にレイアウトし、回路領域内で発生する断線やリーク電流を抑制することができる。また、制御線に最も近い信号線と制御線から最も遠い信号線との間で他の配線との交差回数の差が小さくなり、信号線上の信号が鈍る程度の差が小さくなるので、制御線と信号線を用いて検査を行うときに検査用画面に発生する輝度むらを抑制することができる。

[0024] 本発明の第2の局面によれば、引き出し線の一部を2層の配線層に交互に形成したアクティブマトリクス基板について、第1の局面の効果を奏することができる。

[0025] 本発明の第3の局面によれば、回路領域を挟んで表示領域の反対側にファンアウト領域を有し、ファンアウト領域内では引き出し線を2層の配線層に交互に形成したアクティブマトリクス基板について、第1の局面の効果を奏することができる。

[0026] 本発明の第4の局面によれば、表示領域と回路領域の間にファンアウト領域を有し、ファンアウト領域内では引き出し線を2層の配線層に交互に形成

したアクティブマトリクス基板について、第１の局面の効果を奏することができる。また、ファンアウト領域内の引き出し線の断線や短絡を検出できるので、アクティブマトリクス基板の検査精度を高くすることができる。

[0027] 本発明の第５の局面によれば、引き出し線をデータ線と同じ配線層に形成したアクティブマトリクス基板について、第１の局面の効果を奏することができる。

[0028] 本発明の第６の局面によれば、表示領域と回路領域の間にファンアウト領域を有するアクティブマトリクス基板について、第１の局面の効果を奏することができる。また、ファンアウト領域内の引き出し線の断線や短絡を検出できるので、アクティブマトリクス基板の検査精度を高くすることができる。

[0029] 本発明の第７の局面によれば、画素回路に割り当てられた基本色の数の２倍の信号線を有するアクティブマトリクス基板について、第１の局面の効果を奏することができる。

[0030] 本発明の第８の局面によれば、信号線を回路領域の第２方向に延伸する２辺から分けて引き出すことにより、第１信号線に接続される端子と第２信号線に接続される端子とを離れた位置に配置するなど、端子の配置位置を高い自由度で決定することができる。

[0031] 本発明の第９または第１０の局面によれば、信号線を用いてスイッチング素子を遮光し、スイッチング素子の誤動作を防止することができる。

[0032] 本発明の第１１または第１２の局面によれば、制御線と引き出し線との交差部分の面積を小さくし、制御線やデータ線上の信号の鈍りを抑制することができる。

[0033] 本発明の第１３の局面によれば、回路領域内のレイアウトを好適に行うことにより、回路領域内での引き出し線の屈折回数を減らし、引き出し線の断線やリーク電流を抑制することができる。

[0034] 本発明の第１４の局面によれば、対向領域内で表示領域外に回路領域を設定した場合には、対向基板に形成されるブラックマスクを用いてスイッチン

グ素子を遮光し、スイッチング素子の誤動作を防止することができる。

[0035] 本発明の第15の局面によれば、対向領域外に回路領域を設定した場合には、遮光部材を用いてスイッチング素子を遮光し、スイッチング素子の誤動作を防止することができる。

[0036] 本発明の第16の局面によれば、断線やリーク電流や検査用画面の輝度むらを抑制したアクティブマトリクス基板を用いて、信頼性の高い表示装置を提供することができる。

図面の簡単な説明

[0037] [図1]本発明の第1の実施形態に係るアクティブマトリクス基板を備えた液晶表示装置の構成を示すブロック図である。

[図2]本発明の第1の実施形態に係るアクティブマトリクス基板の平面図である。

[図3]図2に示すアクティブマトリクス基板の検査用領域を通過する配線を示す図である。

[図4]図2に示すアクティブマトリクス基板の引き出し線を示す図である。

[図5]図2に示すアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図6]図5に示す部分の等価回路図である。

[図7]図5のA-A'線断面図である。

[図8]図5のA-A'線断面図の他の例である。

[図9]比較例に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図10]第1の実施形態の第1変形例に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図11]第1の実施形態の第2変形例に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図12]本発明の第2の実施形態に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図13]図 1 2 に示す部分の等価回路図である。

[図14]本発明の第 3 の実施形態に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。

[図15]図 1 4 に示す部分の等価回路図である。

[図16]本発明の第 4 の実施形態に係るアクティブマトリクス基板の平面図である。

[図17]第 4 の実施形態の変形例に係るアクティブマトリクス基板の引き出し線を示す図である。

発明を実施するための形態

[0038] (第 1 の実施形態)

図 1 は、本発明の第 1 の実施形態に係るアクティブマトリクス基板を備えた液晶表示装置の構成を示すブロック図である。図 1 に示す液晶表示装置 1 は、液晶パネル 2、表示制御回路 3、走査線駆動回路 4、データ線駆動回路 5、および、バックライト 6 を備えている。以下、 m および n は 2 以上の整数、 i は 1 以上 m 以下の整数、 j は 1 以上 n 以下の整数であるとする。

[0039] 液晶パネル 2 は、アクティブマトリクス基板 10 と対向基板 7 を貼り合わせ、2 枚の基板の間に液晶（図示せず）を挟み込んだ構造を有する。アクティブマトリクス基板 10 には、 m 本の走査線 $G_1 \sim G_m$ 、 n 本のデータ線 $S_1 \sim S_n$ 、および、 $(m \times n)$ 個の画素回路 21 が形成される。アクティブマトリクス基板 10 には、走査線駆動回路 4 が画素回路 21 などと共に一体に形成され、データ線駆動回路 5 として機能する半導体チップが実装される。

[0040] 以下、走査線が延伸する方向（図面では水平方向）を行方向、行方向に直交する方向を列方向という。走査線 $G_1 \sim G_m$ は、行方向に延伸し、互いに平行に配置される。データ線 $S_1 \sim S_n$ は、列方向に延伸し、互いに平行に配置される。走査線 $G_1 \sim G_m$ とデータ線 $S_1 \sim S_n$ は、 $(m \times n)$ 箇所 で交差する。 $(m \times n)$ 個の画素回路 21 は、走査線 $G_1 \sim G_m$ とデータ線 $S_1 \sim S_n$ の交差点に対応して 2 次元状に配置される。

- [0041] 画素回路21は、Nチャネル型の薄膜トランジスタ（Thin Film Transistor：以下、TFTという）22と画素電極23を含んでいる。i行j列目の画素回路21に含まれるTFT22のゲート端子は走査線Giに接続され、一方の導通端子はデータ線Sjに接続され、他方の導通端子は画素電極23に接続される。
- [0042] 対向基板7に対向電極（図示せず）が形成される場合には、画素電極23と対向電極によって液晶容量が形成される。アクティブマトリクス基板10に共通電極（図示せず）が形成される場合には、画素電極23と共通電極によって液晶容量が形成される。バックライト6は、液晶パネル2の背面側に配置され、液晶パネル2の背面に光を照射する。
- [0043] 表示制御回路3は、走査線駆動回路4に対して制御信号C1を出力し、データ線駆動回路5に対して制御信号C2とデータ信号D1を出力する。走査線駆動回路4は、制御信号C1に基づき走査線G1～Gmを駆動する。データ線駆動回路5は、制御信号C2とデータ信号D1に基づき、データ線S1～Snを駆動する。より詳細には、走査線駆動回路4は、各水平期間において、走査線G1～Gmの中から1本の走査線を選択し、選択した走査線にオン電圧（TFT22がオン状態になる電圧）を印加する。データ線駆動回路5は、各水平期間において、データ線S1～Snに対してデータ信号D1に応じたn個のデータ電圧をそれぞれ印加する。これにより1水平期間内にn個の画素回路21が選択され、選択されたn個の画素回路21にn個のデータ電圧がそれぞれ書き込まれる。
- [0044] 画素回路21には、赤、緑、および、青の3種類の基本色のうちのいずれかが割り当てられる。（m×n）個の画素回路21は、列ごとに、赤に対応した赤画素回路、緑に対応した緑画素回路、および、青に対応した青画素回路に分類される。これに対応して、データ線S1～Snは、配置順に、赤画素回路に接続される赤データ線、緑画素回路に接続される緑データ線、および、青画素回路に接続される青データ線に分類される。例えば、データ線S1、S4、…は赤データ線、データ線S2、S5、…は緑データ線、データ

線 S 3、S 6、…は青データ線に分類される。

[0045] 図 2 は、アクティブマトリクス基板 10 の平面図である。図 2 に示すように、アクティブマトリクス基板 10 は、対向基板 7 に対向する対向領域 11 と対向基板 7 に対向しない非対向領域 12 とに分けられる。対向領域 11 には、画素回路を配置するための表示領域 13 が設定される。対向領域 11 から表示領域 13 を除いた部分を額縁領域 14 という。なお、図 2 では、アクティブマトリクス基板 10 に形成される要素のうち、本実施形態の特徴の理解に必要なでないものは適宜省略されている。

[0046] 表示領域 13 には、 $(m \times n)$ 個の画素回路（図示せず）、 m 本の走査線 24、および、 n 本のデータ線 25 が形成される。 $(m \times n)$ 個の画素回路は、表示領域 13 内に 2 次元状に配置される。 m 本の走査線 24 は、表示領域 13 内を行方向に延伸する。 n 本のデータ線 25 は、表示領域 13 内を列方向に延伸する。

[0047] 額縁領域 14 は、対向基板 7 に形成されるブラックマスク（図示せず）によって遮光される。額縁領域 14 には、表示領域 13 を囲む環状配線 26 が形成される。環状配線 26 は、対向電極、共通電極、あるいは、補助容量配線（図示せず）に接続される。環状配線 26 は、対向基板、対向電極、あるいは、補助容量配線に所定の電圧を印加するために設けられる。

[0048] 走査線駆動回路 4 は、額縁領域 14 に 2 個の部分に分けて形成される。より詳細には、走査線駆動回路 4 の一部（以下、第 1 走査線駆動部 4 a という）は表示領域 13 の列方向の一辺（図 2 では左辺）に沿って配置され、走査線駆動回路 4 の残部（以下、第 2 走査線駆動部 4 b という）は表示領域 13 の列方向の他辺（図 2 では右辺）に沿って配置される。奇数番目の走査線 24 の一端（図 2 では左端）は第 1 走査線駆動部 4 a に接続され、偶数番目の走査線 24 の一端（図 2 では右端）は第 2 走査線駆動部 4 b に接続される。表示制御回路 3 から出力された制御信号 C 1 に基づき、第 1 走査線駆動部 4 a は奇数番目の走査線 24 を駆動し、第 2 走査線駆動部 4 b は偶数番目の走査線 24 を駆動する。

- [0049] 非対向領域 1 2 には、データ線駆動回路 5 を実装するための実装領域 1 5 が設定される。実装領域 1 5 には、データ線駆動回路 5 の入力端子に接続される複数の接続端子 4 1 と、データ線駆動回路 5 の出力端子に接続される n 個の接続端子 4 2 とが形成される。非対向領域 1 2 の実装領域 1 5 以外の部分には、外部回路（例えば、フレキシブルプリント基板）に接続するための複数の外部端子 4 3 ～ 4 6 と、複数の検査用端子 4 7、4 8 とが形成される。外部端子 4 3 ～ 4 6 は、それぞれ、走査線駆動回路 4、接続端子 4 1、環状配線 2 6、および、検査用端子 4 7 に接続される。液晶表示装置 1 の使用時には、外部端子 4 6 に対して検査用 T F T（後述）がオフ状態になる電圧が印加される。
- [0050] n 本のデータ線 2 5 と n 個の接続端子 4 2 を接続するために、非対向領域 1 2 と額縁領域 1 4 には n 本の引き出し線 2 7 が形成される。引き出し線 2 7 の第 1 端（図 2 では下端）は、対応する接続端子 4 2 に接続される。引き出し線 2 7 の第 2 端は、対応するデータ線 2 5 に接続される。
- [0051] 額縁領域 1 4 の引き出し線 2 7 が形成される部分には、液晶パネル 2 の検査時にデータ線 2 5 に検査用信号を印加する回路を形成するための検査用領域 1 6 が設定される。検査用領域 1 6 は、額縁領域 1 4 に表示領域 1 3 の行方向の一辺（図 2 では下辺）に沿って設定される。また、非対向領域 1 2 と額縁領域 1 4 には、検査用領域 1 6 を通過する検査用制御線 3 1 と 6 本の検査用信号線 3 2 が形成される。
- [0052] 図 3 は、検査用領域 1 6 を通過する配線を示す図である。図 3 に示すように、検査用端子 4 7 は検査用制御線 3 1 に接続され、検査用端子 4 8 a ～ 4 8 f はそれぞれ検査用信号線 3 2 a ～ 3 2 f に接続される。 n 本の引き出し線 2 7 は、検査用領域 1 6 内を列方向に通過する。検査用制御線 3 1 と 6 本の検査用信号線 3 2 a ～ 3 2 f は、検査用領域 1 6 内を行方向に延伸し、検査用領域 1 6 内を行方向に通過する。なお、延伸とは、一直線に伸びること、および、副方向に屈折しながら、主方向に直線状に伸びることを意味するものとする。

- [0053] 検査用信号線 3 2 a、3 2 c、3 2 e は、検査用領域 1 6 内では検査用制御線 3 1 の一方の側（図面では下側）に、検査用制御線 3 1 から遠いものから 3 2 a、3 2 c、3 2 e の順に配置される。検査用信号線 3 2 b、3 2 d、3 2 f は、検査用領域 1 6 内では検査用制御線 3 1 の他方の側（図面では上側）に、検査用制御線 3 1 に近いものから 3 2 b、3 2 d、3 2 f の順に配置される。検査用端子 4 8 a、4 8 c、4 8 e は、実装領域 1 5 の行方向の一方の側（図 3 では右側）に、実装領域 1 5 に近いものから 4 8 a、4 8 c、4 8 e の順に配置される。検査用端子 4 7、4 8 b、4 8 d、4 8 f は、実装領域 1 5 の行方向の他方の側（図 3 では左側）に、実装領域 1 5 に近いものから 4 7、4 8 b、4 8 d、4 8 f の順に配置される。
- [0054] 検査用信号線 3 2 a、3 2 c、3 2 e は、検査用領域 1 6 の列方向に延伸する一方の辺（図面では右辺）と交差する。検査用信号線 3 2 a、3 2 c、3 2 e は、検査用領域 1 6 の右側から引き出され、検査用領域 1 6 の右側部分を通過して、実装領域 1 5 の右側に配置された検査用端子 4 8 a、4 8 c、4 8 e にそれぞれ接続される。検査用制御線 3 1 と検査用信号線 3 2 b、3 2 d、3 2 f は、検査用領域 1 6 の列方向に延伸する他方の辺（図面では左辺）と交差する。検査用制御線 3 1 と検査用信号線 3 2 b、3 2 d、3 2 f は、検査用領域 1 6 の左辺から引き出され、検査用領域 1 6 の左側を通過して、実装領域 1 5 の左側に配置された検査用端子 4 7、4 8 b、4 8 d、4 8 f にそれぞれ接続される。
- [0055] ESD（Electrostatic Discharge）対策のために、検査用信号線 3 2 a～3 2 f はダイオードリングを用いて互いに接続される。より詳細には、検査用信号線 3 2 a、3 2 c の間、検査用信号線 3 2 c、3 2 e の間、検査用信号線 3 2 b、3 2 d の間、および、検査用信号線 3 2 d、3 2 e の間には、それぞれ、2 個のダイオード 5 4 が逆向きに設けられる。また、検査用信号線 3 2 b は検査用領域 1 6 の右側まで延長され、検査用信号線 3 2 b の延長部分と検査用信号線 3 2 e の間に 2 個のダイオード 5 4 が逆向きに設けられる。なお、検査用信号線 3 2 d、3 2 f のいずれかを延長し、その延長部

分と検査用信号線 3 2 e の間に 2 個のダイオード 5 4 を逆向きに設けてもよい。

[0056] 図 2 に示すように、データ線 2 5 のピッチ（配置間隔）は、接続端子 4 2 のピッチよりも広い。引き出し線 2 7 の第 2 端におけるピッチを第 1 端におけるピッチよりも広くするために、2 個のファンアウト領域 1 7、1 8 が設定される。ファンアウト領域 1 7 は実装領域 1 5 と検査用領域 1 6 の間に設定され、ファンアウト領域 1 8 は検査用領域 1 6 と表示領域 1 3 の間に設定される。引き出し線 2 7 は、ファンアウト領域 1 7、1 8 内で扇状にレイアウトされる。より詳細には、引き出し線 2 7 は、ファンアウト領域 1 7、1 8 内では列方向に延伸するか、主に斜め方向に延伸する。典型的には、中央に近い引き出し線 2 7 は列方向に近い方向（列方向との間でなす角が小さい方向）に延伸し、中央から離れた引き出し線 2 7 は列方向から離れた方向（列方向との間でなす角が大きい方向）に延伸する。

[0057] なお、扇状にレイアウトする態様には、引き出し線 2 7 を配置順に 2 つのグループに分けたときに、第 1 グループ内の引き出し線のファンアウト領域内で斜め方向に延伸する部分（以下、斜め部分という）は互いに平行であり、斜め部分の一端にある屈折点が並ぶ方向と斜め部分の他端にある屈折点が並ぶ方向とが平行ではなく、かつ、第 2 グループ内の引き出し線についてもこれと同様である態様が含まれる。

[0058] アクティブマトリクス基板 1 0 の配線は、2 層の配線層のいずれかに形成される。以下、走査線 2 4 は第 1 配線層に形成され、データ線 2 5 は第 2 配線層に形成されとする。検査用制御線 3 1 と検査用信号線 3 2 は、走査線 2 4 と同じく第 1 配線層に形成される。引き出し線 2 7 は、データ線 2 5 と同じく第 2 配線層に形成されたものと、第 1 配線層に形成された部分および第 2 配線層に形成された部分を有するものとに分類される。

[0059] 図 4 は、引き出し線 2 7 を示す図である。図 4 において、太破線は第 1 配線層に形成された配線を表し、太実線は第 2 配線層に形成された配線を表す。引き出し線 2 7 の屈折点のうち第 1 端側（接続端子 4 2 側）から数えて 2

番目のものと検査用領域 16 との間に点 X 1 を設定したとき、引き出し線 27 は、第 1 端から点 X 1 までの第 1 部分 28 と、点 X 1 から第 2 端までの第 2 部分 29 とに分けられる。

[0060] 引き出し線 27 の第 2 部分 29 のピッチは広い。そこで、データ線 25 との接続を容易にするために、引き出し線 27 の第 2 部分 29 は、データ線 25 と同じく第 2 配線層に形成される。これに対して、引き出し線 27 の第 1 部分 28 のピッチは狭い。隣接する配線を同じ配線層に狭いピッチで形成すると、配線の短絡が発生しやすくなる。そこで、引き出し線 27 の第 1 部分 28 は、配置順に第 1 配線層と第 2 配線層に交互に形成される。例えば、奇数番目の引き出し線 27 の第 1 部分 28 は第 1 配線層に形成され、偶数番目の引き出し線 27 の第 1 部分 28 は第 2 配線層に形成される。引き出し線 27 の第 1 部分 28 が第 1 配線層に形成されている場合、引き出し線 27 の点 X 1 の位置に第 1 部分 28 と第 2 部分 29 を接続するコンタクト 52（図面では白丸で示す）が形成される。引き出し線 27 の第 1 部分 28 を 2 層の配線層に交互に形成することにより、隣接する 2 本の引き出し線 27 の第 1 部分 28 を接近させて、あるいは、一部を重ねて配置することができる。

[0061] 引き出し線 27 は、第 1 配線層に形成された第 1 部分を有するものと、第 2 配線層に形成された第 1 部分を有するものの 2 種類に分類される。データ線 25 は、赤データ線、緑データ線、および、青データ線の 3 種類に分類される。両者を組み合わせて、引き出し線 27 は、以下の 6 種類に分類される。

（１）第 1 配線層に形成された第 1 部分を有し、青データ線に接続されたもの

（２）第 2 配線層に形成された第 1 部分を有し、赤データ線に接続されたもの

（３）第 1 配線層に形成された第 1 部分を有し、緑データ線に接続されたもの

（４）第 2 配線層に形成された第 1 部分を有し、青データ線に接続されたもの

もの

(5) 第1配線層に形成された第1部分を有し、赤データ線に接続されたもの

(6) 第2配線層に形成された第1部分を有し、緑データ線に接続されたもの

以下、これら6種類の引き出し線27を順に第1～第6引き出し線という。第1～第6引き出し線は、それぞれ、検査用信号線32a～32fに対応する。

[0062] 図5は、検査用領域16とその近傍のレイアウト図である。図5には、引き出し線27a～27f、検査用制御線31、検査用信号線32a～32f、検査用TF T51a～51f、および、コンタクト52a、52c、52e、53a～53fが記載されている。引き出し線27a～27fは、それぞれ、上記第1～第6引き出し線である。引き出し線27a、27c、27eの第1部分には、参照符号28a、28c、28eがそれぞれ付されている。図6は、図5に示す部分の等価回路図である。

[0063] 引き出し線27a～27fは、検査用領域16内では第2配線層に形成され、検査用領域16内を屈折しながら列方向に通過する。検査用制御線31と検査用信号線32a～32fは、第1配線層に形成され、検査用領域16内を行方向に延伸する。検査用信号線32a、32c、32eは、検査用領域16内では検査用制御線31の一方の側（図面では下側）に配置される。検査用信号線32b、32d、32fは、検査用領域16内では検査用制御線31の他方の側（図面では上側）に配置される。

[0064] 引き出し線27a～27fと検査用制御線31の交点近傍には、それぞれ、検査用TF T51a～51fが形成される。検査用TF T51は、3個のゲート端子、3個の第1導通端子（図5では左側の端子）、および、3個の第2導通端子を有する。第1導通端子と対になる第2導通端子とは、行方向に並べて配置される。

[0065] 検査用TF T51a～51fのゲート端子は、検査用制御線31に接続さ

れる。検査用TF T 5 1 a～5 1 fの第1導通端子は、それぞれ、引き出し線2 7 a～2 7 fに接続される。検査用TF T 5 1 a～5 1 fの第2導通端子は、それぞれ、列方向に延伸する接続配線とコンタクト5 3 a～5 3 fを介して検査用信号線3 2 a～3 2 fに接続される。コンタクト5 3 a、5 3 c、5 3 eは、検査用信号線3 2 a、3 2 c、3 2 eと共に検査用制御線3 1の一方の側に設けられる。コンタクト5 3 b、5 3 d、5 3 fは、検査用信号線3 2 b、3 2 d、3 2 fと共に検査用制御線3 1の他方の側に設けられる。検査用TF T 5 1 a～5 1 fは、検査用領域1 6内に配置され、検査用制御線3 1上の信号に従い、引き出し線2 7 a～2 7 fと当該引き出し線に対応する検査用信号線3 2 a～3 2 fとの導通状態を制御するスイッチング素子として機能する。

[0066] 検査用領域1 6内で検査用制御線3 1の一方の側に配置された検査用信号線3 2 a、3 2 c、3 2 eを第1検査用信号線といい、検査用領域1 6内で検査用制御線3 1の他方の側に配置された検査用信号線3 2 b、3 2 d、3 2 fを第2検査用信号線という。アクティブマトリクス基板1 0では、隣接する2本の引き出し線2 7のうち一方は検査用TF T 5 1を介して第1検査用信号線に接続され、他方は検査用TF T 5 1を介して第2検査用信号線に接続されている。

[0067] 図5に示すように、検査用制御線3 1は、検査用TF T 5 1と重なる位置に形成されている。検査用制御線3 1は、検査用領域1 6内では、検査用TF T 5 1と検査用TF T 5 1間の隙間とを含む領域に対応した線状形状を有する。検査用TF T 5 1 a～5 1 fは、それぞれ、当該検査用TF Tに接続される引き出し線2 7 a～2 7 fの同じ側（図5では右側）に配置されている。隣接する2本の引き出し線2 7の間には、検査用TF T 5 1が1個ずつ配置されている。

[0068] 図7は、図5のA－A'線断面図である。図7に示すように、ガラス基板6 1上には検査用制御線6 2、ゲート絶縁膜6 3、半導体層6 4、チャネル保護膜6 5、導通電極6 6、および、第1～第3の保護膜6 7～6 9が順に

形成される。検査用制御線 6 2 は、金属材料を用いて第 1 配線層に形成される。ゲート絶縁膜 6 3 には、例えば、窒化シリコン (SiN_x) や酸化シリコン (SiO_2) やこれらの積層膜などが用いられる。半導体層 6 4 は、例えば、インジウム－ガリウム－亜鉛酸化物である IGO などの酸化物半導体や、アモルファスシリコンなどを用いて形成される。チャネル保護膜 6 5 は、例えば、窒化シリコンや酸化シリコンを用いて形成される。導通電極 6 6 は、金属材料を用いて第 2 配線層に形成される。第 1 の保護膜 6 7 は、例えば、窒化シリコンや酸化シリコンなどを用いて形成される。第 2 の保護膜 6 8 は、有機高分子化合物を用いて形成された有機膜である。第 3 の保護膜 6 9 は、例えば、窒化シリコンなどを用いて形成される。なお、チャネル保護膜 6 5 は必ずしも設ける必要はない。

[0069] また、図 8 に示すように、第 2 の保護膜 6 8 と第 3 の保護膜 6 9 の間に、透明電極 7 1 と遮光膜 7 2 を設けてもよい。透明電極 7 1 は、例えば、酸化インジウムスズ (ITO) や酸化インジウム亜鉛 (IZO) などを用いて形成される。遮光膜 7 2 は、銅、モリブデン、アルミニウム、これらの合金、あるいは、これらの積層膜を用いて形成される。なお、図 8 では透明電極 7 1 の上に遮光膜 7 2 を設けることとしたが、遮光膜 7 2 の上に透明電極 7 1 を設けてもよい。また、透明電極 7 1 は必ずしも設ける必要はない。

[0070] アクティブマトリクス基板 10 を含む液晶パネル 2 の検査時には、走査線駆動回路 4 に対して外部端子 4 3 経由で制御信号 C 1 を供給することにより、すべての走査線 2 4 にオン電圧が印加され、表示領域 1 3 内のすべての画素回路が選択される。その上で、検査用制御線 3 1 に接続された検査用端子 4 7 にはオン電圧（検査用 TFT 5 1 がオン状態になる電圧）が印加され、検査用信号線 3 2 a ~ 3 2 f に接続された検査用端子 4 8 a ~ 4 8 f には検査用画面の色に応じた検査用信号が印加される。また、対向電極、共通電極、あるいは、補助容量配線にも、外部端子 4 5 経由で所定の信号を入力する。これにより、表示領域 1 3 内のすべての画素回路に検査用信号が書き込まれ、液晶パネル 2 に検査用画面が表示される。検査用画面を目視または検査

器を用いて確認することにより、液晶パネル 2 を検査することができる。

[0071] また、走査線駆動回路 4 に対して外部端子 4 3 経由で制御信号 C 1 を供給することにより、走査線 2 4 に対して 1 本ずつ順にオン電圧を印加することもできる。また、アクティブマトリクス基板 1 0 は 6 本の検査用信号線 3 2 a ~ 3 2 f を有するので、隣接する 6 本のデータ線 2 5 に互いに異なる検査用信号を印加することができる。このため、データ線 2 5 に対して基本色に対応した検査用信号を印加すると共に、隣接するデータ線 2 5 に互いに異なる検査用信号を印加することができる。したがって、ドット反転駆動やカラム反転駆動のように、隣接するデータ線に異なる極性のデータ電圧を印加する駆動に対応して検査用信号を入力し、最終製品の表示により近い状態で検査を行うことができる。

[0072] 以下、検査用領域内で 6 本の検査用信号線を検査用制御線の同じ側に配置したアクティブマトリクス基板（以下、比較例に係るアクティブマトリクス基板という）と対比して、本実施形態に係るアクティブマトリクス基板 1 0 の効果を説明する。以下、6 本の引き出し線に対応した部分を繰り返し単位という。

[0073] 図 9 は、比較例に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。図 9 に示すように、比較例に係るアクティブマトリクス基板では、すべての検査用信号線 3 2 a ~ 3 2 f が検査用制御線 3 1 の同じ側に配置されているので、検査用 T F T 5 1 の第 2 端子に接続されるすべての接続配線を検査用制御線 3 1 の同じ側（図 9 では下側）に延伸させる必要がある。このため、検査用制御線 3 1 と検査用信号線 3 2 f の間（図 9 に示す Q 部）には、1 個の繰り返し単位あたり 6 本の引き出し線と 6 本の接続配線を行方向に並べて配置する必要がある。これらの配線を限られた範囲内にレイアウトするためには、配線の幅を細くしたり、ピッチを狭くしたりする必要がある。ところが、配線の幅を細くすると断線が発生しやすくなり、ピッチを狭くするとリーク電流が発生しやすくなる。

[0074] また、比較例に係るアクティブマトリクス基板では、検査用制御線 3 1 か

ら最も遠い検査用信号線 3 2 a は 1 個の繰り返し単位あたり他の配線と 5 箇所
で交差するのに対して、検査用制御線 3 1 に最も近い検査用信号線 3 2 f
は 1 個の繰り返し単位あたり他の配線と 1 0 箇所
で交差する。検査用信号線
3 2 a、3 2 f の間では、他の配線との交差回数の差が大きいので、他の配
線との交差部分に形成される容量の差が大きく、検査用信号が鈍る程度の差
も大きい。検査用信号が鈍る程度の差が大きいと、検査用画面に輝度むらが
発生し、液晶パネル 2 の検査精度が低下する。このように比較例に係るアク
ティブマトリクス基板には、断線やリーク電流が発生しやすく、検査用画面
に輝度むらが発生するという問題がある。

[0075] これに対して、本実施形態に係るアクティブマトリクス基板 1 0 では、6
本の検査用信号線 3 2 a ~ 3 2 f は検査用制御線 3 1 の一方の側と他方の側
に分けて配置されているので、検査用 T F T 5 1 の第 2 端子に接続される接
続配線を検査用制御線 3 1 の一方の側と他方の側（図 5 では上側と下側）に
分けて延伸させればよい。このため、検査用制御線 3 1 と検査用信号線 3 2
e の間には（図 5 に示す P 部）では、1 個の繰り返し単位あたり 6 本の引き
出し線と 3 本の接続配線を行方向に並べて配置すれば済む。また、隣接する
2 本の引き出し線 2 7 のうち一方を検査用 T F T 5 1 を介して検査用信号線
3 2 a、3 2 c、3 2 e のいずれかに接続し、他方を検査用 T F T 5 1 を介
して検査用信号線 3 2 b、3 2 d、3 2 f のいずれかに接続するためには、
検査用 T F T 5 1 の第 2 端子に接続される接続配線を検査用制御線 3 1 の一
方の側と他方の側に交互に延伸させればよい。したがって、本実施形態に係
るアクティブマトリクス基板 1 0 によれば、検査用領域 1 6 内で配線の幅を
細くしたり、ピッチを狭くしたりすることなく、配線を所定の範囲内にレイ
アウトし、検査用領域 1 6 内で発生する断線やリーク電流を抑制することが
できる。

[0076] また、本実施形態に係るアクティブマトリクス基板 1 0 では、検査用制御
線 3 1 から最も遠い検査用信号線 3 2 a は 1 個の繰り返し単位あたり他の配
線と 5 箇所
で交差し、検査用制御線 3 1 に最も近い検査用信号線 3 2 e は 1

個の繰り返し単位あたり他の配線と7箇所では交差する。検査用信号線32a、32eの間では、他の配線との交差回数の差が小さいので、他の配線との交差部分に形成される容量の差が小さく、検査用信号が鈍る程度の差も小さい。したがって、本実施形態に係るアクティブマトリクス基板10によれば、検査用画面に発生する輝度むらを抑制し、液晶パネル2の検査精度を高くすることができる。

[0077] 以上に示すように、本実施形態に係るアクティブマトリクス基板10は、表示領域13内に2次元状に配置された複数の画素回路21と、表示領域13内を第1方向（行方向）に延伸する複数の走査線24と、表示領域13内を第2方向（列方向）に延伸する複数のデータ線25と、データ線25に接続され、表示領域13外に設定された回路領域（検査用領域16）内を第2方向に通過する複数の引き出し線27と、回路領域内を第1方向に延伸する制御線（検査用制御線31）と、回路領域内を第1方向に延伸する複数の信号線（6本の検査用信号線32）と、回路領域内に配置され、制御線上の信号に従い、引き出し線27と当該引き出し線に対応する信号線との導通状態を制御する複数のスイッチング素子（検査用TFET51）とを備えている。信号線は、回路領域内で制御線の一方の側に配置された第1信号線（検査用信号線32a、32c、32e）と、回路領域内で制御線他方の側に配置された第2信号線（検査用信号線32b、32d、32f）とを含んでいる。隣接する2本の引き出し線27のうち一方はスイッチング素子を介して第1信号線（検査用信号線32a、32c、32eのいずれか）に接続され、他方はスイッチング素子を介して第2信号線（検査用信号線32b、32d、32fのいずれか）に接続されている。

[0078] このように本実施形態に係るアクティブマトリクス基板10では、複数の信号線は回路領域内では制御線の一方の側と他方の側に分けて配置され、隣接する2本の引き出し線27はそれぞれ制御線の異なる側に配置された2本の信号線にスイッチング素子を介して接続される。したがって、回路領域内で配線の幅を細くしたり、ピッチを狭くしたりすることなく、配線を所定の

範囲内にレイアウトし、回路領域内で発生する断線やリーク電流を抑制することができる。また、制御線に最も近い信号線（検査用信号線 3 2 e）と制御線から最も遠い信号線（検査用信号線 3 2 a）との間で他の配線との交差回数の差が小さくなり、信号線上の信号が鈍る程度の差が小さくなるので、制御線と信号線を用いて検査を行うときに検査用画面に発生する輝度むらを抑制することができる。

[0079] また、アクティブマトリクス基板 1 0 では、制御線と信号線は走査線 2 4 と同じ配線層に形成され、スイッチング素子を介して第 2 信号線に接続される引き出し線 2 7 はデータ線 2 5 と同じ配線層に形成される。スイッチング素子を介して第 1 信号線に接続される引き出し線 2 7 は、走査線 2 4 と同じ配線層に形成された第 1 部分 2 8 とデータ線 2 5 と同じ配線層に形成された第 2 部分 2 9 とを有し、回路領域内ではデータ線 2 5 と同じ配線層に形成されている。したがって、引き出し線の一部を 2 層の配線層に交互に形成したアクティブマトリクス基板について、上記の効果を奏することができる。

[0080] また、引き出し線 2 7 は、回路領域を挟んで表示領域 1 3 の反対側に設定されたファンアウト領域 1 7 では扇状に配置されている。スイッチング素子を介して第 1 信号線に接続される引き出し線 2 7 a、2 7 c、2 7 e は、ファンアウト領域 1 7 内では走査線 2 4 と同じ配線層に形成されている。したがって、回路領域を挟んで表示領域の反対側にファンアウト領域を有し、ファンアウト領域内では引き出し線を 2 層の配線層に交互に形成したアクティブマトリクス基板について、上記の効果を奏することができる。また、第 1 信号線の本数、および、第 2 信号線の本数は、画素回路 2 1 に割り当てられた基本色の数（ここでは 3）に等しい。したがって、画素回路に割り当てられた基本色の数の 2 倍の信号線を有するアクティブマトリクス基板について、上記の効果を奏することができる。

[0081] また、第 1 信号線は回路領域の第 2 方向に延伸する一方の辺（列方向に延伸する右辺）と交差し、第 2 信号線は回路領域の第 2 方向に延伸する他方の辺（列方向に延伸する左辺）と交差する。このように信号線を回路領域の第

2方向に延伸する2辺から分けて引き出すことにより、第1信号線に接続される端子（検査用端子48a、48c、48e）と第2信号線に接続される端子（検査用端子48b、48d、48f）とを離れた位置に配置するなど、端子（検査用端子48）の配置位置を高い自由度で決定することができる。

[0082] また、スイッチング素子は、制御線と重なる位置に形成されている。制御線は、回路領域内では、スイッチング素子とスイッチング素子間の隙間とを含む領域に対応した線状形状を有する。したがって、制御線を用いてスイッチング素子を遮光し、スイッチング素子の誤動作を防止することができる。また、回路領域は、対向領域11内で表示領域13外に設定されている。したがって、対向基板7に形成されるブラックマスクを用いてスイッチング素子を遮光し、スイッチング素子の誤動作を防止することができる。

[0083] また、本実施形態に係るアクティブマトリクス基板10と対向基板7とを備えた液晶表示装置1によれば、断線やリーク電流や検査用画面の輝度むらを抑制したアクティブマトリクス基板を用いて、液晶表示装置の信頼性を高くすることができる。

[0084] 本実施形態に係るアクティブマトリクス基板10については、検査用制御線の形状が異なる以下の変形例を構成することができる。第1変形例に係るアクティブマトリクス基板では、図10に示すように、検査用制御線33は、検査用領域16内では、検査用TF T 51を含み、検査用TF T 51間の隙間を含まない領域に対応した切り欠き付き線状形状を有する。第2変形例に係るアクティブマトリクス基板では、図11に示すように、検査用TF T 51は、2個のグループに分類され、グループごとに行方向に並べて配置される。検査用制御線34は、検査用領域16内では検査用TF T 51の各グループに対応した線状形状を有する2本の部分配線34a、34bを含む。なお、検査用TF T 51を3個以上のグループに分類し、検査用制御線は3本以上の部分配線を含むこととしてもよい。

[0085] これら変形例に係るアクティブマトリクス基板によれば、第1の実施形態

に係るアクティブマトリクス基板 10 と同じ効果を奏することができる。また、検査用制御線 33、34 と引き出し線 27 との交差部分の面積を小さくし、検査用制御線 33、34 やデータ線 25 上の信号の鈍りを抑制することができる。

[0086] (第 2 の実施形態)

本発明の第 2 の実施形態に係るアクティブマトリクス基板は、第 1 の実施形態に係るアクティブマトリクス基板と検査用領域の構成が異なる。図 12 は、本実施形態に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。図 13 は、図 12 に示す回路の等価回路図である。以下、図 12 および図 13 を参照して、第 1 の実施形態との相違点を説明する。

[0087] 本実施形態に係るアクティブマトリクス基板では、検査用 T F T 55 は 1 個のゲート端子、1 個の第 1 導通端子（図 12 では左側の端子）、および、1 個の第 2 導通端子を有する。第 1 の導通端子と第 2 の導通端子は、列方向に並べて配置される。検査用制御線 35 は、検査用 T F T 55 を含み、検査用 T F T 55 間の隙間を含まない領域に対応した切り欠き付き線状形状を有する。

[0088] このように第 1 の実施形態とは、検査用 T F T 55 の向き、および、検査用 T F T 55 に含まれるチャネルの個数（ゲート端子の個数）が異なる。検査用 T F T 55 の向き、および、検査用 T F T 55 に含まれるチャネルの個数は、アクティブマトリクス基板のサイズ、額縁領域のサイズ、データ線の本数、データ線の配線負荷、および、検査用 T F T の移動度に応じて決定される検査用 T F T のサイズなどを考慮して任意に決定してよい。例えば、検査用 T F T 55 に含まれるチャネルの個数は、2 個でもよく 4 個以上でもよい。

[0089] 本実施形態に係るアクティブマトリクス基板によれば、第 1 の実施形態に係るアクティブマトリクス基板 10 と同じ効果を奏することができる。また、検査用制御線 35 と引き出し線 27 との交差部分の面積を小さくし、検査

用制御線 3 5 やデータ線 2 5 上の信号の鈍りを抑制することができる。

[0090] (第 3 の実施形態)

本発明の第 3 の実施形態に係るアクティブマトリクス基板は、第 1 および第 2 の実施形態に係るアクティブマトリクス基板と検査用領域の構成が異なる。図 1 4 は、本実施形態に係るアクティブマトリクス基板の検査用領域とその近傍のレイアウト図である。図 1 5 は、図 1 4 に示す回路の等価回路図である。以下、図 1 4 および図 1 5 を参照して、第 1 および第 2 の実施形態との相違点を説明する。

[0091] 本実施形態に係るアクティブマトリクス基板では、検査用信号線 3 2 a、3 2 c、3 2 e は、検査用領域 1 6 内では検査用制御線 3 6 の一方の側（図 1 4 では上側）に配置される。検査用信号線 3 2 b、3 2 d、3 2 f は、検査用領域 1 6 内では検査用制御線 3 6 の他方の側（図 1 4 では下側）に配置される。引き出し線 2 7 a ~ 2 7 f と検査用制御線 3 6 の交点近傍には、それぞれ、検査用 T F T 5 5 a ~ 5 5 f が形成される。

[0092] 検査用 T F T 5 5 a、5 5 c、5 5 d は、それぞれ、引き出し線 2 7 a、2 7 c、2 7 e の一方の側（図 1 4 では右側）に配置される。検査用 T F T 5 5 b、5 5 d、5 5 f は、それぞれ、引き出し線 2 7 b、2 7 d、2 7 f の他方の側（図 1 4 では左側）に配置される。このように検査用 T F T 5 5 a ~ 5 5 f は、当該検査用 T F T に接続される引き出し線 2 7 a ~ 2 7 f の一方の側と他方の側に交互に配置されている。隣接する 2 本の引き出し線 2 7 の間に 2 個の検査用 T F T 5 5 が配置されている場合と、検査用 T F T 5 5 が 1 個も配置されていない場合とが交互に現れる。

[0093] 本実施形態に係るアクティブマトリクス基板によれば、第 1 の実施形態に係るアクティブマトリクス基板 1 0 と同じ効果を奏することができる。また、検査用制御線 3 6 と引き出し線 2 7 との交差部分の面積を小さくし、検査用制御線 3 6 やデータ線 2 5 上の信号の鈍りを抑制することができる。また、図 1 4 に示すレイアウトでは、図 1 2 に示すレイアウトと比べて、検査用領域 1 6 内での引き出し線 2 7 の屈折回数が減少する。したがって、本実施

形態に係るアクティブマトリクス基板によれば、検査用領域 16 内のレイアウトを好適に行うことにより、検査用領域 16 内での引き出し線 27 の屈折回数を減らし、引き出し線 27 の断線やリーク電流を抑制することができる。

[0094] (第 4 の実施形態)

図 16 は、本発明の第 4 の実施形態に係るアクティブマトリクス基板の平面図である。以下、図 16 を参照して、第 1 ～第 3 の実施形態との相違点を説明する。図 16 に示すように、本実施形態に係るアクティブマトリクス基板 80 では、検査用領域 81 は非対向領域 12 内に設定される。表示領域 13 と検査用領域 81 の間にはファンアウト領域 82 が設定され、引き出し線 27 はファンアウト領域 82 内で扇状にレイアウトされる。

[0095] 検査用制御線 31 と検査用信号線 32 は、走査線 24 と同じく第 1 配線層に形成される。本実施形態では、引き出し線 27 の全体が、データ線 25 と同じく第 2 配線層に形成される。このため、引き出し線 27 の点 X1 (図 4 を参照) の位置にコンタクト 52 は形成されない。

[0096] 検査用領域 81 は、遮光部材 (図示せず) によって遮光される。例えば、アクティブマトリクス基板 80 に対して検査用領域 81 を覆う追加の金属膜を設けてもよく、アクティブマトリクス基板 80 の検査用領域 81 を遮光性を有する樹脂やテープなどで覆ってもよい。あるいは、アクティブマトリクス基板 80 を備えた液晶表示装置を構成するときに、検査用領域 81 をベゼルなどで覆ってもよい。

[0097] 本実施形態に係るアクティブマトリクス基板 80 では、検査用制御線 31 と検査用信号線 32 は走査線 24 と同じ配線層に形成され、引き出し線 27 はデータ線 25 と同じ配線層に形成されている。したがって、引き出し線 27 をデータ線 25 と同じ配線層に形成したアクティブマトリクス基板について、第 1 の実施形態と同じ効果を奏することができる。

[0098] また、引き出し線 27 は、表示領域 13 と検査用領域 81 の間に設定されたファンアウト領域 82 では扇状に配置されている。したがって、表示領域

１３と検査用領域８１の間にファンアウト領域８２を有するアクティブマトリクス基板８０について、第１の実施形態と同じ効果を奏することができる。また、ファンアウト領域８２内の断線や短絡を検出できるので、アクティブマトリクス基板８０の検査精度を高くすることができる。

[0099] また、検査用領域８１は対向領域１１外に設定されており、アクティブマトリクス基板８０は検査用領域８１を遮光する遮光部材をさらに備えている。このように対向領域１１外に検査用領域８１を設定した場合には、遮光部材を用いて検査用ＴＦＴ５１を遮光し、検査用ＴＦＴ５１の誤動作を防止することができる。

[0100] 本実施形態に係るアクティブマトリクス基板８０については、引き出し線２７の一部を配置順に第１配線層と第２配線層に交互に形成した変形例を構成することができる。図１７は、第４の実施形態の変形例に係るアクティブマトリクス基板の引き出し線を示す図である。引き出し線２７の第１端側（接続端子４２側）の屈折点と検査用領域１６との間に点Ｘ２を設定し、引き出し線２７の第２端側の屈折点と表示領域１３との間に点Ｘ３を設定したとき、引き出し線２７は、第１端から点Ｘ２までの第１部分と、点Ｘ２から点Ｘ３までの第２部分と、点Ｘ３から第２端までの第３部分とに分けられる。

[0101] 引き出し線２７の第１部分と第３部分は、データ線２５と同じく第２配線層に形成される。引き出し線２７の第２部分は、配置順に第１配線層と第２配線層に交互に形成される。例えば、奇数番目の引き出し線２７の第２部分は第１配線層に形成され、偶数番目の引き出し線２７の第２部分は第２配線層に形成される。引き出し線２７の第２部分が第１配線層に形成されている場合、引き出し線２７の点Ｘ２の位置には第１部分と第２部分を接続するコンタクト５６が形成され、引き出し線２７の点Ｘ３の位置には第２部分と第３部分を接続するコンタクト５７が形成される。

[0102] 本変形例に係るアクティブマトリクス基板によれば、表示領域１３と検査用領域８１の間にファンアウト領域８２を有し、ファンアウト領域８２内では引き出し線２７を２層の配線層に交互に形成したアクティブマトリクス基

板について、第4の実施形態と同じ効果を奏することができる。

[0103] 本発明の第1～第4の実施形態に係るアクティブマトリクス基板については、各種の変形例を構成することができる。アクティブマトリクス基板は、4色以上の基本色に対応した画素回路を備えていてもよい。例えば、アクティブマトリクス基板は、赤、緑、および、青に対応した3種類の画素回路に加えて、白に対応した白画素回路、または、黄色に対応した画素回路を備えていてもよい（4色構成）。あるいは、アクティブマトリクス基板は、赤、緑、および、青に対応した3種類の画素回路に加えて、黄色に対応した画素回路とシアンに対応した画素回路の両方を備えていてもよい（5色構成）。4色構成のアクティブマトリクス基板には、8本の検査用信号線が設けられる。このうち4本は検査用領域内では検査用制御線の一方の側に配置され、残り4本は検査用領域内では検査用制御線の他方の側に配置される。5色構成のアクティブマトリクス基板には、10本の検査用信号線が設けられる。このうち5本は検査用領域内では検査用制御線の一方の側に配置され、残り5本は検査用領域内では検査用制御線の他方の側に配置される。

[0104] また、ここまで各データ線に1色の画素回路を接続する場合について説明してきたが、各データ線に複数色の画素回路を接続してもよい。例えば、データ線の右側と左側に交互に画素回路を設ける場合、各データ線に2色の画素回路が接続される。

[0105] また、第2～第4の実施形態および各実施形態の変形例に係るアクティブマトリクス基板を用いて、第1の実施形態と同様の液晶表示装置を構成することができる。また、各実施形態の特徴をその性質に反しない限りに任意に組み合わせて、複数の実施形態の特徴を有するアクティブマトリクス基板および液晶表示装置を構成することができる。例えば、第4の実施形態に係るアクティブマトリクス基板において、検査用領域16の構成は、図5、図10、図11、図12、および、図14のいずれかに示す形態でもよい。

[0106] また、以上に述べた検査用制御線、検査用信号線、検査用TF T、および、検査用端子は、検査以外の用途にも用いることができる。これらの要素は

、例えば、P S A (Polymer Sustained Alignment) 技術を実施する際の信号を供給するための経路や、製造工程において表示領域内の画素電極などに帯電した電荷を抜くための経路としても用いることができる。

[0107] P S A技術とは、例えば、負の誘電率異方性を有する液晶をアクティブマトリクス基板と対向基板との間に挟持した垂直配向モードにおいて、電圧無印加時の液晶分子の配向方向を規制するために、電圧無印加時の液晶にプレチルトを与える配向維持層 (Alignment Sustaining Layer) を形成する技術である。配向維持層は、液晶セルを形成する際に、液晶材料に予め混合しておいた光重合性モノマーやオリゴマーを典型的には液晶層に電圧を印加した状態で光重合することによって、ポリマー層として垂直配向膜上に形成される。配向維持層によって、電圧無印加時の液晶に、アクティブマトリクス基板の基板面に垂直な方向から若干 (例えば $2^{\circ} \sim 3^{\circ}$) 傾いた方向のプレチルト角と配向方位とを維持 (記憶) させることができる。これにより、電圧印加時における液晶配向の応答速度を向上させることができる。また、液晶パネルの表面を指で押した際に、配向が乱れた状態から正常な状態に戻る時間を速くすることができる。

[0108] P S A技術を実施するときには、液晶パネルの検査時と同様に、対向電極や補助容量配線に所定の電圧を印加し、走査線駆動回路に対して制御信号を供給することにより走査線にオン電圧を印加する。その上で、検査用制御線に接続された検査用端子にオン電圧を印加し、検査用信号線に接続された検査用端子に P S A技術を実施するための電圧を印加する。

産業上の利用可能性

[0109] 本発明のアクティブマトリクス基板は、断線やリーク電流や検査用画面の輝度むらを抑制できるという特徴を有するので、液晶表示装置を始めとする各種の表示装置の基板などに利用することができる。本発明の表示装置は、信頼性が高いという特徴を有するので、各種の電子機器の表示部などに利用することができる。

符号の説明

- [0110] 1…液晶表示装置
- 2…液晶パネル
- 3…表示制御回路
- 4…走査線駆動回路
- 5…データ線駆動回路
- 6…バックライト
- 7…対向基板
- 10、80…アクティブマトリクス基板
- 11…対向領域
- 12…非対向領域
- 13…表示領域
- 14…額縁領域
- 15…実装領域
- 16、81…検査用領域
- 17、18、82…ファンアウト領域
- 21…画素回路
- 24…走査線
- 25…データ線
- 27…引き出し線
- 28…第1部分
- 29…第2部分
- 31、33、34、35、36…検査用制御線
- 32…検査用信号線
- 47、48…検査用端子
- 51、55…検査用TFT
- 52、53、56、57…コンタクト
- 54…ダイオード

請求の範囲

[請求項1]

表示領域内に2次元状に配置された複数の画素回路と、
前記表示領域内を第1方向に延伸する複数の走査線と、
前記表示領域内を第2方向に延伸する複数のデータ線と、
前記データ線に接続され、前記表示領域外に設定された回路領域内
を前記第2方向に通過する複数の引き出し線と、
前記回路領域内を前記第1方向に延伸する制御線と、
前記回路領域内を前記第1方向に延伸する複数の信号線と、
前記回路領域内に配置され、前記制御線上の信号に従い、前記引き
出し線と当該引き出し線に対応する信号線との導通状態を制御する複
数のスイッチング素子とを備え、

前記複数の信号線は、前記回路領域内で前記制御線の一方の側に配
置された第1信号線と、前記回路領域内で前記制御線の方の側に配
置された第2信号線とを含み、

隣接する2本の引き出し線のうち一方は前記スイッチング素子を介
して前記第1信号線に接続され、他方は前記スイッチング素子を介し
て前記第2信号線に接続されていることを特徴とする、アクティブマ
トリクス基板。

[請求項2]

前記制御線と前記信号線は前記走査線と同じ配線層に形成され、
前記スイッチング素子を介して前記第2信号線に接続される引き出
し線は前記データ線と同じ配線層に形成され、

前記スイッチング素子を介して前記第1信号線に接続される引き出
し線は、前記走査線と同じ配線層に形成された部分と前記データ線と
同じ配線層に形成された部分とを有し、前記回路領域内では前記デー
タ線と同じ配線層に形成されていることを特徴とする、請求項1に記
載のアクティブマトリクス基板。

[請求項3]

前記引き出し線は、前記回路領域を挟んで前記表示領域の反対側に
設定されたファンアウト領域では扇状に配置されており、

前記スイッチング素子を介して前記第 1 信号線に接続される引き出し線は、前記ファンアウト領域内では前記走査線と同じ配線層に形成されていることを特徴とする、請求項 2 に記載のアクティブマトリクス基板。

[請求項 4] 前記引き出し線は、前記表示領域と前記回路領域の間に設定されたファンアウト領域では扇状に配置されており、

前記スイッチング素子を介して前記第 1 信号線に接続される引き出し線は、前記ファンアウト領域内では前記走査線と同じ配線層に形成されていることを特徴とする、請求項 2 に記載のアクティブマトリクス基板。

[請求項 5] 前記制御線と前記信号線は前記走査線と同じ配線層に形成され、
前記引き出し線は前記データ線と同じ配線層に形成されていることを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項 6] 前記引き出し線は、前記表示領域と前記回路領域の間に設定されたファンアウト領域では扇状に配置されていることを特徴とする、請求項 5 に記載のアクティブマトリクス基板。

[請求項 7] 前記第 1 信号線の本数、および、前記第 2 信号線の本数は、前記画素回路に割り当てられた基本色の数に等しいことを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項 8] 前記第 1 信号線は前記回路領域の前記第 2 方向に延伸する一方の辺と交差し、

前記第 2 信号線は前記回路領域の前記第 2 方向に延伸する他方の辺と交差することを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項 9] 前記スイッチング素子は、前記制御線と重なる位置に形成されていることを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項 10] 前記制御線は、前記回路領域内では、前記スイッチング素子と前記スイッチング素子間の隙間とを含む領域に対応した線状形状を有する

ことを特徴とする、請求項 9 に記載のアクティブマトリクス基板。

[請求項11] 前記制御線は、前記回路領域内では、前記スイッチング素子を含み、前記スイッチング素子間の隙間を含まない領域に対応した切り欠き付き線状形状を有することを特徴とする、請求項 9 に記載のアクティブマトリクス基板。

[請求項12] 前記スイッチング素子は、複数のグループに分類され、グループごとに前記第 1 方向に並べて配置され、

前記制御線は、前記回路領域内では前記スイッチング素子の各グループに対応した線状形状を有する複数の部分配線を含むことを特徴とする、請求項 9 に記載のアクティブマトリクス基板。


[請求項13] 前記スイッチング素子は、当該スイッチング素子に接続される引き出し線の一方の側と他方の側に交互に配置されていることを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項14] 前記回路領域は、対向領域内に設定されていることを特徴とする、請求項 1 に記載のアクティブマトリクス基板。


[請求項15] 前記回路領域は対向領域外に設定されており、
前記回路領域を遮光する遮光部材をさらに備えていることを特徴とする、請求項 1 に記載のアクティブマトリクス基板。

[請求項16] 請求項 1 ～ 1 5 のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板に対向する対向基板とを備えた、表示装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図14]




[図15]



[図16]



[図17]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/064153

A. CLASSIFICATION OF SUBJECT MATTER

G09F9/30(2006.01)i, G02F1/1345(2006.01)i, G02F1/1368(2006.01)i, G09F9/00(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09F9/00-9/46, G02F1/13-1/141

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2015
Kokai Jitsuyo Shinan Koho	1971-2015	Toroku Jitsuyo Shinan Koho	1994-2015

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	WO 2014/073483 A1 (Sharp Corp.), 15 May 2014 (15.05.2014), entire text; all drawings (Family: none)	1-16
A	JP 2001-265248 A (International Business Machines Corp.), 28 September 2001 (28.09.2001), entire text; all drawings & US 2001/0030635 A1 & TW 535134 B & KR 10-2001-0091922 A	1-16
A	JP 2007-310130 A (Toshiba Matsushita Display Technology Co., Ltd.), 29 November 2007 (29.11.2007), paragraph [0045]; fig. 5 & US 2007/0296453 A1	1-16

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
25 June 2015 (25.06.15)

Date of mailing of the international search report
07 July 2015 (07.07.15)

Name and mailing address of the ISA/
Japan Patent Office
3-4-3, Kasumigaseki, Chiyoda-ku,
Tokyo 100-8915, Japan

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2015/064153

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2009-103872 A (Sharp Corp.), 14 May 2009 (14.05.2009), entire text; all drawings (Family: none)	1-16
A	JP 7-333275 A (Sharp Corp.), 22 December 1995 (22.12.1995), entire text; all drawings (Family: none)	1-16
A	WO 2009/113669 A1 (Sharp Corp.), 17 September 2009 (17.09.2009), entire text; all drawings & JP 2011-197686 A & US 2011/0006780 A1 & EP 2264689 A1 & CN 101965606 A	1-16

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. G09F9/30(2006.01)i, G02F1/1345(2006.01)i, G02F1/1368(2006.01)i, G09F9/00(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. G09F9/00-9/46, G02F1/13-1/141

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1 9 2 2 - 1 9 9 6 年
日本国公開実用新案公報	1 9 7 1 - 2 0 1 5 年
日本国実用新案登録公報	1 9 9 6 - 2 0 1 5 年
日本国登録実用新案公報	1 9 9 4 - 2 0 1 5 年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	WO 2014/073483 A1（シャープ株式会社）2014.05.15, 全文, 全図（ファミリーなし）	1-16
A	JP 2001-265248 A（インターナショナル・ビジネス・マシーンズ・ コーポレーション）2001.09.28, 全文, 全図 & US 2001/0030635 A1 & TW 535134 B & KR 10-2001-0091922 A	1-16
A	JP 2007-310130 A（東芝松下ディスプレイテクノロジー株式会社） 2007.11.29, 段落【0045】, 図5 & US 2007/0296453 A1	1-16

☒ C 欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

2 5 . 0 6 . 2 0 1 5

国際調査報告の発送日

0 7 . 0 7 . 2 0 1 5

国際調査機関の名称及びあて先

日本国特許庁（I S A / J P）
郵便番号 1 0 0 - 8 9 1 5
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

田辺 正樹

2 I

4 4 0 3

電話番号 0 3 - 3 5 8 1 - 1 1 0 1 内線 3 2 7 3

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2009-103872 A (シャープ株式会社) 2009. 05. 14, 全文, 全図 (ファミリーなし)	1-16
A	JP 7-333275 A (シャープ株式会社) 1995. 12. 22, 全文, 全図 (ファミリーなし)	1-16
A	WO 2009/113669 A1 (シャープ株式会社) 2009. 09. 17, 全文, 全図 & JP 2011-197686 A & US 2011/0006780 A1 & EP 2264689 A1 & CN 101965606 A	1-16