

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-211211

(P2011-211211A)

(43) 公開日 平成23年10月20日(2011.10.20)

(51) Int.Cl.	F I	テーマコード (参考)
HO 1 L 23/12 (2006.01)	HO 1 L 23/12 Q	5 E 3 3 8
HO 1 L 25/065 (2006.01)	HO 1 L 25/08 Z	
HO 1 L 25/07 (2006.01)	HO 5 K 1/02 J	
HO 1 L 25/18 (2006.01)		
HO 5 K 1/02 (2006.01)		

審査請求 有 請求項の数 13 O L (全 15 頁)

(21) 出願番号	特願2011-106083 (P2011-106083)	(71) 出願人	000004237 日本電気株式会社 東京都港区芝五丁目7番1号
(22) 出願日	平成23年5月11日 (2011.5.11)	(71) 出願人	302062931 ルネサスエレクトロニクス株式会社 神奈川県川崎市中原区下沼部1753番地
(62) 分割の表示	特願2005-298186 (P2005-298186) の分割	(74) 代理人	100095407 弁理士 木村 満
原出願日	平成17年10月12日 (2005.10.12)	(72) 発明者	山道 新太郎 東京都港区芝五丁目7番1号 日本電気株式会社内
		(72) 発明者	菊池 克 東京都港区芝五丁目7番1号 日本電気株式会社内

最終頁に続く


(54) 【発明の名称】 配線基板、半導体装置及びその製造方法

(57) 【要約】 (修正有)

【課題】 微細な配線の接続が可能であり、複数の半導体素子間を高密度で接続することができ、接続信頼性が高い配線基板、半導体装置及びその製造方法を提供する。

【解決手段】 半導体装置は、平板状の配線基板と、配線基板の一方の面に設けられた第1のLSI104と、前記一方の面及び前記第1の半導体素子の側面を被覆する封止樹脂と、配線基板の他方の面に設けられた第2のLSI204と、が設けられている。配線基板は、配線層としての導体配線501と、配線層の支持層としての絶縁樹脂と、配線層及び支持層を貫通する導体スルーホールとを備えている。外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランド302と、このランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在している。

【選択図】 図9



【特許請求の範囲】

【請求項 1】

1 又は複数個の絶縁層と、1 又は複数個の配線層と、前記絶縁層に形成された 1 又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線層との接続点が、配線基板の片側方向に偏在していることを特徴とする配線基板。

【請求項 2】

1 又は複数個の絶縁層と、1 又は複数個の配線層と、前記絶縁層に形成された 1 又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線層と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする配線基板。

10

【請求項 3】

1 又は複数個の絶縁層と、1 又は複数個の配線層と、前記絶縁層に形成された 1 又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線層との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする配線基板。

20

【請求項 4】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。

30

【請求項 5】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の全てのランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。

40

【請求項 6】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電気的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線基板との接続点が、配線基板の片側方向に偏在していることを特徴とする半導体装置。

50

【請求項 7】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする半導体装置。

10

【請求項 8】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする半導体装置。

20

【請求項 9】

平板状の配線基板と、前記配線基板の一方の面に設けられた第 1 の半導体素子と、前記一方の面および前記第 1 の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第 2 の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第 1 の半導体素子と前記第 2 の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線基板との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする半導体装置。

30

【請求項 10】

前記支持層が有機樹脂による絶縁層であることを特徴とする請求項 1 から 3 のいずれか 1 項に記載の配線基板。

【請求項 11】

前記支持層が有機樹脂による絶縁層であることを特徴とする請求項 4 から 9 のいずれか 1 項に記載の半導体装置。

【請求項 12】

基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向が前記配線基板の前記ランドと前記配線層の配線との接続点において幅の大きい方から小さい方に向かって一義的に決定されていることを特徴とする半導体装置の製造方法。

40

【請求項 13】

基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工

50

程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向に対して前記配線基板の前記ランドと前記配線層の配線との接続点がテーパの形状となることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体デバイスなどの各種デバイスを高密度かつ高精度に搭載でき、更に高速性及び信頼性も優れたパッケージ及びモジュールを得ることができる配線基板、並びにその配線基板を使用した半導体装置及びその製造方法に関する。

10

【背景技術】

【0002】

従来の半導体装置としては、特許文献1に記載されたものがある。この特許文献1には、回路基板の両面に半導体装置がフリップチップ実装により設けられている両面実装構造体が開示されている。この従来技術によれば、実装後の半導体装置を封止する封止樹脂のガラス転移温度を調節することにより、生産歩留まり及び信頼性の向上が可能であるとされている。

【先行技術文献】

【特許文献】

【0003】

20

【特許文献1】特開2001-345418号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところが、上述の従来技術においては、基板と半導体素子の基材との間の熱膨張係数の差により接合精度及び品質が劣化する虞がある。このため、半導体素子への微細な配線の接続が困難であり、また、接続信頼性も低いという問題点がある。このため、この従来技術により、配線密度の高い大規模なチップ間接続を実現することは困難であった。

【0005】

本発明はかかる問題点に鑑みてなされたものであって、微細な配線の接続が可能であり、複数の半導体素子間を高密度で接続することができ、接続信頼性が高い配線基板、半導体装置及びその製造方法を提供することを目的とする。

30

【課題を解決するための手段】

【0006】

本願第1発明に係る配線基板は、1又は複数個の絶縁層と、1又は複数個の配線層と、前記絶縁層に形成された1又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線層との接続点が、配線基板の片側方向に偏在していることを特徴とする。

40

【0007】

また、本願第2発明に係る配線基板は、1又は複数個の絶縁層と、1又は複数個の配線層と、前記絶縁層に形成された1又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線層と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。

【0008】

更に、本願第3発明に係る配線基板は、1又は複数個の絶縁層と、1又は複数個の配線

50

層と、前記絶縁層に形成された1又は複数個のビアとを備えた配線基板において、前記配線基板の両面に外部接続端子を有し、前記外部接続端子が形成されるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線層との接続部が、配線基板の片側方向にのみテーパ形状を有することを特徴とする。

【0009】

本願第4発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドと、前記ランドと同一平面上に形成された配線基板との接続点とが、配線基板の片側方向に偏在していることを特徴とする。

10

【0010】

また、本願第5発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層及び前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の全てのランドと、前記ランドと同一平面上に形成された配線基板との接続点とが、配線基板の片側方向に偏在していることを特徴とする。

20

【0011】

更に、本願第6発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドと、前記ランドと同一平面上に形成された配線基板との接続点とが、配線基板の片側方向に偏在していることを特徴とする。

30

【0012】

更にまた、本願第7発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、半導体素子の搭載位置の近傍の少なくとも一部のランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。

40

【0013】

更にまた、本願第8発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を

50

有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドの形状が、前記ランドと同一平面上に形成された配線基板と接続した辺と、配線基板の片側方向に沿って前記辺とは異なる位置の屈曲した点とから設けられた凸形状であることを特徴とする。

【0014】

更にまた、本願第9発明に係る半導体装置は、平板状の配線基板と、前記配線基板の一方の面に設けられた第1の半導体素子と、前記一方の面および前記第1の半導体素子の側面を被覆する封止樹脂と、前記配線基板の他方の面に設けられた第2の半導体素子と、を有し、前記配線基板は、配線層と、前記配線層を支持する支持層と、前記配線層および前記支持層を貫通する貫通電極と、を備え、前記配線基板を介して前記第1の半導体素子と前記第2の半導体素子とが電氣的に接続されていることを特徴とする半導体装置において、外部接続端子を設けるランド部のうち、鉛直上方より見た際に、半導体素子の外周端がランド内部を横切る位置に設置されたランドにおいて、前記ランドと同一平面上に形成された配線基板との接続部が、配線基板の片側方向にのみテーパー形状を有することを特徴とする。

10

【0015】

なお、本発明に係る配線基板は、前記支持層が有機樹脂による絶縁層であることが好ましい。

20

【0016】

また、本発明に係る半導体装置は、前記支持層が有機樹脂による絶縁層であることが好ましい。

【0017】

本願第10発明に係る半導体装置の製造方法は、基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向が前記配線基板の前記ランドと前記配線層の配線との接続点において幅の大きい方から小さい方に向かって一義的に決定されていることを特徴とする。

30

【0018】

また、本願第11発明に係る半導体装置の製造方法は、基板上にランドと配線層とを含む配線基板を形成する工程と、前記配線基板の一方の面に半導体素子を接続する工程と、前記半導体素子をモールド樹脂によって封止する工程と、前記半導体素子を含む前記モールド樹脂部分及び前記配線基板を基板上から剥離する工程と、前記配線基板のもう一方の面に半導体素子を接続する工程と、個片化する工程と、外部端子を設ける工程を含む半導体装置の製造方法であって、上記剥離する工程において、剥離方向に対して前記配線基板の前記ランドと前記配線層の配線との接続点がテーパーの形状となることを特徴とする。

40

【発明の効果】

【0019】

本発明の配線基板及び半導体装置によれば、複数の半導体素子を接続する配線長が短い半導体装置を提供でき、高速な動作が可能となる。また、製造プロセス中に応力が集中する部分の強度が高いため、配線断線及び配線クラックの無い高歩留まりを実現できる。更に、外見上は観察されない配線の微細なクラック及び応力内在が無い場合、半導体装置単体での温度サイクル中での信頼性が高いと同時に、プリント基板へ搭載したときの二次実装信頼性も高くなる。

【図面の簡単な説明】

50

【 0 0 2 0 】

【 図 1 】 本発明の第 1 実施形態の配線基板及び半導体装置を示す図である。

【 図 2 】 (a) 乃至 (c) は本実施形態の配線基板及び半導体装置の製造方法を示す図である。

【 図 3 】 (a) 乃至 (c) は本実施形態の配線基板及び半導体装置の製造方法を示す図であり、図 2 の後工程である。

【 図 4 】 (a)、(b) は本実施形態の配線基板及び半導体装置の製造方法における剥離方向を示す図である。

【 図 5 】 (a) 乃至 (c) は本実施形態の配線基板及び半導体装置の製造方法を示す図である。

10

【 図 6 】 本実施形態の配線基板及び半導体装置の平面構造を示した図である。

【 図 7 】 本実施形態の配線基板及び半導体装置の平面構造を示した図である。

【 図 8 】 従来技術の配線基板及び半導体装置の平面構造の拡大図である。

【 図 9 】 本実施形態の配線基板及び半導体装置の平面構造の拡大図である。

【 図 1 0 】 本発明の第 2 実施形態の配線基板及び半導体装置の平面構造を示す拡大図である。

【 図 1 1 】 本発明の第 3 実施形態の配線基板及び半導体装置の平面構造を示す拡大図である。

【 図 1 2 】 同じくその一部拡大図である。

【 発明を実施するための形態 】

20

【 0 0 2 1 】

以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。まず、本発明の第 1 の実施の形態について説明する。図 1 は本実施形態の配線基板 6 0 6、及びその配線基板を用いた半導体装置 7 0 0 の断面構造を示した図である。配線基板 6 0 6 には B G A ボール 5 0 4 が接続されているが、特定部位の B G A ボール (図 1 には図示せず) が接続される B G A ランド 3 0 1 への導体配線 5 0 1 の接続構造又は B G A ランドの形状に特徴がある。

【 0 0 2 2 】

まず、本実施形態の配線基板及び半導体装置の製造方法について、図 2 乃至図 5 を参照して説明する。図 2 乃至図 5 は本実施形態の配線基板及び半導体装置の製造方法を工程順に示す断面図である。図 2 (a) に示すように、シリコン基板 1 0 0 上に、剥離層 2 0 0 と最終的に第 2 L S I 接続パッド 2 0 1 と第 2 B G A ランド 4 0 1 となる配線層を形成する。次に、図 2 (b) に示すように、その配線層上に絶縁樹脂 6 0 1 を形成し、必要な部位に導体ビア 5 0 2 と導体スルーホール 5 0 3 を形成する。次に、図 2 (c) に示すように、導体ビア及び導体スルーホールを埋設するように導体配線 5 0 1 を形成する。

30

【 0 0 2 3 】

続いて、図 3 (a) に示すように、第 1 L S I 側接続パッド 1 0 1 と接続パッド 1 0 3 を第 1 L S I 側接続パンプ 1 0 1 によって接続して、第 1 L S I 1 0 4 を搭載する。アンダーフィル樹脂 1 0 5 を注入した後、図 3 (b) に示すように、モールド樹脂 1 0 6 にて封止する。そして、図 3 (c) に示すように、モールドウエハ部 6 0 5 をある一方向 6 0 4 にシリコン基板から剥離する。

40

【 0 0 2 4 】

この剥離の様子を図 4 に示す。図 4 (a) は、シリコン基板 1 0 0 上の配線層に第 1 L S I 1 0 4 が複数個接続された様子を示すものである。モールドウエハ部 6 0 5 を剥離方向 6 0 4 からの機械的な力によってシリコン基板 1 0 0 から分離する。ここで、シリコン基板 1 0 0 を除去する工程においては、シリコン基板 1 0 0 と剥離層 2 0 0 との界面、又は剥離層 2 0 0 と配線層 2 0 1、4 0 1 との界面の接着強度が弱くなるような材料を予め選択しておき、機械的な力を加えてシリコン基板 1 0 0 を剥離する。また、剥離層 2 0 0 として、特定の溶液に溶ける材料、又は溶液の浸透によって配線層 2 0 1、4 0 1 若しくはシリコン基板 1 0 0 との密着性が極端に低下するような材料を選択することによって、

50

剥離層 200 の側面から溶液を浸透させ、シリコン基板 100 を剥離することも可能である。更に、剥離層 200 として熱分解する材料を用いれば、シリコン基板 100 を除去する工程において、熱分解温度以上に加熱することにより、配線層 201, 401 とシリコン基板 100 とを剥離することができる。このときの加熱は、レーザ等で局所的に加熱する方法が望ましい。レーザの波長は、シリコン基板 100 を透過し、剥離層 200 を透過しない波長に設定することにより、剥離層 200 のみを局所的に加熱することができる。本実施の形態においては、例えば、剥離層 200 に低密着のポリイミド膜を使用し、剥離層 200 と配線層 201, 401 との界面の接着強度を弱くして、機械的な力を加えてシリコン基板 100 を剥離することとする。

【0025】

次に、図 5 (a) に示すように、配線層を第 2 L S I 側接続パッド 201 と第 2 B G A ランド 401 に加工した後、第 2 L S I 側接続パッド 201 と接続パッド 203 を第 2 L S I 側接続パッド 202 によって接続して、第 2 L S I 204 を搭載する。そして、アンダーフィル樹脂 205 を注入する。

【0026】

次に、図 5 (b) に示すように、各個片の半導体装置に分離した後に、図 5 (c) に示すように、最終外部端子である B G A ボール 504 を搭載して半導体装置 700 を完成する。

【0027】

このような半導体装置 700 では、チップサイズの大きな第 1 L S I 104 とチップサイズの小さな第 2 L S I 204 を微細な導体ビアで短距離に接続できるため、通常のワイヤボンディングと比べて半導体装置内における L S I 間の通信速度を向上させることができる。また、搭載する L S I のサイズの自由度が高くなるが、図 6 に示すように、最終的な外部端子である B G A ボールの数によっては、L S I の外形が B G A ボール部まで含まれるような構造となる。

【0028】

図 6 は本発明の実施形態の半導体装置 700 を示す平面図であり、配線基板を挟んで両側に搭載されている 2 つの L S I 104 及び L S I 204 と、B G A ランド 301 を図示している。図 7 は図 6 に示した半導体装置の B G A ランドを 2 種類に区別した結果を示した図であり、半導体素子の外周端がランド内部を横切る位置に設置された境界第 2 B G A ランド 402 と、それ以外のランド 401 とに分類する。図 8 (a)、(b) は従来技術における図 7 の破線で囲まれた部分 (701, 702) の拡大図である。図 8 には剥離方向 604 も記載している。従来技術では、図 8 (b) の A 部に示すように、半導体装置の中心部から外周部へと向かうように放射状に B G A ランドと導体配線の接続がなされていた。

【0029】

このように B G A ランドと導体配線が放射状に接続されている場合、先に剥離が B G A ランド側から進行するときには特に不具合が発生しないが、先に細い配線側から剥離が進行し、B G A ランドが未剥離の状態が残っている状態では、B G A ランド部の剥離時に応力が細い配線に集中して、配線破断及び配線クラックを生じる場合があることが、本発明者による研究の結果、明らかとなった。特に、配線から円形のランドに急激に幅が広がった箇所 (ランドとの接続部) に不具合が多く発生する。ここで、剥離部分は局所的にはある曲率を有する曲面となっているが、モールド樹脂の中に硬さが異なるシリコン L S I が封入されている境界の近傍 (境界第 2 B G A ランド 402 の近傍) では、より硬いシリコンの変形がモールド樹脂の変形よりも小さいために、剥離がその箇所まで進行したときに、急激な応力変化が境界部分に加わって配線破断を生じることが、詳しい分析の結果明らかとなった。シリコン L S I の存在しない領域及びシリコン L S I の境界近傍以外では、配線側から B G A 側に剥離が進行しても特に配線部分に不具合を生じることなく剥離できる。ここで、"近傍" とは、境界第 2 B G A ランドの外側と内側の夫々 2 列ずつのランドを指す。

10

20

30

40

50

【0030】

図9(a)、(b)は本実施形態における図7の破線で囲まれた部分(701, 702)の拡大図である。この図9に示すように、本実施の形態では、図9(b)のB部に示すように、剥離方向が配線側からBGAランド側となる方向のシリコンLSIの境界近傍のBGAランドに対して、配線との接続部分を剥離とは反対方向に設けていることが特徴である。

【0031】

このような構造をとることにより、剥離時の局所的な応力集中による配線断線及び配線クラックを防止し、高歩留まりで半導体装置を作製することができる。なお、図9にはシリコンLSIの境界上のランドについてのみ、接続方向を剥離とは反対方向に設けている構造を記載しているが、本発明は、本質的に、シリコンLSIの近傍のランドのうち、少なくとも一部において接続部分に変更されていれば、効果がある。近傍全てのランドについて接続部分に変更していればなお効果が高いことはいうまでもなく、ピン数及び配線の引き回しの都合上、シリコンLSIの境界上のランドの一部、又は全部についてのみ、接続部分を変更していても良い。

10

【0032】

図10(a)、(b)は本発明の第2の実施の形態を示した図である。本実施の形態では、図10(b)のC部に示すように、剥離方向が配線側からBGAランド側となる方向のシリコンLSIの境界近傍のBGAランドの形状が、前記ランドと同一平面上に形成された配線層との接続部から配線基板の片側方向に向けて、ランド幅が徐々に大きくなりその後徐々に小さくなることを特徴とする。

20

【0033】

BGAランドと配線の接続部分は従来技術と同様に半導体装置の中心から外周に向かった放射状である。図10ではランド部分が三角形の形状となっているが、このような形状を採用することにより、先に配線部分から剥離が開始しても、円形のランドと比べて剥離中の導体の幅が急激に大きくなることはないため、剥離によって配線断線及び配線クラックは生じない。なお、ランドの形状は、ランド幅が急激に変化しなければ良く、三角形に限定されない。但し、最終的な外部端子であるBGAの高さをそろえるために、他の円形ランドと面積がほぼ等しいことが望ましい。また、図10にはシリコンLSIの境界上のランドについてのみ、異なる形状を有する構造を記載しているが、本発明は、本質的に、シリコンLSIの近傍のランドのうち、少なくとも一部においてランド形状に変更されていれば効果がある。近傍全てのランドについて接続部分に変更していれば、なお効果が高いことはいうまでもなく、シリコンLSIの境界上のランドの一部、又は全部についてのみ、接続部分を変更していても良い。本第2の実施形態の構造は、第1の実施形態と比較して、配線をBGAの反対側に引き回す必要がないために、より微細なランドピッチに対応できるという効果がある。

30

【0034】

図11(a)、(b)は本発明の第3の実施形態を示した図である。本実施形態では、剥離方向が配線側からBGAランド側となる方向のシリコンLSIの境界近傍のBGAランドにのみ、配線部分との接続部にテーパ形状を有することと特徴とする。図12は図11(b)のD部の拡大図である。このような形状を採用することにより、先に配線部分から剥離が開始しても、円形のランドと比べて剥離中の導体の幅が急激に大きくなることはないため、剥離によって配線断線や配線クラックは生じない。なお、テーパの形状は、配線幅が急激に変化しなければ良く、図11に示した構造に限定されない。また、図11にはシリコンLSIの境界上のランドについてのみ、テーパを有する構造を記載しているが、本発明は本質的に、シリコンLSIの近傍のランドのうち、少なくとも一部においてテーパを有していれば効果がある。近傍全てのランドについてテーパ形状を有していればなお効果が高いことはいうまでもなく、シリコンLSIの境界上のランドの一部、又は全部についてのみ、テーパ形状を有していても良い。本第3の実施形態の構造は、第1及び第2の実施形態と比較して、配線をBGAの反対側へ引き回す必要がなく、微細なランドピ

40

50

ッチに対応できる効果と、ランド形状を円形とし、テーパのみを付与するだけであるため、最終的なBGA端子の形状がほぼそろうために、良好な二次実装信頼性を得ることができるといふ効果がある。

【0035】

なお、本発明の配線基板及び半導体装置は、そのランド形状及びランドへの配線の接続形状に特徴があり、特に基材となるシリコン基板から剥離するプロセスにおいて重要な役割を果たす。従って、本発明における剥離プロセスはその方向を一定方向に限定することが極めて重要であり、第1から第3の実施形態に示した本発明の特徴的な構造が、常に剥離方向の下流側となるような製造方法を採用することが必要である。

【0036】

ここで、上述の実施の形態においては、基材としてシリコン基板の例を述べたが、本発明はシリコン基板に限定されることはなく、基材としては、配線層及び絶縁層が形成される工程において適度な剛性を有していればよい。例えば、GaAs等の他の半導体ウエハ材料及びサファイア、並びにCu等の金属板、石英、ガラス、セラミック並びにプリント基板を使用することができる。特に、シリコン基板を使用した場合、LSIを搭載する際に基材とLSIの熱膨張係数が等しいため、搭載精度を更に高くすることができるという効果がある。

【0037】

また、上述の各実施の形態においては、半導体装置を構成するLSIが2個の例を述べたが、本発明は2個のLSIに限定されることはなく、配線基板の片側又は両側に2個以上のLSIを搭載しても良い。そのとき、2個以上のLSIが縦方向に積層されていても良く、横方向に平面的に搭載されていても良い。いずれの場合も、外部接続端子を設けるランド部のうち、LSIの搭載位置の近傍のランドにおいて上述の実施の形態に示したような工夫がなされていれば、同様の効果を得ることができる。特に、チップサイズの大きなメモリチップを多層に積層した場合、信号処理を行うロジックチップが大容量のメモリに高速アクセスできるため、半導体装置としての性能を大きく向上させることができる。

【0038】

また、上述の各実施の形態においては、配線基板として配線層の層数が2層の例を述べたが、本発明の効果は2層配線に限定されないことはいうまでもない。

【0039】

また、上述の各実施の形態においては、配線基板の所望の位置に薄膜キャパシタが設けられていてもよい。薄膜キャパシタを構成する誘電体材料としては、酸化チタン、酸化 tantalum、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、酸化珪素、窒化珪素、若しくはそれらの複合物、又は、 $BST(Ba_x Sr_{1-x} TiO_3)$ 、 $PZT(PbZr_x Ti_{1-x} O_3)$ 又は $PLZT(Pb_{1-y} La_y Zr_x Ti_{1-x} O_3)$ 等のペロブスカイト系材料 ($0 < x < 1$ 、 $0 < y < 1$)、又は $SrBi_2Ta_2O_9$ 等のBi系層状化合物であることが好ましい。また、薄膜キャパシタを構成する誘電体材料として、無機材料及び磁性材料を混合した有機材料等を使用してもよい。更には、薄膜キャパシタの代わりに、個別部品であるチップコンデンサ、チップ抵抗及びチップインダクタ等が内蔵されていてもよい。

【符号の説明】

【0040】

- 100：シリコン基板
- 101：第1LSI側接続パッド
- 102：第1LSI側接続バンブ
- 103：接続パッド
- 104：第1LSI
- 105：アンダーフィル樹脂
- 106：モールド樹脂
- 200：剥離層

10

20

30

40


50

- 201 : 第2LSI側接続パッド
- 202 : 第2LSI側接続バンブ
- 203 : 接続パッド
- 204 : 第2LSI
- 205 : アンダーフィル樹脂
- 301 : BGAランド
- 302 : 境界BGAランド
- 303 : 引き出し部
- 401 : 第2BGAランド
- 402 : 境界第2BGAランド
- 501 : 導体配線
- 502 : 導体ビア
- 503 : 導体スルーホール
- 504 : BGAボール
- 601 : 絶縁樹脂
- 602 : 微細接続部
- 603 : 半導体パッケージ外周
- 604 : 剥離方向
- 605 : モールドウエハ部
- 606 : 配線基板
- 700 : 半導体装置

10


20

【図1】




- 101 ; 第1LSI側接続パッド 102 ; 第1LSI側接続バンブ
- 103 ; 接続パッド 104 ; 第1LSI 105 ; アンダーフィル樹脂
- 106 ; モールド樹脂 201 ; 第2LSI側接続パッド
- 202 ; 第2LSI側接続バンブ 203 ; 接続パッド
- 204 ; 第2LSI 205 ; アンダーフィル樹脂 301 ; BGAランド
- 401 ; 第2BGAランド 501 ; 導体配線 502 ; 導体ビア
- 503 ; 導体スルーホール 504 ; BGAボール 601 ; 絶縁樹脂
- 602 ; 微細接続部 606 ; 配線基板 700 ; 半導体装置

【図2】




- 100 ; シリコン基板 101 ; 第1LSI側接続パッド
- 502 ; 導体ビア 503 ; 導体スルーホール 200 ; 剥離層


【 図 3 】




【 図 4 】



【 図 5 】




【 図 6 】




603 ; 半導体パッケージ外周

【 図 7 】




401：第2 BGAランド 402：境界第2 BGAランド
701、702：拡大図


【 図 8 】




【 図 9 】




【 図 10 】



【 図 1 1 】



【 図 1 2 】



フロントページの続き

(72)発明者 栗田 洋一郎

神奈川県川崎市中原区下沼部 1 7 5 3 番地 ルネサスエレクトロニクス株式会社内

(72)発明者 副島 康志

神奈川県川崎市中原区下沼部 1 7 5 3 番地 ルネサスエレクトロニクス株式会社内

Fターム(参考) 5E338 AA02 AA03 AA16 CC01 CD12 CD32 CD33 EE26 EE33