

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 4 区分
 【発行日】令和 1 年 9 月 19 日 (2019.9.19)

【公表番号】特表 2018-530098 (P2018-530098A)
 【公表日】平成 30 年 10 月 11 日 (2018.10.11)
 【年通号数】公開・登録公報 2018-039
 【出願番号】特願 2018-516132 (P2018-516132)
 【国際特許分類】

G 1 1 C 11/406 (2006.01)

【F I】

G 1 1 C 11/406 1 4 0

G 1 1 C 11/406 1 2 0

【手続補正書】

【提出日】令和 1 年 8 月 5 日 (2019.8.5)

【手続補正 1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項 1】

メモリコントローラをスリープ動作モードからアクティブ動作モードに移行する方法であって、

DRAM の最新の DRAM によってトリガされたセルフリフレッシュ以降のセルフリフレッシュ間隔の残りの部分の表示を前記メモリコントローラにおいて受信するステップと、

前記メモリコントローラにおいて、前記セルフリフレッシュ間隔の前記残りの部分をカウントダウンするステップと、

前記セルフリフレッシュ間隔の前記残りの部分の前記カウントダウンに応答して、前記メモリコントローラから前記 DRAM 内の最初のリフレッシュサイクルをトリガするステップと

を含む、方法。

【請求項 2】

前記メモリコントローラにおいて、前記セルフリフレッシュ間隔の前記残りの部分の前記表示を受信するステップが、前記 DRAM 内のレジスタから前記表示を読み出すステップをさらに含む、請求項 1 に記載の方法。

【請求項 3】

前記最初のリフレッシュサイクルをトリガする前記ステップの後に、リフレッシュ間隔に従って前記 DRAM の追加のメモリコントローラによってトリガされたりフレッシュサイクルを定期的にトリガするステップをさらに含む、請求項 1 に記載の方法。

【請求項 4】

前記メモリコントローラのアイドル期間を計時するステップと、

前記アイドル期間を計時する前記ステップがしきい値を超えたことに応答して、前記メモリコントローラを前記アクティブ動作モードから前記スリープ動作モードに戻すステップと

をさらに含む、請求項 1 に記載の方法。

【請求項 5】

前記 DRAM の温度の表示に응答して、前記セルフリフレッシュ間隔の前記残りの部分を減少させるステップをさらに含む、請求項 1 に記載の方法。

【請求項 6】

ダイナミックランダムアクセスメモリ (DRAM) からの、前記DRAMによってトリガされた最新のセルフリフレッシュサイクルが発生した時の表示にตอบสนองして、セルフリフレッシュ間隔の部分をカウントダウンするように構成されたリフレッシュタイマと、

前記リフレッシュタイマによる前記セルフリフレッシュ間隔の前記部分の前記カウントダウンにตอบสนองして、前記DRAM内の最初のメモリコントローラによってトリガされたリフレッシュサイクルをトリガするように構成されたコマンドスケジューラとを備える、メモリコントローラ。

【請求項 7】

前記表示が、前記セルフリフレッシュ間隔の満了部分、または前記セルフリフレッシュ間隔の残りの部分の表示を備える、請求項6に記載のメモリコントローラ。

【請求項 8】

前記リフレッシュタイマが、前記最初のメモリコントローラによってトリガされたリフレッシュサイクルの前記トリガの後に、リフレッシュ間隔に従って、追加のメモリコントローラによってトリガされたリフレッシュサイクルを定期的にトリガするようにさらに構成される、請求項6に記載のメモリコントローラ。

【請求項 9】

前記リフレッシュタイマが、前記メモリコントローラがスリープモードに入るべきであるという決定にตอบสนองして、現在のリフレッシュ間隔の残りの部分を前記DRAM内のモードレジスタに書き込むようにさらに構成される、請求項8に記載のメモリコントローラ。

【請求項 10】

前記リフレッシュタイマが、前記DRAMの温度の表示にตอบสนองして、前記セルフリフレッシュ間隔の前記部分を減少させるようにさらに構成される、請求項6に記載のメモリコントローラ。

【請求項 11】

ダイナミックランダムアクセスメモリ (DRAM) であって、

メモリコントローラからの表示にตอบสนองして、前記メモリコントローラによってトリガされた最新のリフレッシュサイクルが発生した時に、スリープ動作モードに移行するセルフリフレッシュ間隔の残りの部分をカウントダウンするように構成されたセルフリフレッシュタイマと、

前記セルフリフレッシュタイマが前記セルフリフレッシュ間隔の前記残りの部分をカウントダウンすることにตอบสนองして前記DRAMをリフレッシュするように構成されたリフレッシュ回路とを備える、ダイナミックランダムアクセスメモリ (DRAM)。

【請求項 12】

前記リフレッシュ回路が、前記セルフリフレッシュタイマが追加のセルフリフレッシュ間隔をカウントダウンすることにตอบสนองして、セルフリフレッシュサイクルにおいて前記DRAMをリフレッシュするようにさらに構成される、請求項11に記載のDRAM。

【請求項 13】

モードレジスタをさらに備え、前記セルフリフレッシュタイマが、前記メモリコントローラが前記スリープ動作モードからアクティブ動作モードに移行したという前記メモリコントローラからの表示にตอบสนองして、最新のセルフリフレッシュサイクルが発生した時の表示を前記モードレジスタに書き込むように構成される、請求項12に記載のDRAM。

【請求項 14】

前記メモリコントローラからリフレッシュコマンドを復号するように構成されたコマンドデコーダをさらに備える、請求項11に記載のDRAM。

【請求項 15】

メモリコントローラが、DRAMの現在のリフレッシュサイクル内の残りの部分を依然として有する間に、前記メモリコントローラをアクティブ動作モードからスリープ動作モードに移行するステップと、

前記スリープ動作モードへの前記移行の前に、前記メモリコントローラから前記現在のリフレッシュサイクル内の残りの前記部分を前記DRAMに通信するステップと、
前記現在のリフレッシュサイクル内の残りの前記部分の前記DRAMにおけるカウントダウンに応答して、前記DRAM内のセルフリフレッシュサイクルをトリガするステップとを含む、方法。