

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2023 年 5 月 25 日 (25.05.2023)



(10) 国际公布号
WO 2023/087486 A1

- (51) 国际专利分类号:
G09G 3/32 (2016.01) G09G 3/3208 (2016.01)
- (21) 国际申请号: PCT/CN2021/140585
- (22) 国际申请日: 2021 年 12 月 22 日 (22.12.2021)
- (25) 申请语言: 中文
- (26) 公布语言: 中文
- (30) 优先权:
202111356204.5 2021 年 11 月 16 日 (16.11.2021) CN
- (71) 申请人: 武汉华星光电半导体显示技术有限公司 (WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖新技术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。

(74) 代理人: 深圳紫藤知识产权代理有限公司 (PURPLEVINE INTELLECTUAL PROPERTY (SHENZHEN) CO., LTD.); 中国广东省深圳市南山区粤海街道大冲社区华润置地大厦 C 座 2901, Guangdong 518052 (CN)。

(81) 指定国 (除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,

(72) 发明人: 曾勉 (ZENG, Mian); 中国湖北省武汉市东湖新技术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。 孙亮 (SUN, Liang); 中国湖北省武汉市东湖新技术开发区高新大道 666 号光谷生物创新园 C5 栋 305 室, Hubei 430079 (CN)。

(54) Title: PIXEL CIRCUIT AND DISPLAY APPARATUS

(54) 发明名称: 像素电路及显示装置




图 1

(57) Abstract: A pixel circuit and a display apparatus. The pixel circuit comprises a driving unit (10), a light emission control unit, which is electrically connected to the driving unit (10), and a first reset unit (30), which is electrically connected to the driving unit (10), wherein a first end of the first reset unit (30) is electrically connected to the driving unit (10), a second end of the first reset unit (30) is electrically connected to a first constant-voltage signal input end (V1), and a control end of the first reset unit (30) is electrically connected to a first reset signal input end (F1). By means of providing the first reset unit (30), which is electrically connected to the driving unit (10), the first reset unit (30) is used to adjust the voltage of the driving unit (10), such that unidirectional electrical stress on the driving unit (10) during low-frequency display is reduced, so as to make a current flowing through the driving unit (10) tend to be stable, thereby improving the display effect of a display apparatus during low-frequency display.



RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布：

— 包括国际检索报告(条约第21条(3))。

(57) 摘要：一种像素电路及显示装置；该像素电路包括驱动单元（10）、与驱动单元（10）电性连接的发光控制单元、以及与驱动单元（10）电性连接的第一复位单元（30），且第一复位单元（30）的第一端电性连接驱动单元（10），第一复位单元（30）的第二端电性连接第一恒压信号输入端（V1），第一复位单元（30）的控制端电性连接第一复位信号输入端（F1），通过设置与驱动单元（10）电性连接的第一复位单元（30），利用第一复位单元（30）对驱动单元（10）的电压进行调节，缓解驱动单元（10）在低频显示时受到的单向电应力，使流经驱动单元（10）的电流趋于稳定，进而提升显示装置在低频显示时的显示效果。

像素电路及显示装置

[0001] 本申请要求于2021年11月16日提交中国专利局、申请号为202111356204.5、发明名称为“像素电路及显示装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

[0002] 本申请涉及显示技术领域，尤其涉及一种像素电路及显示装置。

背景技术

[0003] 低频驱动显示是目前显示技术发展的一个重要方向。传统的7T1C（由7个晶体管和1个存储电容组成）像素电路中使用的晶体管多为低温多晶硅晶体管，这种晶体管的一个明显缺陷是漏电流较大，在低频显示条件下会严重影响显示效果。目前的一个解决方案是将与驱动晶体管连接的晶体管采用金属氧化物晶体管替代，金属氧化物晶体管可以在一定程度上缓解与驱动晶体管之间的漏电流。但是由于低频驱动显示时，画面停留时间较长，驱动晶体管受到长时间电应力的作用而出现阈值电压偏移，使得流经驱动晶体管的电流发生变化，进而导致显示面板的发光亮度变化而出现闪烁问题。

发明概述

技术问题

[0004] 目前的像素电路存在低频显示时流经驱动晶体管电流发生变化的技术问题。

问题的解决方案

技术解决方案

[0005] 本申请提供一种像素电路及显示装置，用于缓解目前像素电路存在的低频显示时流经驱动晶体管电流发生变化的技术问题。

[0006] 本申请提供一种像素电路，其包括：

[0007] 驱动单元，电性连接于第一电源输入端与发光单元之间；

[0008] 发光控制单元，电性连接于所述第一电源输入端与所述发光单元之间，且与所述驱动单元电性连接；

- [0009] 第一复位单元，所述第一复位单元的第一端电性连接所述驱动单元，所述第一复位单元的第二端电性连接第一恒压信号输入端，所述第一复位单元的控制端电性连接第一复位信号输入端。
- [0010] 在本申请的像素电路中，所述像素电路还包括第二复位单元，所述第二复位单元的第一端电性连接所述发光单元，所述第二复位单元的第二端电性连接第二恒压信号输入端，所述第二复位单元的控制端电性连接第二复位信号输入端。
- [0011] 在本申请的像素电路中，所述像素电路还包括第三复位单元，所述第三复位单元的第一端电性连接所述发光单元，所述第三复位单元的第二端电性连接所述第二恒压信号输入端，所述第三复位单元的控制端电性连接第一扫描信号输入端。
- [0012] 在本申请的像素电路中，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元电性连接于所述第一电源输入端与所述驱动单元之间，所述第二发光控制单元电性连接于所述驱动单元与所述发光单元之间。
- [0013] 在本申请的像素电路中，所述第一复位单元的第一端电性连接于所述第一发光控制单元与所述驱动单元之间。
- [0014] 在本申请的像素电路中，所述第一复位单元的第一端电性连接于所述驱动单元与所述第二发光控制单元之间。
- [0015] 在本申请的像素电路中，所述第二复位单元的第一端和所述第三复位单元的第一端均电性连接于所述第二发光控制单元与所述发光单元之间。
- [0016] 在本申请的像素电路中，所述像素电路还包括：输入单元，所述输入单元的第一端电性连接于所述第一发光控制单元与所述驱动单元之间，所述输入单元的第二端电性连接数据信号输入端，所述输入单元的控制端电性连接所述第一扫描信号输入端。
- [0017] 在本申请的像素电路中，所述像素电路还包括：补偿单元，所述补偿单元的第一端电性连接所述驱动单元的控制端，所述补偿单元的第二端电性连接于所述驱动单元与所述第二发光控制单元之间，所述补偿单元的控制端电性连接第二扫描信号输入端。

- [0018] 在本申请的像素电路中，所述像素电路还包括：初始化单元，所述初始化单元的第一端电性连接所述驱动单元的控制端，所述初始化单元的第二端电性连接第三恒压信号输入端，所述初始化单元的控制端电性连接所述第二扫描信号输入端。
- [0019] 在本申请的像素电路中，所述驱动单元包括第一晶体管，所述第一发光控制单元包括第二晶体管，所述第二发光控制单元包括第三晶体管。
- [0020] 在本申请的像素电路中，所述第二晶体管的栅极、源极和漏极分别电性连接第一控制信号输入端、所述第一电源输入端和所述第一晶体管的源极，所述第三晶体管的栅极、源极和漏极分别电性连接第二控制信号输入端、所述第一晶体管的漏极和所述发光单元。
- [0021] 在本申请的像素电路中，所述第一复位单元包括第四晶体管。
- [0022] 在本申请的像素电路中，所述第四晶体管的栅极、源极和漏极分别电性连接所述第一复位信号输入端、所述第一恒压信号输入端和所述第一晶体管的源极或漏极。
- [0023] 在本申请的像素电路中，所述第二复位单元包括第五晶体管。
- [0024] 在本申请的像素电路中，所述第五晶体管的栅极、源极和漏极分别电性连接所述第二复位信号输入端、所述第二恒压信号输入端和所述发光单元。
- [0025] 在本申请的像素电路中，所述第三复位单元包括第六晶体管。
- [0026] 在本申请的像素电路中，所述第六晶体管的栅极、源极和漏极分别电性连接所述第一扫描信号输入端、所述第二恒压信号输入端和所述发光单元。
- [0027] 在本申请的像素电路中，所述补偿单元包括第七晶体管，所述输入单元包括第八晶体管，所述初始化单元包括第九晶体管；
- [0028] 所述第七晶体管的栅极、源极和漏极分别电性连接所述第二扫描信号输入端、所述第一晶体管的栅极和所述第一晶体管的漏极，所述第八晶体管的栅极、源极和漏极分别电性连接所述第一扫描信号输入端、所述数据信号输入端和所述第一晶体管的源极，所述第九晶体管的栅极、源极和漏极分别电性连接所述第二扫描信号输入端、所述第三恒压信号输入端和所述第一晶体管的栅极。
- [0029] 本申请还提供一种显示装置，其包括像素电路，所述像素电路包括：

[0030] 驱动单元，电性连接于第一电源输入端与发光单元之间；

[0031] 发光控制单元，电性连接于所述第一电源输入端与所述发光单元之间，且与所述驱动单元电性连接；

[0032] 第一复位单元，所述第一复位单元的第一端电性连接所述驱动单元，所述第一复位单元的第二端电性连接第一恒压信号输入端，所述第一复位单元的控制端电性连接第一复位信号输入端。

发明的有益效果

有益效果

[0033] 本申请提供一种像素电路及显示装置，该像素电路包括驱动单元、与驱动单元电性连接的发光控制单元、以及与驱动单元电性连接的第一复位单元，且第一复位单元的第一端电性连接驱动单元，第一复位单元的第二端电性连接第一恒压信号输入端，第一复位单元的控制端电性连接第一复位信号输入端。本申请通过设置与驱动单元电性连接的第一复位单元，利用第一复位单元对驱动单元的电压进行调节，缓解驱动单元在低频显示时受到的单向电应力，使流经驱动单元的电流趋于稳定，进而提升显示装置在低频显示时的显示效果。

对附图的简要说明

附图说明

[0034] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0035] 图1是本申请实施例提供的第一种像素电路的结构原理图。

[0036] 图2是本申请实施例提供的第二种像素电路的结构原理图。

[0037] 图3是本申请实施例提供的第三种像素电路的结构原理图。

[0038] 图4是本申请实施例提供的第四种像素电路的结构原理图。

[0039] 图5是采用本申请实施例提供的像素电路驱动显示装置在不同频率下显示的驱动方式示意图。

[0040] 图6是本申请实施例提供的像素电路的驱动时序图。

发明实施例

本发明的实施方式

[0041] 以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。

[0042] 本申请实施例提供一种像素电路及显示装置，所述像素电路包括驱动单元、与所述驱动单元电性连接的发光控制单元、以及与所述驱动单元电性连接的第一复位单元，且所述第一复位单元的第一端电性连接所述驱动单元，所述第一复位单元的第二端电性连接第一恒压信号输入端，所述第一复位单元的控制端电性连接第一复位信号输入端。本申请实施例通过设置与驱动单元电性连接的第一复位单元，利用第一复位单元对驱动单元的电压进行调节，缓解驱动单元在低频显示时受到的单向电应力，使流经驱动单元的电流趋于稳定，进而提升显示装置在低频显示时的显示效果。

[0043] 下面结合附图对本申请实施例提供的像素电路的结构和功能进行阐述。

[0044] 在一种实施例中，请参阅图1，图1是本申请实施例提供的第一种像素电路的结构原理图。该像素电路包括驱动单元10、发光控制单元、第一复位单元30，其中，所述发光控制单元可以包括第一发光控制单元21和第二发光控制单元22。所述驱动单元10电性连接于第一电源输入端VDD与发光单元L之间；所述发光控制单元电性连接于所述第一电源输入端VDD与所述发光单元L之间，且与所述驱动单元10电性连接；所述第一复位单元30与所述驱动单元10电性连接，用于调整流经所述驱动单元10的电流。

[0045] 具体地，所述第一发光控制单元21电性连接于所述第一电源输入端VDD与所述驱动单元10之间，且所述第一发光控制单元21的控制端电性连接第一控制信号输入端EM1；所述第二发光控制单元22电性连接于所述驱动单元10与所述发光单元L之间，且所述第二发光控制单元22的控制端电性连接第二控制信号输入端EM2；所述发光单元L的另一端电性连接第二电源输入端VSS。所述第一复位单元30

的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述第一复位单元30的第二端电性连接第一恒压信号输入端V1，所述第一复位单元30的控制端电性连接第一复位信号输入端F1。

[0046] 可以理解，所述第一电源输入端VDD和所述第二电源输入端VSS分别提供电压信号，且所述第一电源输入端VDD提供的电压大于所述第二电源输入端VSS提供的电压；所述第一恒压信号输入端V1用于提供特定的恒定电压，该恒定电压可以根据所述驱动单元10的需求进行设定；所述第一复位信号输入端F1用于提供特定方波信号，以控制所述第一复位单元30将所述第一恒压信号输入端V1输入的恒定电压周期性的输入所述驱动单元10，以缓解所述驱动单元10在单向电应力的作用下而产生的电流变化。并且，对于低频显示驱动，本申请实施例可以在保证扫描信号维持低频扫描的前提下，通过第一复位信号输入端F1输入的信号控制对驱动单元10的工作状态的复位，防止流经驱动单元10的电流变化，从而无需在低频驱动下提升部分扫描信号的频率，因此，本申请实施例还有利于降低像素电路的整体能耗。

[0047] 可选地，所述第一控制信号输入端EM1和所述第二控制信号输入端EM2可以输入相同的控制信号，也可以根据需要输入不同的控制信号。

[0048] 进一步地，所述像素电路还包括第三复位单元50、补偿单元60、输入单元70和初始化单元80。所述第三复位单元50用于对所述发光单元L的输入端电压进行复位；所述补偿单元60用于补偿所述驱动单元10的控制端电压；所述输入单元70用于输入数据信号并通过所述驱动单元10驱动所述发光单元L进行发光；所述初始化单元80用于对所述驱动单元10的控制端电压进行初始化操作。

[0049] 所述第三复位单元50的第一端电性连接所述发光单元，所述第三复位单元50的第二端电性连接第二恒压信号输入端V2，所述第三复位单元50的控制端电性连接第一扫描信号输入端S1。其中，所述第三复位单元50的第一端和第二端分别指第三复位单元50的输出和输入端；所述第二恒压信号输入端V2用于提供特定电压，该特定电压可以根据发光单元L的需求进行设定；所述第一扫描信号输入端S1用于提供周期性的扫描信号，以控制所述第三复位单元50将所述第二恒压信号输入端V2输入的特定电压周期性的输入所述发光单元L，从而完成对发光单

元L的复位操作。

[0050] 所述补偿单元60的第一端电性连接所述驱动单元10的控制端，所述补偿单元60的第二端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述补偿单元60的控制端电性连接第二扫描信号输入端S2。其中，所述补偿单元60的第一端和第二端分别指补偿单元60的输出和输入端；所述第二扫描信号输入端S2用于提供周期性的扫描信号，以控制所述补偿单元60选择是否将所述驱动单元10的控制端电性连接至所述驱动单元10与所述第二发光控制单元22之间。

[0051] 所述输入单元70的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述输入单元70的第二端电性连接数据信号输入端Da，所述输入单元70的控制端电性连接所述第一扫描信号输入端S1。其中，所述输入单元70的第一端和第二端分别指输入单元70的输出和输入端；所述数据信号输入端Da用于输入数据信号；所述第一扫描信号输入端S1输入的扫描信号控制所述输入单元70将所述数据信号传输至所述驱动单元10，并通过所述驱动单元10驱动所述发光单元L进行发光。

[0052] 所述初始化单元80的第一端电性连接所述驱动单元10的控制端，所述初始化单元80的第二端电性连接第三恒压信号输入端V3，所述初始化单元80的控制端电性连接所述第二扫描信号输入端S2。其中，所述初始化单元80的第一端和第二端分别指初始化单元80的输出和输入端；所述第三恒压信号输入端V3用于提供初始电压；所述第二扫描信号输入端S2输入的扫描信号控制所述初始化单元80将第三恒压信号输入端V3提供的初始电压传输至所述驱动单元10的控制端，以实现所述驱动单元10的控制端进行初始化操作。

[0053] 进一步地，所述驱动单元10包括第一晶体管T1，所述第一发光控制单元21包括第二晶体管T2，所述第二发光控制单元22包括第三晶体管T3，所述第一复位单元30包括第四晶体管T4，所述第三复位单元50包括第六晶体管T6，所述补偿单元60包括第七晶体管T7，所述输入单元70包括第八晶体管T8，所述初始化单元80包括第九晶体管T9。

[0054] 其中，所述第二晶体管T2的栅极、源极和漏极分别电性连接所述第一控制信号输入端EM1、所述第一电源输入端VDD和所述第一晶体管T1的源极，所述第三晶

晶体管T3的栅极、源极和漏极分别电性连接第二控制信号输入端EM2、所述第一晶体管T1的漏极和所述发光单元L，所述第四晶体管T4的栅极、源极和漏极分别电性连接所述第一复位信号输入端F1、所述第一恒压信号输入端V1和所述第一晶体管T1的源极或漏极，所述第六晶体管T6的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述第二恒压信号输入端V2和所述发光单元L，所述第七晶体管T7的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第一晶体管T1的栅极和所述第一晶体管T1的漏极，所述第八晶体管T8的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述数据信号输入端Da和所述第一晶体管T1的源极，所述第九晶体管T9的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第三恒压信号输入端V3和所述第一晶体管T1的栅极。

[0055] 所述像素电路还包括第一电容C1和第二电容C2，所述第一电容C1的相对两端分别电性连接所述第一电源输入端VDD和所述第一晶体管T1的栅极，所述第二电容C2的相对两端分别电性连接所述第一扫描信号输入端S1和所述第一晶体管T1的栅极。

[0056] 在另一种实施例中，请参阅图2，图2是本申请实施例提供的第二种像素电路的结构原理图。可以理解，本实施例提供的像素电路与上述实施例记载的像素电路具有相同或相似的结构特征，下面对本实施例中的像素电路进行说明，其中未详述之处请参阅上述实施例的记载。

[0057] 该像素电路包括驱动单元10、发光控制单元、第一复位单元30、第三复位单元50、补偿单元60、输入单元70和初始化单元80。所述发光控制单元可以包括第一发光控制单元21和第二发光控制单元22。所述第一复位单元30电性连接于所述驱动单元10与所述第二发光控制单元22之间，用于调整流经所述驱动单元10的电流。

[0058] 所述第一发光控制单元21电性连接于所述第一电源输入端VDD与所述驱动单元10之间，且所述第一发光控制单元21的控制端电性连接第一控制信号输入端EM1；所述第二发光控制单元22电性连接于所述驱动单元10与所述发光单元L之间，且所述第二发光控制单元22的控制端电性连接第二控制信号输入端EM2；所述发

光单元L的另一端电性连接第二电源输入端VSS。所述第一复位单元30的第一端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述第一复位单元30的第二端电性连接第一恒压信号输入端V1，所述第一复位单元30的控制端电性连接第一复位信号输入端F1。

[0059] 所述第三复位单元50的第一端电性连接所述发光单元，所述第三复位单元50的第二端电性连接第二恒压信号输入端V2，所述第三复位单元50的控制端电性连接第一扫描信号输入端S1。所述补偿单元60的第一端电性连接所述驱动单元10的控制端，所述补偿单元60的第二端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述补偿单元60的控制端电性连接第二扫描信号输入端S2。所述输入单元70的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述输入单元70的第二端电性连接数据信号输入端Da，所述输入单元70的控制端电性连接所述第一扫描信号输入端S1。所述初始化单元80的第一端电性连接所述驱动单元10的控制端，所述初始化单元80的第二端电性连接第三恒压信号输入端V3，所述初始化单元80的控制端电性连接所述第二扫描信号输入端S2。

[0060] 进一步地，所述驱动单元10包括第一晶体管T1，所述第一发光控制单元21包括第二晶体管T2，所述第二发光控制单元22包括第三晶体管T3，所述第一复位单元30包括第四晶体管T4，所述第三复位单元50包括第六晶体管T6，所述补偿单元60包括第七晶体管T7，所述输入单元70包括第八晶体管T8，所述初始化单元80包括第九晶体管T9。

[0061] 其中，所述第二晶体管T2的栅极、源极和漏极分别电性连接所述第一控制信号输入端EM1、所述第一电源输入端VDD和所述第一晶体管T1的源极，所述第三晶体管T3的栅极、源极和漏极分别电性连接第二控制信号输入端EM2、所述第一晶体管T1的漏极和所述发光单元L，所述第四晶体管T4的栅极、源极和漏极分别电性连接所述第一复位信号输入端F1、所述第一恒压信号输入端V1和所述第一晶体管T1的源极或漏极，所述第六晶体管T6的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述第二恒压信号输入端V2和所述发光单元L，所述第七晶体管T7的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、

所述第一晶体管T1的栅极和所述第一晶体管T1的漏极，所述第八晶体管T8的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述数据信号输入端Da和所述第一晶体管T1的源极，所述第九晶体管T9的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第三恒压信号输入端V3和所述第一晶体管T1的栅极。

[0062] 所述像素电路还包括第一电容C1和第二电容C2，所述第一电容C1的相对两端分别电性连接所述第一电源输入端VDD和所述第一晶体管T1的栅极，所述第二电容C2的相对两端分别电性连接所述第一扫描信号输入端S1和所述第一晶体管T1的栅极。

[0063] 在另一种实施例中，请参阅图3，图3是本申请实施例提供的第三种像素电路的结构原理图。可以理解，本实施例提供的像素电路与上述实施例记载的像素电路具有相同或相似的结构特征，下面对本实施例中的像素电路进行说明，其中未详述之处请参阅上述实施例的记载。

[0064] 该像素电路包括驱动单元10、发光控制单元、第一复位单元30、第二复位单元40、第三复位单元50、补偿单元60、输入单元70和初始化单元80。所述发光控制单元可以包括第一发光控制单元21和第二发光控制单元22。所述第一复位单元30电性连接于所述第一发光控制单元21与所述驱动单元10之间，用于调整流经所述驱动单元10的电流；所述第二复位单元40电性连接于所述第二发光控制单元22与所述发光单元L之间，用于对所述发光单元L进行复位。

[0065] 所述第一发光控制单元21电性连接于所述第一电源输入端VDD与所述驱动单元10之间，且所述第一发光控制单元21的控制端电性连接第一控制信号输入端EM1；所述第二发光控制单元22电性连接于所述驱动单元10与所述发光单元L之间，且所述第二发光控制单元22的控制端电性连接第二控制信号输入端EM2；所述发光单元L的另一端电性连接第二电源输入端VSS。所述第一复位单元30的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述第一复位单元30的第二端电性连接第一恒压信号输入端V1，所述第一复位单元30的控制端电性连接第一复位信号输入端F1。

[0066] 所述第二复位单元40的第一端电性连接所述发光单元L，所述第二复位单元40

的第二端电性连接第二恒压信号输入端V2，所述第二复位单元40的控制端电性连接第二复位信号输入端F2。所述第二复位信号输入端F2用于提供特定方波信号，以控制所述第二复位单元40将所述第二恒压信号输入端V2输入的恒定电压周期性的传输至所述发光单元L，实现对所述发光单元L进行复位操作。

[0067] 可选地，所述第二复位信号输入端F2输入的信号与所述第一复位信号输入端F1输入的信号可以是相同的信号，以实现所述第一复位单元30与所述第二复位单元40的同时工作。可以理解，对于低频显示驱动力的同一帧画面，在所述第一复位单元30的作用下，使流经所述驱动单元10的电流趋于稳定，并在所述第二复位单元40的作用下，使流向所述发光单元L的电流趋于稳定，从而保证所述发光单元L稳定发光，防止出现闪烁问题。

[0068] 所述第三复位单元50的第一端电性连接所述发光单元，所述第三复位单元50的第二端电性连接所述第二恒压信号输入端V2，所述第三复位单元50的控制端电性连接第一扫描信号输入端S1。所述补偿单元60的第一端电性连接所述驱动单元10的控制端，所述补偿单元60的第二端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述补偿单元60的控制端电性连接第二扫描信号输入端S2。所述输入单元70的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述输入单元70的第二端电性连接数据信号输入端Da，所述输入单元70的控制端电性连接所述第一扫描信号输入端S1。所述初始化单元80的第一端电性连接所述驱动单元10的控制端，所述初始化单元80的第二端电性连接第三恒压信号输入端V3，所述初始化单元80的控制端电性连接所述第二扫描信号输入端S2。

[0069] 进一步地，所述驱动单元10包括第一晶体管T1，所述第一发光控制单元21包括第二晶体管T2，所述第二发光控制单元22包括第三晶体管T3，所述第一复位单元30包括第四晶体管T4，所述第三复位单元50包括第六晶体管T6，所述补偿单元60包括第七晶体管T7，所述输入单元70包括第八晶体管T8，所述初始化单元80包括第九晶体管T9。

[0070] 其中，所述第二晶体管T2的栅极、源极和漏极分别电性连接所述第一控制信号输入端EM1、所述第一电源输入端VDD和所述第一晶体管T1的源极，所述第三晶

晶体管T3的栅极、源极和漏极分别电性连接第二控制信号输入端EM2、所述第一晶体管T1的漏极和所述发光单元L，所述第四晶体管T4的栅极、源极和漏极分别电性连接所述第一复位信号输入端F1、所述第一恒压信号输入端V1和所述第一晶体管T1的源极或漏极，所述第六晶体管T6的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述第二恒压信号输入端V2和所述发光单元L，所述第七晶体管T7的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第一晶体管T1的栅极和所述第一晶体管T1的漏极，所述第八晶体管T8的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述数据信号输入端Da和所述第一晶体管T1的源极，所述第九晶体管T9的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第三恒压信号输入端V3和所述第一晶体管T1的栅极。

[0071] 所述像素电路还包括第一电容C1和第二电容C2，所述第一电容C1的相对两端分别电性连接所述第一电源输入端VDD和所述第一晶体管T1的栅极，所述第二电容C2的相对两端分别电性连接所述第一扫描信号输入端S1和所述第一晶体管T1的栅极。

[0072] 在另一种实施例中，请参阅图4，图4是本申请实施例提供的第四种像素电路的结构原理图。可以理解，本实施例提供的像素电路与上述实施例记载的像素电路具有相同或相似的结构特征，下面对本实施例中的像素电路进行说明，其中未详述之处请参阅上述实施例的记载。

[0073] 该像素电路包括驱动单元10、发光控制单元、第一复位单元30、第二复位单元40、第三复位单元50、补偿单元60、输入单元70和初始化单元80。所述发光控制单元可以包括第一发光控制单元21和第二发光控制单元22。所述第一复位单元30电性连接于所述驱动单元10与所述第二发光控制单元22之间，用于调整流经所述驱动单元10的电流；所述第二复位单元40电性连接于所述第二发光控制单元22与所述发光单元L之间，用于对所述发光单元L进行复位。

[0074] 所述第一发光控制单元21电性连接于所述第一电源输入端VDD与所述驱动单元10之间，且所述第一发光控制单元21的控制端电性连接第一控制信号输入端EM1；所述第二发光控制单元22电性连接于所述驱动单元10与所述发光单元L之间，

且所述第二发光控制单元22的控制端电性连接第二控制信号输入端EM2；所述发光单元L的另一端电性连接第二电源输入端VSS。

[0075] 所述第一复位单元30的第一端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述第一复位单元30的第二端电性连接第一恒压信号输入端V1，所述第一复位单元30的控制端电性连接第一复位信号输入端F1。所述第二复位单元40的第一端电性连接所述发光单元L，所述第二复位单元40的第二端电性连接第二恒压信号输入端V2，所述第二复位单元40的控制端电性连接第二复位信号输入端F2。

[0076] 所述第三复位单元50的第一端电性连接所述发光单元，所述第三复位单元50的第二端电性连接所述第二恒压信号输入端V2，所述第三复位单元50的控制端电性连接第一扫描信号输入端S1。所述补偿单元60的第一端电性连接所述驱动单元10的控制端，所述补偿单元60的第二端电性连接于所述驱动单元10与所述第二发光控制单元22之间，所述补偿单元60的控制端电性连接第二扫描信号输入端S2。所述输入单元70的第一端电性连接于所述第一发光控制单元21与所述驱动单元10之间，所述输入单元70的第二端电性连接数据信号输入端Da，所述输入单元70的控制端电性连接所述第一扫描信号输入端S1。所述初始化单元80的第一端电性连接所述驱动单元10的控制端，所述初始化单元80的第二端电性连接第三恒压信号输入端V3，所述初始化单元80的控制端电性连接所述第二扫描信号输入端S2。

[0077] 进一步地，所述驱动单元10包括第一晶体管T1，所述第一发光控制单元21包括第二晶体管T2，所述第二发光控制单元22包括第三晶体管T3，所述第一复位单元30包括第四晶体管T4，所述第三复位单元50包括第六晶体管T6，所述补偿单元60包括第七晶体管T7，所述输入单元70包括第八晶体管T8，所述初始化单元80包括第九晶体管T9。

[0078] 其中，所述第二晶体管T2的栅极、源极和漏极分别电性连接所述第一控制信号输入端EM1、所述第一电源输入端VDD和所述第一晶体管T1的源极，所述第三晶体管T3的栅极、源极和漏极分别电性连接第二控制信号输入端EM2、所述第一晶体管T1的漏极和所述发光单元L，所述第四晶体管T4的栅极、源极和漏极分别电

性连接所述第一复位信号输入端F1、所述第一恒压信号输入端V1和所述第一晶体管T1的源极或漏极，所述第六晶体管T6的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述第二恒压信号输入端V2和所述发光单元L，所述第七晶体管T7的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第一晶体管T1的栅极和所述第一晶体管T1的漏极，所述第八晶体管T8的栅极、源极和漏极分别电性连接所述第一扫描信号输入端S1、所述数据信号输入端Da和所述第一晶体管T1的源极，所述第九晶体管T9的栅极、源极和漏极分别电性连接所述第二扫描信号输入端S2、所述第三恒压信号输入端V3和所述第一晶体管T1的栅极。

[0079] 所述像素电路还包括第一电容C1和第二电容C2，所述第一电容C1的相对两端分别电性连接所述第一电源输入端VDD和所述第一晶体管T1的栅极，所述第二电容C2的相对两端分别电性连接所述第一扫描信号输入端S1和所述第一晶体管T1的栅极。

[0080] 下面结合图5和图6对图1所示的像素电路的工作原理进行阐述。图5是采用本申请实施例提供的像素电路驱动显示装置在不同频率下显示的驱动方式示意图，图6是本申请实施例提供的像素电路的驱动时序图。

[0081] 对于图5，在较高驱动频率下，例如120Hz时，像素电路驱动显示装置的阶段仅包括显示阶段DS和重置阶段RST，其中，重置阶段RST是所述第三复位单元50和所述初始化单元80进行工作而使显示画面重置的阶段。在这种较高驱动频率下，相邻两个显示阶段DS之间的时间间隔较短，在此期间不会出现流经驱动单元10的电流较大幅度变化的现象，可以维持稳定的显示效果。因此，在较高驱动频率下，所述第一复位单元30可以不工作。

[0082] 随着驱动频率的降低，例如60Hz、30Hz、24Hz、15Hz和小于120Hz的随机频率，像素电路驱动显示装置的阶段还出现了重置维持阶段RF，此时，相邻两个显示阶段DS之间的时间间隔增大，在此期间流经驱动单元10的电流存在变化的驱使，因此在此期间增设重置维持阶段RF；在重置维持阶段RF，第一复位单元30工作，调整作用在驱动单元10上的电应力状况，使流经驱动单元10的电流趋于稳定，进而使防止出现闪烁。

[0083] 对于图6，NS(n-1)和NS(n)分别代表第n-1级第二扫描信号和第n级第二扫描信号，PS(n-1)和PS(n)分别代表第n-1级第一扫描信号和第n级第一扫描信号，与补偿单元60连接的第二扫描信号输入端S2接入NS(n)，与初始化单元80连接的第二扫描信号输入端S2接入NS(n-1)，与第三复位单元50连接的第一扫描信号输入端S1和与输入单元70连接的第一扫描信号输入端S1接入PS(n)。第一复位信号输入端F1接入复位信号RT。第一控制信号输入端EM1和第二控制信号输入端EM2均接入控制信号EM。

[0084] 在显示阶段DS，在NS(n-1)、NS(n)、PS(n-1)、PS(n)以及EM信号的作用下，像素电路驱动显示装置进行显示，并在重置维持阶段RF到来之前的短暂时间内，复位信号RT开启第一复位单元30对驱动单元10进行一次复位操作。在重置维持阶段RF，NS(n-1)、NS(n)、PS(n-1)和PS(n)几个扫描信号均维持恒定电压，而在此期间，复位信号RT可以根据需要再次或多次开启第一复位单元30对驱动单元10再次或多次进行复位操作，以维持流经驱动单元10的电流的稳定。

[0085] 本申请实施例还提供一种显示装置，所述显示装置包括上述任一实施例所述像素电路。所述显示装置可以有有机发光二极管显示装置、微型发光二极管显示装置，或包含该显示装置的显示器、笔记本电脑、平板电脑、电视机、手机等。

[0086] 需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

权利要求书

- [权利要求 1] 一种像素电路，其包括：
驱动单元，电性连接于第一电源输入端与发光单元之间；
发光控制单元，电性连接于所述第一电源输入端与所述发光单元之间，且与所述驱动单元电性连接；
第一复位单元，所述第一复位单元的第一端电性连接所述驱动单元，所述第一复位单元的第二端电性连接第一恒压信号输入端，所述第一复位单元的控制端电性连接第一复位信号输入端。
- [权利要求 2] 根据权利要求1所述的像素电路，其中，所述像素电路还包括第二复位单元，所述第二复位单元的第一端电性连接所述发光单元，所述第二复位单元的第二端电性连接第二恒压信号输入端，所述第二复位单元的控制端电性连接第二复位信号输入端。
- [权利要求 3] 根据权利要求2所述的像素电路，其中，所述像素电路还包括第三复位单元，所述第三复位单元的第一端电性连接所述发光单元，所述第三复位单元的第二端电性连接所述第二恒压信号输入端，所述第三复位单元的控制端电性连接第一扫描信号输入端。
- [权利要求 4] 根据权利要求3所述的像素电路，其中，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元电性连接于所述第一电源输入端与所述驱动单元之间，所述第二发光控制单元电性连接于所述驱动单元与所述发光单元之间。
- [权利要求 5] 根据权利要求4所述的像素电路，其中，所述第一复位单元的第一端电性连接于所述第一发光控制单元与所述驱动单元之间。
- [权利要求 6] 根据权利要求4所述的像素电路，其中，所述第一复位单元的第一端电性连接于所述驱动单元与所述第二发光控制单元之间。
- [权利要求 7] 根据权利要求4所述的像素电路，其中，所述第二复位单元的第一端和所述第三复位单元的第一端均电性连接于所述第二发光控制单元与所述发光单元之间。
- [权利要求 8] 根据权利要求4所述的像素电路，其中，所述像素电路还包括：输入

单元，所述输入单元的第一端电性连接于所述第一发光控制单元与所述驱动单元之间，所述输入单元的第二端电性连接数据信号输入端，所述输入单元的控制端电性连接所述第一扫描信号输入端。

[权利要求 9] 根据权利要求8所述的像素电路，其中，所述像素电路还包括：补偿单元，所述补偿单元的第一端电性连接所述驱动单元的控制端，所述补偿单元的第二端电性连接于所述驱动单元与所述第二发光控制单元之间，所述补偿单元的控制端电性连接第二扫描信号输入端。

[权利要求 10] 根据权利要求9所述的像素电路，其中，所述像素电路还包括：初始化单元，所述初始化单元的第一端电性连接所述驱动单元的控制端，所述初始化单元的第二端电性连接第三恒压信号输入端，所述初始化单元的控制端电性连接所述第二扫描信号输入端。

[权利要求 11] 根据权利要求10所述的像素电路，其中，所述驱动单元包括第一晶体管，所述第一发光控制单元包括第二晶体管，所述第二发光控制单元包括第三晶体管。

[权利要求 12] 根据权利要求11所述的像素电路，其中，所述第二晶体管的栅极、源极和漏极分别电性连接第一控制信号输入端、所述第一电源输入端和所述第一晶体管的源极，所述第三晶体管的栅极、源极和漏极分别电性连接第二控制信号输入端、所述第一晶体管的漏极和所述发光单元。

[权利要求 13] 根据权利要求11所述的像素电路，其中，所述第一复位单元包括第四晶体管。

[权利要求 14] 根据权利要求13所述的像素电路，其中，所述第四晶体管的栅极、源极和漏极分别电性连接所述第一复位信号输入端、所述第一恒压信号输入端和所述第一晶体管的源极或漏极。

[权利要求 15] 根据权利要求13所述的像素电路，其中，所述第二复位单元包括第五晶体管。

[权利要求 16] 根据权利要求15所述的像素电路，其中，所述第五晶体管的栅极、源极和漏极分别电性连接所述第二复位信号输入端、所述第二恒压信号

输入端和所述发光单元。

[权利要求 17] 根据权利要求15所述的像素电路，其中，所述第三复位单元包括第六晶体管。

[权利要求 18] 根据权利要求17所述的像素电路，其中，所述第六晶体管的栅极、源极和漏极分别电性连接所述第一扫描信号输入端、所述第二恒压信号输入端和所述发光单元。

[权利要求 19] 根据权利要求17所述的像素电路，其中，所述补偿单元包括第七晶体管，所述输入单元包括第八晶体管，所述初始化单元包括第九晶体管；

所述第七晶体管的栅极、源极和漏极分别电性连接所述第二扫描信号输入端、所述第一晶体管的栅极和所述第一晶体管的漏极，所述第八晶体管的栅极、源极和漏极分别电性连接所述第一扫描信号输入端、所述数据信号输入端和所述第一晶体管的源极，所述第九晶体管的栅极、源极和漏极分别电性连接所述第二扫描信号输入端、所述第三恒压信号输入端和所述第一晶体管的栅极。

[权利要求 20] 一种显示装置，其包括像素电路，所述像素电路包括：
驱动单元，电性连接于第一电源输入端与发光单元之间；
发光控制单元，电性连接于所述第一电源输入端与所述发光单元之间，且与所述驱动单元电性连接；
第一复位单元，所述第一复位单元的第一端电性连接所述驱动单元，所述第一复位单元的第二端电性连接第一恒压信号输入端，所述第一复位单元的控制端电性连接第一复位信号输入端。

，




图 3




图 4




图 5




图 6

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2021/140585

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/32(2016.01)i; G09G 3/3208(2016.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 像素, 复位, 闪烁, 电压, 驱动, 电平, 低频, 晶体管, 偏移, 阈值, 恒压, 定压, 稳压, 显示, display, pixel, current, transistor, voltage, driv+, threshold, compensation, reset, writing module

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 109599062 A (BOE TECHNOLOGY GROUP CO., LTD.) 09 April 2019 (2019-04-09) description, paragraphs [0036]-[0109], and figures 1-11	1-20
A	CN 106952615 A (BOE TECHNOLOGY GROUP CO., LTD. et al.) 14 July 2017 (2017-07-14) entire document	1-20
A	CN 113628585 A (SHANGHAI SHIYA TECHNOLOGY CO., LTD.) 09 November 2021 (2021-11-09) entire document	1-20
A	CN 107767813 A (WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) 06 March 2018 (2018-03-06) entire document	1-20
A	CN 112086070 A (WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD.) 15 December 2020 (2020-12-15) entire document	1-20
A	US 2020051500 A1 (APPLE INC.) 13 February 2020 (2020-02-13) entire document	1-20



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

04 March 2022

Date of mailing of the international search report

28 March 2022

Name and mailing address of the ISA/CN

China National Intellectual Property Administration (ISA/
CN)
No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing
100088, China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2021/140585

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	109599062	A	09 April 2019	JP	2020536264	A	10 December 2020
				EP	3690871	A1	05 August 2020
				US	2020273411	A1	27 August 2020
				US	11030959	B2	08 June 2021
				WO	2019062579	A1	04 April 2019
				KR	20190131603	A	26 November 2019
				US	2021280132	A1	09 September 2021
CN	106952615	A	14 July 2017	US	2020342812	A1	29 October 2020
				WO	2018210329	A1	22 November 2018
				CN	106952615	B	01 February 2019
CN	113628585	A	09 November 2021	None			
CN	107767813	A	06 March 2018	US	2019385528	A1	19 December 2019
				WO	2019095494	A1	23 May 2019
CN	112086070	A	15 December 2020	None			
US	2020051500	A1	13 February 2020	US	10861389	B2	08 December 2020

国际检索报告

国际申请号

PCT/CN2021/140585

A. 主题的分类 G09G 3/32 (2016.01) i; G09G 3/3208 (2016.01) i 按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类		
B. 检索领域 检索的最低限度文献 (标明分类系统和分类号) G09G 包含在检索领域中的除最低限度文献以外的检索文献 在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用)) CNPAT, CNKI, WPI, EPDOC: 像素, 复位, 闪烁, 电压, 驱动, 电平, 低频, 晶体管, 偏移, 阈值, 恒压, 定压, 稳压, 显示, display, pixel, current, transistor, voltage, driv+, threshold, compensation, reset, writing module		
C. 相关文件		
类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 109599062 A (京东方科技集团股份有限公司) 2019年4月9日 (2019 - 04 - 09) 说明书第[0036]-[0109]段、图1-11	1-20
A	CN 106952615 A (京东方科技集团股份有限公司 等) 2017年7月14日 (2017 - 07 - 14) 全文	1-20
A	CN 113628585 A (上海视涯技术有限公司) 2021年11月9日 (2021 - 11 - 09) 全文	1-20
A	CN 107767813 A (武汉华星光电半导体显示技术有限公司) 2018年3月6日 (2018 - 03 - 06) 全文	1-20
A	CN 112086070 A (武汉华星光电技术有限公司) 2020年12月15日 (2020 - 12 - 15) 全文	1-20
A	US 2020051500 A1 (APPLE INC.) 2020年2月13日 (2020 - 02 - 13) 全文	1-20
☐ 其余文件在C栏的续页中列出。 ☒ 见同族专利附件。		
* 引用文件的具体类型: “A” 认为不特别相关的表示了现有技术一般状态的文件 “E” 在国际申请日的当天或之后公布的在先申请或专利 “L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的) “O” 涉及口头公开、使用、展览或其他方式公开的文件 “P” 公布日先于国际申请日但迟于所要求的优先权日的文件 “T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件 “X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性 “Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性 “&” 同族专利的文件		
国际检索实际完成的日期 2022年3月4日		国际检索报告邮寄日期 2022年3月28日
ISA/CN的名称和邮寄地址 中国国家知识产权局 (ISA/CN) 中国北京市海淀区蓟门桥西土城路6号 100088 传真号 (86-10)62019451		受权官员 吴松江 电话号码 86-(10)-53962563

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2021/140585

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	109599062	A	2019年4月9日	JP	2020536264	A	2020年12月10日
				EP	3690871	A1	2020年8月5日
				US	2020273411	A1	2020年8月27日
				US	11030959	B2	2021年6月8日
				WO	2019062579	A1	2019年4月4日
				KR	20190131603	A	2019年11月26日
				US	2021280132	A1	2021年9月9日
CN	106952615	A	2017年7月14日	US	2020342812	A1	2020年10月29日
				WO	2018210329	A1	2018年11月22日
				CN	106952615	B	2019年2月1日
CN	113628585	A	2021年11月9日	无			
CN	107767813	A	2018年3月6日	US	2019385528	A1	2019年12月19日
				WO	2019095494	A1	2019年5月23日
CN	112086070	A	2020年12月15日	无			
US	2020051500	A1	2020年2月13日	US	10861389	B2	2020年12月8日