

[19] 中华人民共和国国家知识产权局

[51] Int. Cl<sup>7</sup>

H01L 21/00



[12] 发明专利申请公开说明书

[21] 申请号 200410044699.8

H01L 21/02 H01L 21/82  
H01L 21/28 H01L 21/768  
H01L 21/8234 G02F 1/136

[43] 公开日 2004 年 10 月 27 日

[11] 公开号 CN 1540716A

[22] 申请日 2000.9.26

[74] 专利代理机构 中国专利代理(香港)有限公司  
代理人 吴立明 张志醒

[21] 申请号 200410044699.8

分案原申请号 00128864.4

[30] 优先权

[32] 1999. 9. 27 [33] JP [31] 272583/1999

[71] 申请人 株式会社半导体能源研究所

地址 日本神奈川县


[72] 发明人 柴田宽 矶部敦生

权利要求书 3 页 说明书 16 页 附图 10 页

[54] 发明名称 半导体器件及其制造方法

[57] 摘要

提供一种具有高显示品质的液晶显示器件，它具有高的孔径比而又确保有足够的存储电容( $C_s$ )，同时还可通过将电容线的负荷(像素的写入电流)及时地分散开以便有效地减小该负荷。扫描线形成在与栅电极不同的层上，以便将电容线安置得与信号线平行。每个像素都通过介电质与各独立的电容线相连接。因而，由邻近像素的写入电流所引起的电容线的电位变化就可避免，由此可获得满意的显示图像。



I S S N 1 0 0 8 - 4 2 7 4

- 
1. 一种制造半导体器件的方法，  
包括下述步骤：  
在基片上形成岛形半导体膜；在该岛形半导体膜上形成第一绝缘  
5 膜；  
形成岛形栅电极和电容线；  
形成覆盖上述栅电极和电容线的第二绝缘膜；  
通过对上述第二绝缘膜进行选择性蚀刻，形成第一接触孔以到达  
栅电极；  
10 在第二绝缘膜上形成与该栅电极相连的扫描线；  
在该扫描线上形成第三绝缘膜；  
通过对上述第三绝缘膜进行选择性蚀刻，形成第二接触孔以到达  
半导体膜；  
形成与该半导体膜电连接的信号线。  
15 2. 按照权利要求 1 所述的方法，其中在半导体膜上形成第一  
绝缘膜后，与扫描线重叠的第二绝缘膜被局部减薄。  
3. 按照权利要求 1 所述的方法，其中所述的第一绝缘膜是栅  
绝缘膜。  
4. 一种制造半导体器件的方法，包括：  
20 形成至少一个半导体岛；  
在半导体岛上形成第一绝缘膜；  
在第一绝缘膜上形成第一导电膜；  
将第一导电膜构图为栅电极，其中所述栅电极成形为岛形；  
将杂质引入半导体岛的选中区域中，以在其中形成至少一个源和  
漏区，其中沟道区形成在源和漏区之间；  
25 在栅电极之上形成第二绝缘膜；  
在第二绝缘膜中形成第一接触孔以到达栅电极；  
在第二绝缘膜上形成第二导电膜；以及  
构图第二导电膜以形成扫描线，其中扫描线通过第一接触孔电连  
接至栅电极；  
30 在扫描线上形成第三绝缘膜；  
在第三绝缘膜上形成第四绝缘膜；以及

构图第三绝缘膜以形成信号线，其中信号线电连接至半导体岛，其中信号线通过插入其间的至少所述第三绝缘膜而与扫描线隔离。

5. 根据权利要求4的方法，其中所述第一导电膜包括选自包含掺杂的多晶硅、 $WSi_x$  ( $x=2.0 \sim 2.8$ )、Al、Ta、W、Cr和Mo的材料。

5 6. 根据权利要求4的方法，其中所述第二导电膜包括选自包含硅化钨、W、Cr和Al的材料。

7. 一种制造半导体器件的方法，包括：

形成至少一个半导体岛；

在半导体岛上形成第一绝缘膜；

10 在第一绝缘膜上形成第一导电膜；

将第一导电膜构图为栅电极和电容线，其中所述栅电极成形为岛状；

在栅电极和电容线之上形成第二绝缘膜；

在第二绝缘膜中形成第一接触孔以到达栅电极；

15 在第二绝缘膜上形成第二导电膜；以及构图第二导电膜以形成扫描线，其中扫描线通过第一接触孔电连接至栅电极；

在扫描线上形成第三绝缘膜；

在第三绝缘膜上形成第三导电膜；

构图第三导电膜以形成信号线，其中信号线电连接至半导体岛，其中信号线以正交方向延伸至扫描线，并通过插入其间的至少所述第三绝缘膜而与其隔离。

20 8. 根据权利要求7的方法，其中所述第一导电膜包括选自包含掺杂的多晶硅、 $WSi_x$  ( $x=2.0 \sim 2.8$ )、Al、Ta、W、Cr和Mo的材料。

9. 根据权利要求7的方法，其中所述第二导电膜包括选自包含25 硅化钨、W、Cr和Al的材料。

10. 一种制造半导体器件的方法，包括：

形成至少一个半导体岛；

在半导体岛上形成第一绝缘膜；

在第一绝缘膜上形成第一导电膜；

30 将第一导电膜构图为栅电极和电容线，其中所述栅电极成形为岛状；

在栅电极和电容线之上形成第二绝缘膜；

在第二绝缘膜中形成第一接触孔以到达栅电极；

在第二绝缘膜上形成第二导电膜；以及构图第二导电膜以形成扫描线，其中扫描线通过第一接触孔电连接至栅电极；

在扫描线上形成第三绝缘膜；

5 在第三绝缘膜上形成第三绝缘膜；

构图第三绝缘膜以形成信号线，其中信号线通过第二接触孔电连接至半导体岛，其中信号线与所述电容线平行延伸。

11. 根据权利要求 10 的方法，其中所述第一导电膜包括选自包含掺杂的多晶硅、 $WSi_x$  ( $x=2.0 \sim 2.8$ )、Al、Ta、W、Cr 和 Mo 的材料。  
10

12. 根据权利要求 10 的方法，其中所述第二导电膜包括选自包含硅化钨、W、Cr 和 Al 的材料。

13. 一种制造半导体器件的方法，包括：

形成至少一个半导体岛；

15 在半导体岛上形成第一绝缘膜；

在第一绝缘膜上形成第一导电膜；

将第一导电膜构图为栅电极和电容线，其中所述栅电极成形为岛状；

在栅电极和电容线之上形成第二绝缘膜；

20 在第二绝缘膜中形成第一接触孔以到达栅电极；

在第二绝缘膜上形成扫描线，其中扫描线通过第一接触孔电连接至栅电极，并以正交于电容线的方向延伸；

在扫描线上形成第三绝缘膜；

25 在第三绝缘膜上形成信号线，其中信号线电连接至半导体岛，其中信号线与所述电容线平行延伸并与所述电容线重叠。

14. 根据权利要求 13 的方法，其中所述第一导电膜包括选自包含掺杂的多晶硅、 $WSi_x$  ( $x=2.0 \sim 2.8$ )、Al、Ta、W、Cr 和 Mo 的材料。

30 15. 根据权利要求 13 的方法，其中所述第二导电膜包括选自包含硅化钨、W、Cr 和 Al 的材料。

---

## 半导体器件及其制造方法

### 发明背景

#### 5 1. 发明领域

本发明涉及一种具有包括薄膜晶体管（以后就称为 TFT）构成的电子线路的半导体器件及其制造方法。例如，本发明涉及一种以液晶显示板为代表的电光器件和其上安装有这种电光器件作部件的电子设备。

10 注意，半导体器件，如象在通篇本说明中所使用的那样，是表示利用半导体特性起作用的一般器件；而电光器件、半导体线路、及电子设备都是半导体器件。

#### 2. 相关技术

15 利用在一具有绝缘表面的基片上形成一半导体薄膜（具有大约几个到几百纳米的厚度）的方法来构造薄膜晶体管的技术，近些年来已成为关注的亮点。薄膜晶体管被广泛应用于如象 IC 或电光器件之类的电子器件，特别是，作为液晶显示器件的开关元件 TFT 的开发正迅速进行中。

20 为了在液晶显示器件中获得高品质的图像，一种有源阵列液晶显示器件正引起极大的注意，该器件使用 TFT 作开关元件来与按阵列安置的相应的像素电极连接

25 为了在该有源阵列液晶显示器件中实现高品质显示，必须在与 TFT 相连的每一像素电极中将图像信号的电位保持到下一次写入为止。一般来说，在每一像素中都提供有一存储电容 (Cs) 来保持该图像信号的电位。

对于上述存储电容 (Cs) 的构造和形成方法已提出了各种各样的方案。但是，从制造过程的可靠性和简易性的观点来看，最好是，在用来构造像素的那些绝缘膜之中，使用一种 TFT 的栅绝缘膜来作存储电容 (Cs) 的介质，因为它是一种具有最好质量的绝缘膜。惯常来说，如图 9 所示，成为上电极的电容导线首先利用扫描线来形成，然后利用这上电极（电容导线），介电层（栅绝缘膜），和下电极（半

导体膜) 来形成该存储电容.

此外, 从显示性能的观点来看, 就需要提供具有较大存储电容的像素, 同时还需要使该像素的孔径比较大. 如果每一像素都具有一大的孔径比, 则背后照明光 (backlight) 的有效利用就会被改善. 因此, 5 用来获得预定显示照明的背后照明光的量可被限制, 因而就可得到节省能源、尺寸又小的显示器件. 而且, 通过在每一像素上提供一存储电容的方法, 将会使像素在保持显示数据方面的特性得到改善, 因此显示品质也会得到改善. 此外, 对于该显示器件的点连续驱动情形, 在每根信号线的驱动线路一侧还需要一信号存储电容 (取样保持 10 电容). 但是, 如果在每像素中提供有一大存储电容, 则就可使得被该取样保持电容占据的表面面积变得较小, 因而也就可使该显示器件变得较小.

在将各显示像素的间距做得微小的进程中, 这些要求就会成为问题, 伴随上述进程的是将液晶显示器件做得更小, 清晰度更高 (增加 15 像素的数目).

由于在上述惯常像素结构中很难使大孔径比和大存储电容彼此相容, 因而又会出现另外的问题.

一个例子示于图 9 中, 在该例子中惯常的像素结构具有的像素尺寸, 按照表 1 的设计规则为  $19.2 \mu\text{m}$ .

20

表 1

Si 层: 最小尺寸 =  $0.8 \mu\text{m}$ , 最小间距 =  $1.5 \mu\text{m}$

栅电极: 最小尺寸 =  $1.0 \mu\text{m}$ , 最小间距 =  $1.5 \mu\text{m}$

25

扫描线: 最小尺寸 =  $1.5 \mu\text{m}$ , 最小间距 =  $1.5 \mu\text{m}$

信号线与 Si 层之间的接触孔: 最小尺寸 =  $1 \mu\text{m}$  □

接触孔与 Si 层之间的间距:  $1.0 \mu\text{m}$

接触孔与扫描线 (栅电极) 之间的距离: 最小间距 =  $1.3 \mu\text{m}$

扫描线: 最小尺寸 =  $1.5 \mu\text{m}$ , 最小间距 =  $1.5 \mu\text{m}$

接触孔与信号线之间的间距:  $1.3 \mu\text{m}$

30

像素尺寸:  $19.2 \mu\text{m}$  □

像素 TFT:  $L = 1.5 \mu\text{m}$ ,  $W = 0.8 \mu\text{m}$ , 单栅

扫描线：导线宽的最小尺寸 =  $1.0 \mu\text{m}$

扫描线：在 Si 层重叠着的部分导线宽，最小尺寸 =  $1.5 \mu\text{m}$

电容线：最小尺寸 =  $2.0 \mu\text{m}$

5 惯常像素结构的特征是，使两种导线（扫描线和电容线）彼此平行排列，以便连续地形成两种导线，即扫描线和电容线的每一条。在图 9 中，标号 10 表示半导体薄膜，11 表示扫描线，12 表示信号线，13 表示电极，14 表示电容导线。注意，图 9 是一简化的像素顶视图，因而与电极 13 连接的像素电极和伸到电极 13 的接触孔在图中均未画出。  
10

这样，在构造具有上电极（电容线）、介电层（栅绝缘膜）、和下电极（半导体薄膜）的存储电容的情形中，构造像素线路所需的所有线路元件（像素 TFT、存储电容、接触孔等）都变成与栅绝缘膜相关的元件。因此这些元件基本上都是平面地安置在每一像素中。

15 因此，至关重要的是，对那些构造像素线路所需要的线路元件进行有效的平面布局，以便在规定的像素尺寸内对每一像素都能获得高孔径比和大的存储电容。换句话说，根据所有的线路元件都是与栅绝缘膜相连的事实，一般可认为，必须改善栅绝缘膜的利用效率。

20 这样，根据上面的观点，图 9 的像素线路结构例子的有效平面布局表示在图 10 中。在图 10 中，标号 21 表示一个像素区，22 表示一个像素的开孔（pixel opening region）区，23 表示一个存储电容区，24 表示一个 A 区，以及 25 表示该 TFT 和接触区的一部分。

25 就图 10 所示的面积为  $216.7 \mu\text{m}^2$ （开孔率为 58.8%）的像素开孔区 22 来说，它包括大小为  $64.2 \mu\text{m}^2$  的存储电容 23 的面积、面积为  $42.2 \mu\text{m}^2$  的 TFT 和接触区的一部分 25，以及面积为  $34.1 \mu\text{m}^2$  的 A 区 24。

30 该 A 区 24 是位于扫描线和电容线之间的间隔区，从下述事实，即将作为 TFT 的栅极、扫描线、以及电容线的区域互连起来的导线部分应彼此平行安置来看，这间隔区是必须的。该 A 区的栅绝缘膜并没有表现出它的本来功能，反而成为减小平面敷设效率的原因。

另外，在上述结构的情形中，还有一个问题，那是由于对电容电阻的要求已很精密而引起的。

在通常的液晶显示器件的驱动中，将图像信号电位写入一些与扫描线相连的像素的过程是连续不断的在该扫描线的方向（在点连续驱动的情形）或同时在所有扫描线的方向（在线连续驱动的情形）进行的。

5 通过将电容线和扫描线彼此平行安置于上述像素结构中，很多与相应扫描线相连的像素就被连接到一公共的电容线上。因而，很多像素的与该像素写入电流相应的反向电流就顺序地或同时地流进该公共电容线。为了避免由该电容线的电位起伏所引起的显示品质的下降，就需充分降低该电容线的电阻。

10 但是，加宽该导线的宽度来降低该电容线的电阻就意味着存储电容的表面积被加大，同时像素的孔径比却被减小。

#### 发明概述

15 鉴于上述问题提出了本发明来作为设计方面的一种解决方法，因而其目的是提供一种如液晶显示器件那样的具有高显示品质的显示器件，具有高的孔径比而又确保有一足够的存储电容 ( $C_s$ )，同时还可通过将电容线的负荷（像素的写入电流）及时地分散开以便有效地减小该负荷。

20 根据本发明公诸于本说明的一个方面来看，本发明提供了一种半导体器件，它包括：

形成于一绝缘表面上的半导体膜；  
 形成于该半导体膜上的第一绝缘膜（栅绝缘膜）；  
 形成于该第一绝缘膜上的栅电极和第一导线（电容线）；  
 形成于该栅电极和该第一导线上的第二绝缘膜；  
 25 形成于该第二绝缘膜上并与该栅电极相连的第二导线（扫描线）；  
 以及

30 形成于该第二导线上的第三绝缘膜，其中该半导体器件的特征在于，该第一导线通过该第二绝缘膜和第二导线重叠，而且存储电容是以该第二绝缘膜作为介电质，形成于该第一导线通过第二绝缘膜和第二导线重叠的区域内。

根据本发明的另一结构，又提供了一种半导体器件，它包括：  
 形成于一绝缘表面上的半导体膜；

形成于该半导体膜上的第一绝缘膜(栅绝缘膜)；  
形成于该第一绝缘膜上的栅电极和第一导线(电容线)；  
形成于该栅电极和第一导线上的第二绝缘膜；  
与该栅电极相连，形成于该第二绝缘膜上的第二导线(扫描线)；

5 以及

形成于该第二导线上的第三绝缘膜；其中该半导体器件的特征在于，该第一导线通过该第一绝缘膜和半导体膜重叠，而且具有该第二绝缘膜作为介电质的存储电容形成于该第一导线通过该第一绝缘膜和半导体膜重叠的区域内。

10 而且，在本发明的上述结构中，该半导体器件的特征在于，该第一导线通过该第二绝缘膜和第二导线重叠，而且存储电容是用该第二绝缘膜作为介电质，形成于该第一导线通过该第二绝缘膜和第二导线重叠的区域内。

15 另外，在本发明的上述的各结构中，该半导体器件的特征在于，在该半导体膜中产生p-型或n-型导电性的杂质元素被掺入第一导线通过该第一绝缘膜与之重叠的区域中。

另外，在本发明的上述的各结构中，该半导体器件的特征在于，该第一导线和第二导线都是排列在彼此相交的方向上。

20 另外，在本发明的上述的各结构中，该半导体器件的特征在于，与该半导体膜相连的第三导线(信号线)被设置在第三绝缘膜上，特征还在于，在该半导体膜中与第三导线相连接的区域是一源区或一漏区。

另外，在本发明的上述的各结构中，该半导体器件的特征在于，提供有用来与该半导体膜电连接的像素电极。

25 另外，在本发明的上述的各结构中，该半导体器件的特征在于，该第一导线是安置在与第三导线平行的方向上。

另外，在本发明的上述的各结构中，该半导体器件的特征在于，该栅电极是形成在一与扫描线不同的层上。

30 另外，在本发明的上述的各结构中，该半导体器件的特征在于，该栅电极被做成一岛形。

另外，本发明用来获得上述半导体器件的一个方面是一种制造半导体器件的方法，其特征在于它包括下述步骤：

- 在基片上形成一岛形的半导体膜；  
 在该岛形的半导体膜上形成第一绝缘膜（栅绝缘膜）；  
 形成岛形的栅电极和电容线；  
 形成覆盖该栅电极和电容线的第二绝缘膜；  
 5 用对该第二绝缘膜进行选择性蚀刻的方法形成一伸到栅电极的第一接触孔；  
 在该第二绝缘膜上形成与栅电极相连的扫描线；  
 在该扫描线上形成第三绝缘膜；  
 用对该第三绝缘膜进行选择性蚀刻的方法形成一伸到该半导体膜  
 10 的第二接触孔；  
 形成与该半导体膜电连接的信号线。  
 在本发明的上述制造方法中，最好是，在该半导体膜上形成第一绝缘膜后，再将覆盖该扫描线的第二绝缘膜部分地减薄。  
 另外，本发明的另一方面是，形成存储电容的那些导线都沿与数  
 15 据信号线平行的方向和沿与该栅（扫描）线垂直的方向伸展。这种特点是有益的，因为由这些扫描线的电位变化所引起的影响可以被抑制。

#### 附图简述

- 20 在附图中：  
 图 1 是一说明有源阵列液晶显示器件的横截面结构图解；  
 图 2 是一表示 TFT 的线路结构的图；  
 图 3A 和图 3B 分别是表示像素和像素开孔区的顶视图；  
 图 4A 和图 4B 是表示该像素的横切面视图；  
 图 5A 和图 5B 分别是表示像素的顶视图和像素的横截面视图（实施例 2）；  
 图 6 是表示一 AM-LCD 的外貌的视图；  
 图 7A—7F 是表示电子设备的一些例子的图解；  
 图 8A—8D 是表示电子设备的一些例子的图解；  
 30 图 9 是常规像素的顶视图；以及  
 图 10 是表示常规的像素开孔区的视图。

### 优选实施例详述

下面就来描述本发明的一些优选实施例。

本发明的特征在于，扫描线是形成于一与栅电极不同的层上，其特征还在于，为了增大孔径比和增大存储电容，存储电容是用扫描线作上电极形成的。  
5

按照本发明的这个优选实施例，通过形成于该第二绝缘膜中的接触孔，将按布局图案做成小岛形状的栅电极与形成于第二绝缘膜上的扫描线连接起来。

在本发明中，存储电容由包括作为下电极的半导体膜，作为介电  
10 质的第一绝缘膜（栅绝缘膜），以及作为上电极的电容线等构成。与源区或漏区类似，最好是，将电容线通过第一绝缘膜与之重叠的区域  
15 做成低电阻。此外，可通过局部减薄第一绝缘膜上与电容线接触并与之重叠的部分来增大该存储电容。

另外，按照本发明，如图 1 所示，扫描线 107 形成于栅电极 104  
15 之上的上层中，因此就可由与该栅电极接触并作为介电质的第二绝缘  
膜 106 形成电容。这种电容是由当作下电极的电容线 105、当作介电  
质的第二绝缘膜 106、和当作上电极的扫描线 107 构成。

本发明与现有技术是不同的（在现有技术中该电容线与扫描线平行安置），因为本发明的电容线 105 安置成与信号线 109 和 111 平行，  
20 如图 3A 所示。于是，由于避免了由于邻近像素的写入电流所引起的电容线的电位起伏，因而可以获得良好的图像显示，这是因为每个像素都是与每个独立的电容线相连的结果，即使对于与每条扫描线相应的像素在该驱动方法下连续写入图像信号也是如此。

此外，由于与上述相同的原因，电容线的电阻性能要求也被减轻，  
25 因而在设计该布局上、尺寸上、以及电容线的膜厚上都有较多的自由度。而且，因为增宽了电容线的材料选择范围，因而涉及和制造的复杂程度就变小了，这就导致了高生产率的实现。

关于包括上述方面的本发明，将就下面的一些实施例来进行详细  
描述。

30

#### 实施例 1

在下面，将以投影仪式的液晶显示器件的点连续驱动为例子来描

述本发明的一些实施例。

一种利用 TFT 作开关元件的有源阵列液晶显示器件是由一基片 (TFT 基片) 和一对置的基片构成，前一基片具有一些按阵列安置的像素电极，后一基片通过液晶层正对着该 TFT 基片并具有一些形成于该基片上的对置电极 (opposing electrode)。两基片的间距通过隔离层等被控制在预定的间隔，而且在围绕该显示区的外围部分使用密封材料，将该液晶层封闭起来。

图 1 是一示意表示本发明的液晶显示器件的横截面结构视图。在图 1 中，标号 101 表示基片 (TFT 的基片)，102 表示半导体膜，103 表示栅绝缘膜 (第一绝缘膜)，104 表示栅电极，105 表示电容线，106 表示第二绝缘膜，107 表示扫描线，108 表示第三绝缘膜，以及 109 和 111 表示信号线或从该信号线分出的电极。标号 110 表示一种与像素电极相连的电极。

值得注意的是，在整篇说明中，术语电极都是指该导线的一部分，而且它表示与其它导线进行电连接的地方和表示与半导体层相交的地方。这样，使用术语导线和电极都是为了说明方便，但术语导线总是被包括在电极的意义中。

注意，由标号 102 到 110 所表示的部分在通篇说明中都被定义为 TFT (开关元件)。此外，标号 109 和 110 可以是从一条导线分出的一电极，也可就是一条导线。

此外，标号 112 表示覆盖 TFT 的第四绝缘膜，113 表示一种用来使 TFT 免受光的损害的遮光膜，114 表示一第五绝缘膜，115 表示一与该上述像素电极连接的一像素电极，以及 116 表示一种取向薄膜，用来使液晶层 117 取向。

而且在图 1 中，对置电极 119 和取向膜 118 都设置在对置的基片 120 上，此外，当需要时还可设置遮光膜和滤色器。虽然在图中未画出，但是，把驱动线路的薄膜晶体管同时制得象像素的薄膜晶体管一样将是有益的。

如图 2 所示，该基片 (TFT 的基片) 101 包括显示区 201 和做在显示区周围的扫描线驱动线路 202 与信号线驱动线路 203。

该扫描线驱动线路 202 主要由一些移位寄存器构成，该寄存器用于连续地传递扫描信号。该信号线驱动线路 203 主要由一些取样保持

线路构成，该线路在对移位寄存器和图像信号取样后用来保持图像信号和驱动信号线，该图像信号是根据该移位寄存器的输出来输入的。

在上述显示区 201 中，有一些与上述扫描线驱动线路 202 相连并彼此以预定间隔平行安置的扫描线（栅线）207 和一些与信号线驱动线路 203 相连并以预定间隔彼此平行安置的信号线 208。这些扫描线 207 与这些信号线 208 彼此相交。与安置在每一交叉点上的 TFT 一起，将一些像素电极安置在由那些扫描线和信号线划分的各个区域内。这样每个像素电极都被安置在从这种结构产生的阵列中。此外，设置一些与 GND（地）或固定电位相连接并与信号线 208 平行的电容线 209。值得注意的是，为了简化，在图 2 中只画出了这些信号线，扫描线和电容线中的几条。

下面，参考图 3A 和 3B 以及图 4 来对图 1 中的半导体器件的简化制作过程加以描述。

首先，除了玻璃基片可用作基片 101 外，还可使用石英基片和塑料基片。在利用玻璃基片的情形中，可预先在比玻璃的扭变点低大约 10—20℃ 的温度上进行热处理。而且，一种带基薄膜（base film）形成于该基片 101 的表面，该 TFT 将形成于该带基薄膜上以便防止来自基片 101 的杂质扩散。该带基薄膜是用绝缘膜，如氧化硅膜、氯化硅膜、或硅氮氧膜制成。

随后用已知的方法，如等离子体 CVD 或溅射的方法形成半导体膜 103，并使其达到 25~80nm 的厚度（最好为 30~60nm），然后做成希望的形状。在这个实施例中，用等离子体 CVD 将无定形硅膜做成大约 50 nm 的厚度。用已知的结晶方法完成结晶过程，以便从该无定形硅膜形成结晶硅膜[多晶 Si (poly-Si)]。然后在这结晶硅膜上绘制布局图案，以便将该膜做成岛形。尽管本实施例使用的是结晶硅膜（多晶 Si），但只要它是半导体膜就行了，不会再设特别的限制。

注意，在通篇说明中，术语半导体膜表示的是单晶半导体膜、结晶半导体膜（如多晶 Si）、无定形半导体膜（如 $\alpha$ -Si）、或微晶半导体膜。此外，作为半导体膜，还包括如象硅锗膜之类的化合物半导体膜。

一种用等离子体 CVD 或溅射之类的方法形成的含硅的绝缘膜，或用加热氧化的方法由一半导体膜（如硅膜）形成的氧化物膜都可被用

来形成上述第一绝缘膜（栅绝缘膜）栅绝缘膜 103。需要时，该第一绝缘膜 103 可以是一由几层，如两层或三层构成的层状结构。

紧接着在该第一绝缘膜 103 上形成一导电膜。然后设计布线图案以便形成栅电极 104 和电容线 105。该栅电极 104 和电容线 105 是用如多晶硅之类的导电材料和该导电材料的层状结构形成，厚度大约为 5 300 nm，在这导电材料中掺入了产生导电类型的杂质元素， $W_{six}$  ( $x=2.0 \sim 2.8$ )，Al, Ta, W, Cr, Mo。另外，对于栅电极 104 和电容线 105 来说，可做成单层，但在需要时，也可做成由几层，如两层或三层构成的层状结构。

10 此后，为了构造用作图像信号写入开关的 TFT，如果利用相应的  
15 岛形半导体膜 104，就可使用已知的技术来选择性地在岛形半导体膜 104 中掺入一种产生 p-型或 n-型导电性的杂质元素（如磷或硼），由此形成一低电阻的源区和漏区，并进而形成一低电阻区。这种低电阻区与漏区类似，因为它掺入了杂质元素（典型地是磷和硼）而且是被  
制成为低电阻的该半导体膜的一部分。注意，选择性地掺入杂质元素的过程顺序并没有特别的限制。例如，这杂质元素的掺入可以是在第一绝缘膜和栅电极形成之前，也可是在该栅电极形成之后。此外，还可以形成一种 LDD 区或偏移区（offset region）来反应该线路结构。  
值得注意的是，为了简化在图中并没画出该相应区域。

20 这样，通道形成区形成在该半导体膜 104 的源区和漏区之间。该  
25 岛形栅电极 104 就设置在遍及第一绝缘膜 102 的各像素的通道形成区上。另外，那些电容线被设置在该低电阻区上。这些电容线还沿信号线的方向连续设置到各像素上，并在该显示区之外与地或与固定电位相连接。注意，该存储电容可以通过增加下述过程而增大：将电容线与第一绝缘膜 102 重叠的区域的膜局部减薄。

接着形成第二绝缘膜 106，以覆盖栅电极和电容线。采用如等离子体 CVD 或溅射之类的方法形成的含硅绝缘膜就被用做第二绝缘膜 106。此外，该第二绝缘膜 106 可由氧化硅膜、氮氧化硅膜、氮化硅膜、或由这些膜的组合构成的分层膜来形成。

30 接着，在该第二绝缘膜上进行选择性蚀刻，以便由此形成伸到岛形栅电极的第一接触孔。

接着，在该第二绝缘膜 106 上形成一导电膜，然后进行布线图案

设计，以便由此形成扫描线 107。该扫描线 107 通过第一接触孔与每个岛形栅电极相连接，该第一接触孔形成于第二绝缘膜 106 上，而且布置得使通道形成区的四周是能遮光的。该扫描线 107 可利用具有遮光特性的导电材料膜，如 Wsix、W、Cr、Al 等，或由 100 nm 厚的 Wsix / 多晶 Si 的分层结构来形成。该扫描线 107 与该扫描线的驱动线路相连接。

接着形成该第三绝缘膜 108 以覆盖上述扫描线。该第三绝缘膜可用如象有机绝缘材料膜、氧化硅膜、氮氧化硅膜、氮化硅膜之类的膜、或由这些膜的组合构成的分层膜来形成。

接着在该第一绝缘膜 103、第二绝缘膜 106 和第三绝缘膜上进行选择性蚀刻，以便由此形成伸到半导体膜（源区或漏区）的第二接触孔。

具有 Al、W、Ti、和 TiN 作它的主成分的膜，或具有由这些元素构成的分层结构的导电膜（膜厚：500 μm），紧接着形成在该第三绝缘膜 108 上。然后绘制布线图案，由此形成信号线 109、111 和岛形电极 110，用来与后来形成的像素电极连接。通过伸到半导体膜的第二接触孔，这些信号线 109 不是与上述源区相连就是与上述漏区相连。同样，通过伸到半导体膜的第二接触孔，该岛形电极 110 不是与上述源区相连就是与上述漏区相连。而且，该岛形电极 110 与信号线 109 和 111 隔离设置。但是，该信号线 109 与该岛形电极两者都不与源区连在一起。同样，该信号线 109 与该岛形电极两者都不与漏区连在一起。

这一阶段的像素顶视图与图 3 相当，而沿图 3A 的 A-A 剖线截取的横截面结构和沿 B-B 剖线截取的横截面结构的示意图分别与图 4 图 A 和图 4B 相应。各图中的相同部分都用同一标记表示。

紧接着形成第四绝缘膜，以覆盖该信号线和岛形电极。该第四绝缘膜 112 可用如象有机绝缘材料膜、氧化硅膜、氮氧化硅膜、氮化硅膜、或由这些膜的组合构成的分层膜来形成。

随后，由如 Ti、Al、W、Cr 或黑色树脂之类材料构成的具有遮光特性的膜形成在上述第四绝缘膜 112 上，然后将其做成希望的布线图案，由此形成遮光膜（light shielding film）113。将这遮光膜安置成网状，使得除了像素的开孔部分外，其它的面积都是遮光的。

在实施例 1 中，虽然该遮光膜 113 变成电浮动的，但如果选择低电阻膜来作遮光膜的材料，则就可能在该显示区的外面将这遮光膜控制到一可任选的电位上。

接着在该遮光膜 113 上形成第五绝缘膜 114。用有机绝缘材料膜 5 来形成该第五绝缘膜 114 是适宜的。采用有机材料来形成第五绝缘膜就可使表面变得充分平坦。此外，由于有机树脂材料一般来说电解常数都很低所以还可使寄生电容减小。但是，因为有机树脂材料是吸湿的，它们不能很好地用作保护膜。这样，该第五绝缘膜 114 可以是一种用氧化硅膜、氮氧化硅膜、和氮化硅膜的组合构成的分层膜。

接着，在第四绝缘膜 112 上和第五绝缘膜 114 上进行选择性蚀刻，以便由此形成伸到岛形电极 110 的第三接触孔。  
10

接着形成一透明的导电膜，如 ITO 膜，然后作出布线图案以便由此形成该像素电极 115。通过该第三接触孔将该像素电极 115 与该岛形电极连接起来。各像素电极被独立安置，使得能将每个像素的开孔部分覆盖起来。  
15

通过使用上述制造步骤和按照表 1 所列之设计规则与像素规则，安排各种导线，半导体膜以及接触孔等，就可获得表面积为  $226.8 \mu m^2$  的像素开孔区（开孔率：61.5%）和表面积为  $83.4 \mu m^2$  的存储电容区 301a 和 301b。像素电极和第三接触孔的配置表示在图 3B 中。

该 TFT 部分和该接触区 302 的表面积与惯常例子的情形是很相同的。通常被无益地用作扫描/信号线的分隔区或 TFT 的栅连接导线区的表面积（A 区）可被转变成这种构造的像素开孔部分和存储电容部分。  
20

这样有效地利用该有限的像素部分就使得有可能将高开孔率与宽的存储电容面积兼容起来。  
25

因此可获得良好的显示图像，这是由于避免了由邻近像素的写入电流所引起的电容线的电位变化的结果，之所以这样是因为每个像素都与由相应的独立电容线构成的存储电容相连的缘故，即使在该驱动方法下连续地将图像信号写入这些与各扫描线相应的像素，情况也是如此。  
30

此外，因为与上述同样的理由，对该电容线的电阻特性要求已被降低，因而在设计布置，尺寸，以及电容线的膜厚上都有较多的自由

度。而且，由于电容线材料的选择范围变宽了，涉及和制造方面的复杂程度就减小了，因而可能获得较高的产率。

在实施例 1 中，尽管为了方便起见提供了遮光膜，但却可将制造步骤简化成没有该遮光膜的结构那样，因为除了像素的开孔区或岛形 Si 膜的通道形成区需要遮光外，其它的区域都被扫描线和信号线及具有高遮避效果的涂敷材料完全将光遮住。  
5

## 实施例 2

在实施例 2 中，岛形电极（第二电极）是在上述实施例 1 的结构 10 中的第一绝缘膜上形成扫描线的过程中，同时用与扫描线分开的导线在相应的像素上另外形成的。图 5A 表示实施例 2 的像素的顶视图，图 5B 表示沿图 5A 的虚线 C-C' 截取的横截面图。注意，实施例 2 只是在形成第二电极方面与实施例 1 有无差异，因而可使用相同的标号来表示相同的部件。  
15

如图 5A 和 5B 所示，第二电极 501 是通过开在该第一绝缘膜上的接触孔与形成在岛形 Si 膜 102 中的源区电连接的。而且，该第二电极 501 被如此安置使得它能与电容线重叠。  
20

通过形成这样的结构，就可形成第二存储电容，该第二电极 501 可用作上电极、该第一绝缘膜用作介电质、以及该电容线用作下电极，由此形成上述的第二电容。这样，图像的保持特性可以得到改善。此外，制作较小的显示器件也可取得进展。  
25

另外，按照实施例 2 形成的该第二电极 501 和该电容线重叠的区域又与在平表面上的该第一电容电极重叠。因为伸到岛形 Si 膜的接触孔区可以如此设置，使得在该平表面上它和将像素电极线与该源区连接起来的接触孔区相重叠，在开孔率上没有减小。  
30

对于这样的结构来说，与实施例 1 类似，可以获得面积为  $226.8 \mu\text{m}^2$  的像素开孔部分（开孔率为 61.5%）和面积为  $83.4 \mu\text{m}^2$  的第一存储电容，实施例 2 中的第二存储电容的附加面积为  $45.0 \mu\text{m}^2$ 。  
35

## 实施例 3

这里将参照图 6 将示于实施例 1 中的有源阵列液晶显示器件的结构描述于实施例 3 中。注意，与实施例 1 中的标号相应的那些部件将

被赋予相同的标号。

在图 6 中，阵列基片是由像素部分 801、扫描线驱动线路 802、信号线驱动线路 803、以及形成在基片 101 上的其它的信号处理线路组成。像素 TFT 800、第一存储电容 200、和连接在像素电极 115 上的第二存储电容 201 都被提供在该像素部分中，而且提供在像素部分四周的上述驱动线路都是以 CMOS 线路为基础构造的。  
5

再有，该电容线是朝与信号线平行的方向敷设的，它起着第一存储电容 200 的上电极的作用或第二存储电容 201 的下电极的作用。该电容线还被接地，也可与一固定电位相连。

10 该扫描线 102 和该信号线 109 分别是从该扫描线驱动线路 802 和信号线驱动线路 803 延伸到该像素部分并与该像素的 TFT 800 相连接。另外，一 FPC (软性印刷电路) 804 被连接到外面的输入端子 805 上以便用来输入信号，如图像信号。该 FPC 804 用增强型树脂牢固地固定。然后将连接线 806 和 807 连接到相应的驱动线路上。虽然在图 15 中没有画出，但在对置的基片 808 上却提供有一种遮光膜和一种透明电极。

再有，实施例 3 的结构可以与实施例 2 的结构相组合。

#### 实施例 4

20 通过实施本发明所形成的上述 CMOS 线路和像素阵列线路都可用于电光器件中（有源阵列型液晶显示器件、有源阵列 EL 显示器件、和有源阵列 EC 显示器件）。这就是说，本发明可以实施于所有包含电光器件作显示部件的设备中。

象这样的电子设备可以列举于下：摄像机、数码相机、投影仪（后型或前型）、头戴式显示器（head mount display）[眼镜式显示器（goggle type display）]、汽车导航系统、个人计算机、便携式信息终端（如便携式计算机、移动电话、和电子图书）等。这些例子中的一些以表示于图 7A-7F 和图 8A-8D 中。  
25

图 7A 表示一个个人计算机，它包括有一主体 2001、一图像输入部分 2002、一显示部分 2003、和一键盘 2004。本发明可应用于该显示部分 2003。  
30

图 7B 表示一摄像机，它包括一主体 2101、一显示部分 2102、一

音频输入部分 2103、几个操作开关 2104、一个电池 2105、以及一图像接收部分 2106。本发明可应用于该显示部分 2102。

图 7C 表示一便携式计算机 (mobile computer)，它包括一主体 2201、一摄像机部分 2202、一图像接收部分 2203，操作开关 2204、  
5 以及显示部分 2205。本发明可应用于该显示部分 2205。

图 7D 表示一眼镜式显示器，它包括一主体 2301、显示部分 2302，以及臂部分 2303。本发明可应用于该显示部分 2302。

图 7E 表示一种视频播放机 (player)，它利用一种其中存储有节  
10 目的记录介质 (以下就称为记录介质)，该机包括一主体 2401、一显  
示部分 2402、扬声器部分 2403、记录介质 2404、以及几个操作开关  
2405。DVD (数字化视频光盘)、光盘 (CD) 等等都被用作该记录介  
质来使该机运行以便欣赏音乐和电影，玩视频游戏或互连网。本发明  
可应用于该显示部分 2402。

图 7F 表示一数码相机，它包括一主体 2501、一显示部分 2502、  
15 目视镜部分 2503、几个操作开关 2504、以及图像接收部分 (图中未  
画出)。本发明可应用于该显示部分 2502。

图 8A 表示一前式投影仪，它包括一投影单元 2601、一个屏幕 2602  
等。本发明可应用于该投影单元的液晶显示器件，该液晶显示器件是  
构成该单元的一个部件。

图 8B 表示一后式投影仪，它包括一主体 2701、一投影单元 2702、  
一反射镜 2703、一屏幕 2704 等等。本发明可应用于该投影单元的液  
晶显示器件，该液晶显示器件是构成该单元的一个部件。

在图 8C 中表示的是分别示于图 8A 和 8B 的投影单元 2601 和 2702  
25 的结构例子。投影单元 2601 和 2702 每个都包含有一个光源的光学系  
统 2801、反射镜 2802 和 2804—2806、分光镜 2803、一个棱镜 2807、  
和液晶显示器件 2808、一些相差板 2809、以及投影光学系统 2810。  
该投影光学系统 2810 是由包含一些透镜的光学系统构成。在实施例 4  
中表示一个三片系统的例子，但却并没有特别的限制。例如单片的光  
学系统也是可接受的。另外，在图 8C 中箭头表示的光程之内，操作者  
30 还可适当设定一些光学系统，如象一些光学透镜，偏振片、相差调节膜片、以及 IR 膜片等。

此外，图 8D 表示出图 8C 的一个光源光学系统 2801 的结构例子。

在这实施例中，该光源光学系统 2801 包括一反射器 2811、一个光源 2812、2813、和 2814、一个偏振变换元件 2815、以及一聚光透镜 2816。注意，图 8D 中表示的光源光学系统只是一个例子，它并不限制于这种图示的结构上。例如，操作者可适当设定一些光学系统，如象一些 5 光学透镜，偏振片、相差调节膜片、以及 IR 膜等。

这样本发明的应用范围是非常宽阔的，它可应用到一切领域的电子设备中。另外，这个实施例的电子设备还可由使用实施例 1—3 的组合结构来实现。

如上所述，本发明的应用范围是非常宽阔的，它可应用到一切领域的电子设备中。另外，实施例 4 的电子设备也可由使用实施例 1—3 的组合结构来实现。

按照本发明，在扫描线和扫描线/电容线的分隔区内，惯常被用作导线区的区域（与图 10 中 A 区相应的那个区域）可以被用作该存储电容。另外，由于该结构的很多像素与相应扫描线这样相连，以致使得它们与各独立的电容线相连，因而在对各个像素和相邻像素连续或同时进行信号写入时，各个像素并不会受相邻像素的写入电流的影响。此外，各电容线的电负载还可及时被分散，因此减小了有效荷载。

因此，按照使用本发明的液晶显示器件，就可获得具有高开孔率和相应像素的液晶显示基元，该基元中具有一些能保持充分显示信号电位的存储电容。从而，在获得小尺寸和节能的器件的同时还可获得满意的图像显示。




图 1




图 2




图 3A




图 3B




图 4A




图 4B




图 5A




图 5B







图 6






图 8A




图 8B




图 8C




图 8D





图 9  
现有技术





图 10  
现有技术