

双面影印

公告本

申請日期	89 5 9
案 號	891008338
類 別	H01L 21/60

A4
C4

454282

(以上各欄由本局填註)

發明專利說明書

一、發明 名稱	中 文	用以測試具有數個半導體元件之晶圓的探針卡及方法
	英 文	PROBE CARD AND METHOD OF TESTING WAFER HAVING A PLURALITY OF SEMICONDUCTOR DEVICES
二、發明 人	姓 名	(1)丸山茂幸 (5)吉田英治 (2)小泉大輔 (6)譽田敏幸 (3)渡邊直行 (7)川原登志實 (4)金野吉人 (8)永重健一
	國 籍	日 本
	住、居所	(1)~(8)日本國神奈川縣川崎市中原區上小田中4丁目1番1號
三、申請人	姓 名 (名稱)	日商・富士通股份有限公司
	國 籍	日 本
	住、居所 (事務所)	日本國神奈川縣川崎市中原區上小田中4丁目1番1號
	代 表 人 姓 名	秋草直之

裝

訂

線

經濟部智慧財產局員工消費合作社印製

454582

(由本局填寫)

承辦人代碼：

大類：

IPC分類：

A6

B6

本案已向：

日本 國(地區) 申請專利，申請日期：

案號：

，☒有 ☐無主張優先權

1999,8,19

特願平11-233109

有關微生物已寄存於：

，寄存日期：

，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部智慧財產局員工消費合作社印製

本紙張尺度適用中國國家標準 (CNS) A4規格 (210×297公釐)

五、發明說明(1)

相關申請案之參考資料

本申請案係基於日本專利申請案第11-233109號並主張其優先權。

發明之背景

本發明係有關於一種用於同時測試的探針卡。更特別地是，本發明係有關於一種測試形成於晶圓上之數個晶片與晶片尺寸封裝體(以下稱為CSP)的晶圓用探針卡，以及一種測試諸如晶圓水平面CSP或類似物之半導體元件的方法。

為了形成以具有盡可能接近半導體晶片(以下稱為晶片)之形狀的樹脂密封的半導體元件，本申請人提出一種新的半導體封裝體，其具有由凸出電極所形成之外部輸出端子被提供於晶片上的結構。至少該凸出電極的側面在晶圓條件下以樹脂密封，其次該晶片被切割為個別的晶片(參考日本公開專利申請案第HEI 10-79362號，以及美國專利申請案第09/029,608號)。

更有效的半導體元件測試可藉由在晶圓條件中的CSP進行測試而完成，而非將由晶圓切割的個別CSP進行測試。相同的方式可被用於測試數個普通晶片形成於其上的晶圓。本發明係有關於一種用於在晶圓條件中測試各該數個晶片及CSP的探針卡，以及一種測試該具有數個半導體元件之晶圓的方法。

第1至4圖係為說明相關技藝之CSP的一個實例的圖式。第1圖為橫剖面圖，而第2圖說明第1圖的CSP被切割成個

五、發明說明（2）

別工件之前的狀況，以及第3圖為第2圖的平面圖。

在第1圖的CSP中，在晶片1上除了鋁墊4以外的區域係以一個氮化矽膜2覆蓋，而一聚亞醯胺層3更被形成於其上。形成於晶片1上的一鋁電極墊4具有的問題為在測試時探針無法與其接觸，因為在未經改良的配置中其間隔太窄，以及該墊在安裝時無法被安裝於該安裝基板上。因此，一重置通道5被形成於該聚亞醯胺層3上，而在晶片上的適當位置將鋁墊4連接至一銅凸起電極6，因而加寬鋁墊4的間隔。就安裝於印刷板上而言，焊料球8被形成於該銅凸起電極6上（穿經阻障金屬層7）。

當製造第1圖的CSP時，在該銅凸起電極6被形成於晶圓上後，一樹脂層9被形成以至少密封該銅凸起電極6的側面。其次，焊料球8被形成，且晶圓上的CSP沿著切割線12被切割成個別工件，如第2圖所舉例。

然而，在測試CSP時，因為在焊料球8被切割為個別工件後的測試效率將降低，所以在如第3圖所舉例之切割前的晶圓條件下進行CSP測試係為所強烈希冀。

第3圖舉例CSP在晶圓條件中被形成且晶圓11以膠帶10固定的狀況。當一普通針狀的探針在該狀況下被施加於各晶片的電極墊（未舉例於圖中）時，必須準備具有相當於該窄墊間隔之針狀的探針，因而增加成本。

如第4圖所舉例說明，其係提供一種使用非等向性導電橡膠的方法，而作為不使用針狀探針的方法。在本方法中，一可撓性基板42被設置於該非等向性導電橡膠41上，其

（請先閱讀背面之注意事項再填寫本頁）

裝
訂
線

五、發明說明(3)

係被壓合而與被測試的晶圓接觸，而晶圓電極上的訊號則被電傳導至一多層基板43。

然而，使用非等向性導電橡膠的方法具有下列問題。因為該非等向性導電橡膠的使用，導線無法被導至一多層基板，以使得晶圓上的電極間隔加寬。因此，導線必須在該晶圓的電極間隔下被安置於該多層基板上，而無法改變該間隔。再者，可為該非等向性導電橡膠所吸收之平坦度的波動係由25至50微米，因此具有極佳平坦度的昂貴陶瓷基板被使用為該多層基板。當晶圓上的電極間隔係以該陶瓷多層基板完成時，介層孔必須在窄間隔中被鑽孔。因此，當陶瓷基板被使用為該多層基板時，探針卡將變得昂貴，因為該基板本身就昂貴，且加工成本亦相當高。

在此，當由玻璃環氧樹脂或類似物所形成的低成本印刷電路板被使用為該多層基板時，約100微米的應變將產生於該非等向性導電橡膠與多層基板間的接觸面，其係非接觸面穩定性所偏好。

再者，當晶圓的電極間隔變為100微米或更低時，該非等向性導電橡膠無法涵蓋問題的解決方法。

再者，因為該探針卡在老化測試中被暴露於高溫下，所以該非等向性導電橡膠僅可使用100次，所以其耐久性亦為一個問題。

發明之概要

因此，本發明之一目的在於提供一種探針卡，以及一種測試已形成多數個半導體元件之晶圓的方法，其可在晶

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明（4）

圓條件中測試晶片及CSP時，無須使用多層陶瓷基板及非等向性導電橡膠，而確保各晶片與CSP的電極墊有極佳接觸。

本發明的另一個目的在於涵蓋窄電極間隔。

本發明的另一個目的在於確保高溫下的極佳耐久性。

本發明之目的係以包含一個板及一多層基板的探針卡達成。該探針卡亦可包含一可撓性基板。一接觸電極（置於與晶片上的電極相對的位置）被安置於該可撓性基板上或下，或可被設置於該多層基板上的一黏彈性材料上。一第一導線具有一個連接至該接觸電極的第一個部分，一個由該第一部分水平面過渡至在較低水平面之多層基板的水平面過渡部分，以及一個位於連接至多層基板上之內部端子之該水平面過渡部分之一端的連接端子。在該多層基板中的一個第二導線將該內端子連接至該多層基板周圍的外部端子。在板子上的一個第三導線將該多層基板上的外部端子連接至板子上的外部連接端子。連接端子間的電極間隔大於接觸電極間的電極間隔。

本發明之目的亦藉由一種用於形成探針卡的方法達成。包含的步驟有形成反向對齊於數個半導體元件上之對應電極的接觸電極；以第一導線延伸接觸電極的電極間隔；將各第一導線彎曲，而形成由接觸電極水平面至較低水平面之多層基板的水平面過渡部分；將各第一導線之水平面過渡部分末端上的連接端子接合至多層基板上的內端子；以第二導線將多層基板上的內端子連接至多層基板周圍的

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(5)

外端子；以及將該多層基板安置於板子上，其中第三導線將多層基板上的外端子連接至板子上的外連接端子。

在上述的本發明中，本發明之探針卡將晶圓上之各晶片的電極與接觸電極接觸，並以第一導線將接觸電極連接至連接端子，而使電極的間隔延伸。因此，二個組件無需使用非等向性導電橡膠便可被連接。因為不使用非等向性導電橡膠，所以測試晶圓時所施加的溫度負載將基於可撓性基板與多層基板間的熱膨脹係數差異而在連接端子的接合處產生應力。然而，該應力可為延伸於可撓性基板與多層基板間之第一導線的水平面過渡部分所補償。

當該應力被施加時，內端子的位置係相對於可撓性基板偏移。因為該第一導線係為如在可撓性基板與多層基板間之水平面過渡部分之凸起的引腳，並可相對於可撓性基板自由地移動，所以即使內端子偏移，則該位置偏移可為第一導線之水平面過渡部分的黏彈性所補償。

再者，因為不使用非等向性導電橡膠，所以並無可能為老化測試之溫度負載所劣化的部分，因而增加該探針卡的耐久性。

再者，因為晶片的電極在電極間隔以可撓性基板上的第一導線延伸後才被連接至多層基板上的內端子，所以多層基板的製造準確度可能相當低，因而可以降低多層基板的製造成本。此外，多層基板所獲得的平坦度可為約50微米，因為在內端子形成處之組件的高度方向上的波動可為第一導線之水平面過渡部分的黏彈性所補償。由製造準確

五、發明說明(6)

度及平坦度的觀點，該多層基板可以低價玻璃環氧樹脂或類似物所形成的印刷電路板製作，無需使用昂貴的陶瓷基板。

本發明之目的更可使用一種測試具有數個半導體元件之晶圓的方法達成，包含的步驟有：將數個半導體元件之一上方的一個電極與探針卡上的一接觸電極接觸；以及施加一測試訊號於探針卡板子上的外連接端子，穿經連接外連接端子的導線至探針卡多層基板周圍的外端子，穿經連接外端子的導線至多層基板上的內端子，以及穿經具有水平面過渡部分(由位於多層基板水平面的內端子延伸，並連接至位於較高水平面的接觸電極)的一導線。

在上述的本發明中，測試具有數個半導體元件之晶圓的方法可進行高可靠性的晶圓測試，而未劣化連接端子與內端子間的接合，因為來自溫度負載的應力可為上述之水平面過渡部分的黏彈性所補償。特別地是，晶圓尺寸越大時，應力就越大，但測試仍可使用本發明之探針卡完成，而無誘發應力的問題。

圖式之簡要說明

本發明的這些與其他目的將由下列結合附圖之較佳實施例的說明而變得更清楚且更容易瞭解，其中：

第1圖說明為本發明之測試標的的CSP的圖式；

第2圖為用於說明在晶圓條件中之CSP的橫剖面圖；

第3圖為用於說明在晶圓條件中之CSP的平面圖；

第4圖為說明使用非等向性導電橡膠之相關技藝的圖

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

式；

第5(a)圖為本發明之第一個實施例的橫剖面圖，而第5(b)及5(c)圖為平面圖；

第6圖為本發明之探針卡的透視圖；

第7圖為用於說明本發明之作業的圖式；

第8圖為說明本發明之第一個實施例之改良的圖式；

第9圖為說明本發明之第一個實施例之改良的圖式；

第10(a)及10(b)圖為說明本發明之第一個實施例之改良的圖式；

第11圖為說明本發明之第一個實施例之改良的圖式；

第12(a)及12(b)圖為說明本發明之第一個實施例之改良的圖式；

第13(a)及13(b)圖為說明本發明之第一個實施例之改良的圖式；

第14圖為說明本發明之第一個實施例之改良的圖式；

第15圖為說明本發明之第一個實施例之改良的圖式；

第16(a)至16(d)圖為說明本發明之第一個實施例之改良的圖式；

第17圖為用於說明本發明之第二個實施例的圖式；

第18圖為說明本發明之第二個實施例之改良的圖式；

第19圖為說明本發明之第二個實施例之改良的圖式；

第20圖為說明本發明之第二個實施例之改良的圖式；

第21圖為說明本發明之第二個實施例之改良的圖式；

第22圖為說明本發明之第二個實施例之改良的圖式；

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明（ 8 ）

第23圖為說明本發明之第三個實施例的圖式；

第24(a)至24(c)圖為說明本發明之第四個實施例的圖式；

第25圖為說明本發明之第五個實施例的圖式；

第26圖為說明本發明之第五個實施例之改良的圖式；

第27(a)及27(b)圖為說明本發明之第六個實施例的圖式；以及

第28(a)及28(b)圖為說明本發明之第六個實施例之改良的圖式。

較佳實施例之細節說明

現在將詳細地參考本發明的較佳實施例，其實例被說明於附圖中，其中相似的參考數字在所有圖式中代表相似的組件。

雖然本發明的一些較佳實施例已被表示並說明，惟應瞭解地是熟習本技藝之人士可於不違背本發明之原理與精神下(其範疇被定義於申請專利範圍及其相當者中)進行改變。

本發明之探針卡的較佳實施例以及測試具有數個半導體元件之晶圓的方法將參考第5至28做說明。

在一半導體晶圓的實例中，電子電路係以熟知的晶圓製程而被形成於其表面的數個晶片上，惟老化測試及功能測試被要求在傳輸該半導體晶圓之前進行。為了在晶圓被切割成個別的晶片前進行這些測試，一種用於將形成在晶圓上之各晶片的個別電極連接的構件係為所需。該方法係

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

藉由已將以可撓性基板與多層基板所形成的晶圓接觸器安裝於板子上之本實施例的一種探針卡完成。

在本發明的該實施例中，老化板將以該探針卡而實例而做說明。再者，在本實例中，空白晶圓以及CSP在晶圓條件中被形成之晶圓被當作是標的物，以作為被測試的晶圓。這些組件係以晶圓做說明於下列說明中。

(第一個實施例)

第5至16圖為用於說明本發明之第一個實施例的圖式。第5(a)圖為第一個實施例之晶圓51與晶圓接觸器74的橫剖面圖。第5(b)圖為面向晶圓51之晶圓接觸器74的平面圖的圖式。第5(c)圖為第5(b)圖中之接合組件的部分放大圖。

在這些圖式中，51代表數個CSP或普通晶片被形成於其中之半導體晶圓。形成於該晶圓51上的CSP或晶片(以下稱為晶片)具有電極52，而諸如凸塊等凸起電極絕對不會被形成於第5圖之實例中的電極52。在完成測試後，凸塊或類似物被形成於其上，且晶圓被切割為個別的晶片，該凸塊可被使用為被安裝於該安裝基板上的外部端子。

52代表具有接觸電極54而用於與各晶片之電極52電連接的一可撓性基板。該基板53係由聚亞醯胺或矽橡膠或類似物所形成。該可撓性基板53具有25至50微米的厚度以及10至1000的熱膨脹係數。當一應力被施加時，基板53被要求具有特定的可撓性。雖然該可撓性基板53的尺寸係依據被測試晶圓的尺寸而決定，但是當該晶圓為8英吋晶圓時，則被設定為約250至500 mm× 250至500 mm。

(請先閱讀背面之注意事項再填寫本頁)

訂線

五、發明說明 (10)

如第5(b)圖所舉例說明，該接觸電極54為銅、鎳或類似物所形成的凸起電極，其對應於晶圓51上之各晶片的電極52佈局。在本實例中，電極組54a被製作成具有100微米的間隔。各接觸電極54係以一導線55而被連接至設置在該可撓性基板53上的一開口58，而藉由置於導線55一末端的連接端子57被連接至該多層基板60上的內端子61。該內端子61係以銅形成，且其表層係以金電鍍。在本實例中，該端子間隔被擴張至諸如約500微米。開口58被設置在該可撓性基板53，而暴露出內端子61。

該多層基板60被設置於可撓性基板53下，並以玻璃環氧樹脂、含有叔醯胺纖維的環氧樹脂、FR-4、FR-5、鎳護套鉬、銅護套伊目瓦基板或類似物所形成的層合印刷電路板製作。一由橡膠或類似物所形成的黏彈性材料59被設置於該可撓性基板53與多層基板60之間。該黏彈性材料不需為導電性，因此矽膠或凝膠或類似物皆可被使用。開口58被設置於可撓性基板53中，其位於鄰接電極組54a之未填充黏彈性材料59的該可撓性基板53與多層基板60之間的空孔區域上。導線55藉由蝕刻銅膜所形成的適當圖案形成，而最外表層係以金電鍍。內端子61係以安置於多層基板60內的一導線層62而被連接至設置於該多層基板60周圍的外端子63。

外端子63的間隔相當於內端子61的間隔，或較其為大。外端子63被連接至老化板上的導線。少量的外端子數目為所希冀。連接至老化測試裝置的部分輸入端子及定址端

五、發明說明 (11)

子被共用於各晶片中。因此，外端子的數目可藉由將內部導線中的導線由一共用的外端子延伸至各晶片而被減少。

第5(c)圖舉例說明在連接端子57與內端子61間之連接部分的放大圖。在可撓性基板53上的導線55被彎曲，而形成在可撓性基板53下方延伸至多層基板60的一水平面過渡部分56，而允許連接端子57被連接至較低水平面的內端子61。該接合可藉由諸如單點接合機或打線接合機或類似物等接合頭，施以壓力，將導線與端子接合而完成。因此，開口58的尺寸必須允許接合頭的進入。加壓接合法可藉由使用熱接合或超音波接合或者藉由連接端子57或內端子61之焊料電鍍後的熱接合而完成。

第6圖為說明以可撓性基板53及多層基板60製作(如第5圖所說明)之晶圓接觸器74被安裝於一老化板65上之狀況的圖式。

多層基板60被固定於該老化板65上的一預定位置。外端子63被連接至該老化板上的一端子(未表示於圖中)，並接著以導線66延伸至設置在老化板65末端的外連接端子64。該外連接端子64被使用為卡邊緣連接器。與測試設備的連接係藉由該卡邊緣連接器完成。就晶圓51的老化測試而言，晶圓上之各晶片的電極52被定位並加壓，而與可撓性基板53上的接觸電極54接觸。測試係於常溫與125℃的溫度循環下或125℃的固定溫度下進行。通常，老化測試可藉由施加該溫度循環或藉由在125℃的高溫下施加一固定負載而被進行。在下列說明中，本實例所施加的負載通常稱為

五、發明說明 (12)

溫度負載。

使用如上述所製作的探針卡而進行的晶圓測試將提供下列效果。

在本實施例中，因為晶圓51之各晶片的電極52係與接觸電極54接觸，且電極組54a藉由導線55被連接至連接端子57，所以這些元件可被連接而無須使用非等向性導電橡膠。因為未使用非等向性導電橡膠，所以應力將藉由測試晶圓51時的溫度負載而被產生於第5(c)圖所舉例說明的連接區。該應力源自於晶圓51與多層基板60之間的熱膨脹係數差異(晶圓的熱膨脹係數：3ppm，多層基板玻璃環氧樹脂的熱膨脹係數：13至20ppm，含有alamid纖維的環氧樹脂：10 ppm，以及鎳護套鉬的狀況為：5至6ppm)。然而，在本實施例中，該應力可為導線55的水平面過渡部分56所吸收。

第7圖舉例說明應力在測試時的溫度負載施加期間如何被補償。基於多層基板60與晶圓51間的熱膨脹係數差所產生的應力，應變將被產生於導線55，如虛線所示。雖然應力亦基於可撓性基板53與多層基板60之熱膨脹係數的差異而被產生，但該可撓性基板53被固定地與晶圓51接觸，所以應力幾乎被認為係基於多層基板60與晶圓51間的熱膨脹係數差異而產生。換句話說，可撓性基板53與多層基板60間的所產生的應力可被認為相當於晶圓51與多層基板60間所產生的應力。若可撓性基板53與晶圓51間的位置偏移無法被忽略，則可撓性基板53上之接觸電極54以輻射狀長

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (13)

條地形成於可撓性基板53的中心係足夠的。

當應力被施加於該可撓性基板53與多層基板60間時，內端子61的位置係相對於可撓性基板53偏移。導線55係以引腳的形式穿經開口58，並可相對於可撓性基板53及多層基板60自由移動。若內端子61的位置被偏移，則該移動可為導線55之水平面過渡部分56的黏彈性所吸收，如虛線所示。

若不可能提供一足夠長的水平面過渡部分56，則該水平面過渡部分56的變形範圍可於使用含alamid纖維環氧樹脂(熱膨脹係數：10ppm)、銅護套不脹基板(熱膨脹係數：1.0至5.5ppm)以及鎳護套鉬(熱膨脹係數：5.2至6.0ppm)作為該可撓性基板時製作得較窄。因此，該水平面過渡部分56與接合區域的劣化不會輕易地產生。

再者，因為不使用非等向性導電橡膠，所以並無組件基於測試期間的溫度負載而劣化，因而增加該探針卡的耐久性。

再者，在本實施例中，因為晶片上的電極52係於該接觸電極54的間隔以可撓性基板53上的導線55延伸後而被連接至多層基板上的內端子61，所以該多層基板60的製造精度可為相當低，且加工成本可被維持相當低。此外，要求多層基板60的平坦度為約50微米係足夠的，因為在內端子61形成處之高度方向上的波動可為導線55之水平面過渡部分56的黏彈性所吸收。由製造精度與平坦度的觀點，多層基板60可為低價玻璃環氧樹脂或類似物所形成的印刷電路

五、發明說明 (14)

板，無須使用昂貴的陶瓷。

再者，因為黏彈性材料59被設置於可撓性基板53與多層基板60之間，所以晶片上之電極52的高度波動可被補償。

再者，因為老化板65可能包含數個層合基板，且導線除了在板子表面外，亦可能被設置於該層合基板內部，所以多層基板之外端子數目可被增加。設置於層合基板中的導線係穿經在外連接端子63附近的介層孔而被連接至表面，並被連接至該外連接端子63。

當成本的觀點允許時，本實施例的多層基板可由陶瓷基板形成。

用於在晶片條件下將形成於晶圓上的各晶片(在晶圓水平面CSP狀況中的各CSP)進行測試的製程將被說明如下。

首先，一探針卡係藉由將晶圓接觸器54安裝於老化板65上而被製備，如第6圖所示。

其次，在晶片上的電極52與接觸電極54間進行定位，而被測試的晶圓51(在完成晶圓製程後)被安置於老化板65上，如第6圖所舉例說明。

其次，以減壓製程或類似者所產生的負壓，而將晶圓51及可撓性基板53緊密接觸。

其次，外連接端子64被連接至一老化測試設備，而一測試訊號係穿經該老化板65上的導線66而被供給，以測試晶圓51上的各晶片。在本狀況中，晶圓51的老化測試被維

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明 (15)

持在高溫度及濕度的條件中。

在本狀況中，當溫度負載在晶圓測試被施加時，應力可為如上述之導線55的水平面過渡部分56的效應所補償，且各晶片之電極52的訊號可以被可靠地傳遞至多層基板上的內端子61。再者，在內端子61的訊號係穿經該多層基板60的內導線層62，而被傳遞至外端子63。設置於可撓性基板53末端的外端子63被連接至老化板65上的導線66(如第6圖所舉例說明)，並接著被連接至老化板65末端的外連接端子64。末端寬大的外連接端子64變為連接器，並接著被連接至老化測試設備，而進行晶圓上之各晶片的測試。

再者，與接觸電極54接觸之該晶片的電極52被安置於黏彈性材料59上，在晶片上之電極52高度方向上的波動可被補償，而不會產生不良接觸。

本發明之第一個實施例的一經改良實例將被說明。

第8圖舉例說明以鍍電鍍層合層凸塊或以金屬球接合所製造的球狀凸塊54a而形成的接觸電極54。即使是對於組成該晶片電極52的平坦襯墊或凹槽襯墊，接觸條件仍可使用該凸塊54a而輕易地達成。

第9圖舉例說明形成於可撓性基板53下的導線55。接觸電極54係藉由電鍍銅，使其成長穿經設置於可撓性基板53中的貫穿孔55b並接著連接其至導線55而被形成。晶片電路表面與導線55之間的短路可藉由將導線55安置於可撓性基板53下而被避免。此外，因為該水平面過渡部分56在該配置中變得較小，所以該組件的長度上將有裕度產生，因而

五、發明說明 (16)

增加該水平面過渡部分56的黏彈性。

在導線55被設置於可撓性基板53下的狀況中，導線55並不穿經窗口58。但是因為窗口58被設置，所以水平面過渡部分56的移動不因該可撓性基板53而被避免。再者，將連接端子57連接至內端子61的加壓接合能可直接被施加。

第10(a)及10(b)圖舉例說明以一切除部分58a所形成的開口。在導線55末端的連接端子57被形成於該切除部分58a下方。當連接端子57被接合於內端子61時，與該連接端子57上面接觸的切除部分58a下面將以接合頭加壓。因此，該切除部分58a將與導線55一起被推擠而形成開口，並同時將連接端子57與內端子61連接。藉由設置該切除部分58a，開口的形成以及連接端子57與內端子61間的連接可同時完成。

第11圖舉例說明當凸塊52a被設置於晶圓51上之各晶片的電極上時，晶圓51與可撓性基板53間的接觸條件。因為凸塊52a被設置於晶片而協助測試，所以不需要可撓性基板53上的凸起接觸電極。與凸塊52a接觸可藉由設置在可撓性基板53中的開口58b以暴露出該可撓性基板53下之導線55，並接著將凸塊52a與導線55在該區域中接觸而完成。該晶圓(其中諸如凸塊52a之凸起電極被設置於該晶片上)可藉由凸塊52a與為設置於可撓性基板53中之開口58b所暴露之導線55(如上述)之間的接觸而被測試。

此外，在未設置凸塊而僅形成島型(land)之晶圓的狀況中，該具有島型之形式的晶圓亦可藉由形成第11圖的導線

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (17)

55於該可撓性基板53上，並接著將該導線55直接與島型直接接觸而被測試。該島型係以電鍍法形成一預定高度的銅層於該晶片的電極墊上而被製作。

第12(a)及12(b)圖舉例說明暴露於開口58b之具有黏彈性接觸電極54b之經改良的第11圖的裝置。第12(a)及12(b)圖的接觸電極54具有十字形的切除部分58c，用於與晶片的凸塊52a接觸。附有切除部分58c的接觸電極54b具有黏彈性，而補償凸塊高度52a的任何波動。該切除部分58c的形狀被設定以施予接觸電極54b黏彈性，且未限定於十字形。再者，更多的接觸電極54b黏彈性可藉由提供一黏彈性材料59於該接觸電極54b下而獲得。

第13(a)及13(b)圖舉例說明 提供黏彈性至接觸電極54之第12(a)及12(b)圖之裝置的改良。在第12圖的實例中，該切除部分58c將提供黏彈性，但在本實施例中，接觸電極54c係藉由穿入開口58中而具有黏彈性。當一黏彈性材料59被設置於接觸電極54c下時，接觸電極54c的黏彈性可進一步被改良。

當晶圓上的晶片電極為平板電極時，該凸起電極54c係藉由提供該切除部分58b於環繞該凸起電極54c周圍的可撓性基板53中而被使用並供電。

第14圖舉例說明設置於可撓性基板53與多層基板60間的一間隔物67。當晶圓51被推向該可撓性基板53時，一平坦表面將被產生於經設置與未設置接觸電極54之位置的可撓性基板53上。但是，因為間隔物67被設置於未設置黏

五、發明說明 (18)

彈性材料59的部分，所以可撓性基板53與多層基板60間的距離可被維持固定，且該可撓性基板53表面的不平坦度可被降低。間隔物67可以諸如SUS及鋼或類似物等金屬材料，或諸如玻璃環氧樹脂或類似物等樹脂製作。

第15圖舉例說明連接端子57與多層基板60上的內端子61連接後之可撓性基板53被移除處的縱剖面圖。因為可撓性基板53被移除，所以僅有接觸電極54被形成於該多層基板60上(隔著黏彈性材料59)，且晶圓上的凸塊52a可於與接觸電極54接觸的條件下被測試。

因為該可撓性基板53未被使用，所以不再需要顧及可撓性基板53與多層基板60間的熱膨脹係數差異。

在接觸電極54被形成於該可撓性基板53後，藉由將該黏彈性材料59固定於接觸電極54上，接著將連接端子57與內端子61連接，以及接著將基板61剝離，則可撓性基板53可被移除。

第16(a)至16(d)圖舉例說明一種用於在連接端子57上進行電解電鍍的製程。當連接端子施加金電鍍時，則連接端子57與內端子61間的連接性質可被改良，且該電鍍以電解電鍍法被製作達某程度的厚度為所希冀。然而，供應電源的導線必須被延伸至需要電鍍的區域，以進行該電解電鍍。然而，若該導線被留至最終步驟，則已進行電解電鍍的所有區域將發生短路。因此，改良方式為，供應電源的導線係藉由用於第10圖之方法的改良版而在連接端子區接合時同時被切斷，如下所述。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (19)

首先，如第16(a)圖的平面圖所舉例說明，將變成接觸電極54、導線55以及連接端子57的部分皆以銅形成於該可撓性基板上，且其係以銅箔形成的導線55a(用於供應電源)連接。一窄區域73被設置於供應電源的導線55a與連接端子57之間。該窄區域73與連接端子57被定位於開口58上，如第16(b)圖的橫剖面圖所示。在此，亦得以設置類似第10圖的切除部分58a，而不設置開口58。藉由電源供應導線55a，進行電解電鍍於連接端子57而形成金層。在本案例中，電解電鍍可被選擇性地進行於該連接端子及整個導線部分。

其次，如第16(b)圖所述，使用接合裝置由上面至連接端子57施加壓力，而與內端子61連接。在本案例中，窄區域73係以接合震盪切除，因此電源供應導線55a係由連接端子57切斷。同時，連接端子57被連接至內端子61。第16(c)圖為窄區域73被切斷前之條件下的放大平面圖，而第16(d)圖為切斷後的放大平面圖。

使用上述的製程，該金電鍍層可藉由在連接端子57進行電解電鍍並切斷電源供應導線55a而以所需的厚度被形成，連接端子57與內端子61間的連接可同時被完成。

(第二個實施例：用於補償內應力的不同方法)

第17至22圖係為舉例說明本發明之第二個實施例的圖式。

第17圖舉例說明第二個實施例，其中可撓性基板53上的導線55係以一接合導線68與多層基板60上的內端子61連

五、發明說明 (20)

接而補償應力，而晶圓51與多層基板60間的應力係以第一個實施例中之導線55的水平面過渡部分56補償。為對導線55進行打線接合，其偏好設置一間隔物67於下側。該間隔物亦提供如第14圖之實例中所舉例說明的效果，其中可撓性基板53與多層基板60間的距離可被維持固定。

第18圖舉例說明以樹脂69補強之接合導線68與內端子61間的連接部分。因此，若強大的應力被施加於該連接部分，則對於連接區域的損傷可為樹脂69所避免，且吸收應力的效果亦可被增強。以樹脂69進行連接區域的補強亦可被施加於第一個實施例中所使用的銅箔。

第19圖舉例說明可撓性基板53上的導線55係以一焊料球70與多層基板60上的內端子61連接而補償晶圓51與多層基板60間的應力。焊料球70係以電鍍法、壓鑄法或印刷法或類似方法，而被形成於可撓性基板53上或多層基板60上的預定位置。對可撓性基板53與多層基板60進行定位，而焊料70係以加熱製程熔解而完成其間的接合。使用上述的結構，則可撓性基板53與多層基板60的許多接合區域皆可與焊料球70同時接合。

第20圖舉例說明一個實例，其中施加於連接端子與接合導線的應力可藉由在特定方向上提供該連接端子與接合導線而被降低。當溫度負載在晶圓測試被施加時，晶圓51與多層基板間的熱膨脹係數差異將產生應力於該連接端子與接合導線，其係被說明於第7圖中。在本案例中，應力係由可撓性基板53中心而於徑向上被分散，如第20圖的箭號

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

五、發明說明 (21)

所示。

因此，如第20圖所舉例說明，應力分散的方向係與導線55的水平面過渡部分56最容易被壓縮或伸張的方向相符，亦即在該可撓性基板53的各區域A、B、C，於來自該可撓性基板53中心O的徑向方向上延伸導線55。因此，該水平面過渡部分56的應力補償能力可被降低。第20圖舉例說明連接端子以銅箔形成的引腳。當接合導線68被使用時，一相似的效果亦可藉著在來自該可撓性基板53中心O的徑向方向上提供導線68而被獲得。

在此，該接觸電極與連接端子間的導線為曲折狀時，應力可進一步被補償。

第21圖係為用於說明將連接端子57連接至內端子61之最適化溫度的圖式。在部分狀況中，晶圓51係藉由約125℃高溫與約25℃常溫間之重複溫度循環的老化測試而被測試。在本案例中，當連接端子57在約75℃的中間溫度與內端子61連接時，該水平面過渡部分56在高溫期間與常溫期間係以如第21圖所示的虛線移動。因此，晶圓51與多層基板60之熱膨脹係數的差異所產生的應力可最有效地被補償。

再者，在固定溫度(125℃)進行老化測試時，當晶圓51與接觸電極54間的接觸條件可被固定時，位置偏移將不會基於晶圓51與接觸電極54間的熱膨脹係數而產生。在常溫下，該晶圓被安置於可撓性基板上，而無須在晶圓51與可撓性基板53間施加任何接觸壓力。當晶圓電極52與接觸電

(請先閱讀背面之注意事項再填寫本頁)

訂
線

五、發明說明 (22)

極54在測試溫度下被匹配時，該位置係以所施加的接觸壓力維持。在本案例中，在測試溫度下，可撓性基板53上之接觸電極的位置必須相當於晶圓電極52的位置。

第22圖舉例說明一矽晶圓60a，如第5圖所述的多層基板60。在組成多層基板的晶圓60a中，一內導線層55c被形成，其中一端被連接至與接觸電極54連接的連接端子57，而另一端則被連接至與老化板65連接的接合導線71。

當該多層基板為如上述的矽晶圓60a時，則熱膨脹係數可被設定在與測試標的晶圓51相當。以及，若溫度負載在老化測試時被施加，則應力未被施加於連接端子部分。

再者，因為該多層基板可以晶圓製程形成，所以微細導線亦可被形成，並輕易地延伸。

此外，當一測試支援電路被形成於晶圓60a上時，該老化測試設備的負載可藉由降低通道數目而被減輕。就改良高速測試性能的觀點，除了老化設備以外，在進行用於被測試晶圓的功能測試時，當使用多層基板60a時，導線長度可藉由一個精密製程而被延伸。

在第22圖的實例中，雖然當測試標的為晶圓51時可獲得最大效果，但是本方法亦可被施加於各晶片。

(第三個實施例：安裝支援電路)

第23圖舉例說明多層基板60，其中一半導體晶片72被提供以支援晶圓51的測試。該晶片72並不限定於具有電子電路的半導體晶片，並在部分狀況中附有諸如電阻器、電容器或類似物等晶片組件。再者，一用於避免過量電流造

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明（23）

成晶圓51崩潰的保護電阻器可被加入。

（第四個實施例：作為測試標的物之在晶圓條件下的CSP）

第24(a)至24(c)圖舉例說明對該測試有效之第1至3圖所述之在晶圓條件中的CSP。連接端子57藉由來自與各CSP電極接觸之接觸電極54的導線55，而被連接至切割線（虛線）的外側或CSP電極的最外圍。因為連接電極57被安置於切割線外部，如第24(b)所述，所以開口58d可被設置於各CSP下的多層基板60。與CSP電極及接觸電極54的可靠性接觸可藉由埋入諸如橡膠或類似物等黏彈性材料於該開口中而被確保。

開口58d並不被要求為如第24(b)圖的通孔，且其亦得以藉由設置一凹槽於多層基板60中而埋入該黏彈性材料59，如第24(c)圖所示。

（第五個實施例：可撓性基板被分成小的部分）

第25圖舉例說明本發明的第五個實施例。

本實施例的可撓性基板53a, 53b被設定在相當於被測試晶片的尺寸（如圖式中所述），且其些微大於該晶片。在各可撓性基板53a, 53b中，接觸電極54被形成於各別的表面，且導線55被連接至接觸電極54，連至可撓性基板53a, 53b的外圍，並接著被連接至連接端子57。一黏彈性材料59被設置於接觸電極54的下側。

因為可撓性基板53a, 53b被設置於各晶片，所以若故障發生於部分的接觸電極、導線或連接端子，則晶圓接觸

五、發明說明（24）

器74可僅藉由置換具有缺陷部分的可撓性基板而輕易地被修復。

第26圖舉例說明本實施例的一種改良，其中可撓性基板53c、53d係以窄的長方形被設置，各線係對應於被測試晶圓上之晶片的一個線。藉此結構，可確保更簡易的修復，且製程可較可撓性基板被設置於各晶片(第25圖所述)的狀況為少。

(第六個實施例：接觸電極係以矩陣排列)

第27(a)至27(b)圖舉例說明用於在晶圓條件下測試CSP之本發明的另一個實施例。第27(a)圖為可撓性基板53的平面圖。第27(b)圖為設置於CSP之電極上的凸塊52a與接觸電極54接觸之條件的橫剖面圖。

如圖式所述，與凸塊52a接觸之接觸電極54(以矩陣排列於CSP上)被暴露於可撓性基板53的開口58b。由接觸電極54延伸的導線被彎曲至開口58的下半部，並以連接端子57而與多層基板60上的內端子61連接。

安置連接端子57的位置在於各接觸電極54間的位置，且這些位置亦以矩陣形狀排列，類似CSP的凸塊52a。因為用於CSP裝置之凸塊52a的間隔並不窄，所以若無需以導線55延伸接觸54的間隔，則連接端子57可以矩陣形狀排列，而無需如本實施例之狀況延伸該間隔。

因為CSP的電極間隔相當寬，所以二個接觸位置(在正常室溫下的接觸位置RT以及在高溫下的接觸位置HT)可被設置於一接觸電極54上。RT、HT周圍的虛線各表示在常溫

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (25)

下及在高溫下接觸位置可能波動的區域。

第28(a)及28(b)圖舉例說明第六個實施例的一種改良。第28(a)圖為可撓性基板53的平面圖，而第28(b)圖為橫剖面圖。

類似於第27圖的實施例，接觸電極54係以矩陣形狀被形成於可撓性基板53上，而導線55d係由預定的接觸電極54而被延伸至可撓性基板53的末端。當CSP的電極間隔並不窄時，導線55可與接觸電極54連接，如上述。導線55d可被設置於連接端子57反面之可撓性基板53的表面上，如第28(b)圖所示，或可被設置於相同面。

如上述，現在得以藉由可撓性基板53上之接觸電極54的導線，而將用於支援測試的一電子電路以及諸如電阻器及電容器等晶片組件加諸於該可撓性基板53上。因此，該測試設備的負載可被降低，且電源供應電壓亦可被穩定化。

如上述，根據本發明之用於測試具有數個半導體元件之晶圓的探針卡及方法，得以確保與CSP之各晶片及電極的良好接觸，無需使用多層陶瓷基板及非等向性導電性橡膠，而加寬窄晶圓電極間隔，且亦確保高溫下的極佳耐用性。

雖然本發明已參考其較佳實施例做說明，惟本發明並不限定於上述之實施例，各種的改良及更換可於申請專利範圍的範疇中為之。

(請先閱讀背面之注意事項再填寫本頁)

訂

線

五、發明說明 (26)

元件標號對照

1…晶片	56…水平面過渡部分
2…氮化矽膜	57…連接端子
3…聚亞醯胺層	58…開口
4…鋁墊	58a…切除部分
5…通道	59…黏彈性材料
6…銅凸起電極	60…多層基板
7…阻障金屬層	61…內端子
8…焊料球	63…外端子
9…樹脂層	64…外連接端子
41…非等向性導電橡膠	65…老化板
42…可撓性基板	66…導線
43…多層基板	67…間隔物
51…晶圓	69…樹脂
52…電極	68…接合導線
53…基板	60a…晶圓
53a,53b…可撓性基板	70…焊料球
54…接觸電極	72…半導體晶片
54a…電極組	73…窄區域
55…導線	74…晶圓接觸器
55b…貫穿孔	

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要(發明之名稱： 用以測試具有數個半導體元件之晶圓的)
探針卡及方法

一種用於測試具有數個半導體晶片之晶圓的探針卡包含有一個板及一多層基板。該探針卡亦可包含一可撓性基板。一接觸電極(置於與晶片上的電極相對的位置)被安置於該可撓性基板上或下，或可被設置於該多層基板上的一黏彈性材料上。一第一導線具有一個連接至該接觸電極的第一個部分，一個由該第一部分水平面過渡至在較低水平面之多層基板的水平面過渡部分，以及一個位於連接至多層基板上之內部端子之該水平面過渡部分之一端的連接端

(接下頁)

英文發明摘要(發明之名稱： PROBE CARD AND METHOD OF TESTING
WAFER HAVING A PLURALITY OF
SEMICONDUCTOR DEVICES)

A probe card for testing a wafer having formed a plurality of semiconductor chips, the probe card including a board and a multi-layer substrate. The probe card may also include a flexible substrate. A contact electrode, located opposite from an electrode on one of the chips, is disposed above or below the flexible substrate, or may be provided on an elastic material on the multi-layered substrate. A first wiring has a first portion connected to the contact electrode, a level transitioning portion extending from a level of the first portion to the multi-layer substrate at a lower level, and a connecting terminal at an end of the level transitioning portion connected to an internal terminal on the multi-layered substrate. A second wiring in the multi-layered substrate connects the internal terminal to an external terminal at a periphery of the multi-layer

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

四、中文發明摘要（發明之名稱：_____）

（承上頁）

子。在該多層基板中的一個第二導線將該內端子連接至該多層基板周圍的外部端子。在板子上的一個第三導線將該多層基板上的外部端子連接至板子上的外部連接端子。由晶圓測試期間所施加的溫度負載而產生的內端子位移係為該第一導線的水平面過渡部分所補償。探針卡上的接觸電極與晶片上的電極接觸而造成的不平坦將為根據本發明的接觸電極和/或黏彈性材料所補償。該接觸電極的電極間隔係為該第一導線所擴張。

英文發明摘要（發明之名稱：_____）

substrate. A third wiring on the board connects the external terminal on the multi-layer substrate to an external connecting terminal on the board. Displacements of the internal terminal resulting from the temperature load applied during testing of the wafer are compensated by the level transitioning portion of the first wiring. Unevenness involved with the contact between the contact electrodes on the probe card and the electrodes on the chips are compensated by the contact electrodes and/or elastic material according to the present invention. An electrode pitch of the contact electrodes is expanded by the first wiring.

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

六、申請專利範圍

1. 一種用於測試具有數個半導體晶片之晶圓的探針卡，該探針卡包含有：

一個接觸電極，置於與晶片上之電極相對的位置；

一個基板；

一個內端子，置於基板上；

一個第一導線，其具有連接至接觸電極的一第一部份、由該第一部份的水平面延伸至位於較低水平面之基板的一水平面過渡部分，以及位於連接至該內端子之水平面過渡部分一端的一連接端子；

一個外端子，位於基板周圍並以一第二導線與內端子連接；以及

一個板子，其具有將該基板上的外部端子連接至板上之外部連接端子的第三導線。

2. 如申請專利範圍第1項之探針卡，

更包含一被安置於晶圓與基板間的可撓性基板；

其中該第一導線的第一部分被安置於面向晶圓之可撓性基板的表面上；

其中該可撓性基板具有一開口；以及

其中該第一導線的水平面過渡部分將延伸穿經該開口。

3. 如申請專利範圍第1項之探針卡，

更包含一被安置於晶圓與基板間的可撓性基板；

其中該第一導線的第一部分被安置於面向背離晶圓之可撓性基板的表面上；以及

(請先閱讀背面之注意事項再填寫本頁)

訂
線

六、申請專利範圍

其中該接觸電極為一凸塊，其被安置於面向晶圓的可撓性基板表面上，並穿經可撓性基板中的一孔洞而被連接至該第一導線的第一部分。

4. 如申請專利範圍第1項之探針卡，

更包含一被安置於晶圓與基板間的可撓性基板；

其中該接觸電極以及該第一導線的第一部分被安置於面向背離晶圓的可撓性基板表面上，該可撓性基板具有位於接觸電極上的一開口；以及

其中該接觸電極具有一個切除部分。

5. 如申請專利範圍第1項之探針卡，

更包含一被安置於晶圓與基板間的可撓性基板；

其中該接觸電極以及該第一導線的第一部分被安置於面向背離晶圓的可撓性基板表面上，該可撓性基板具有位於接觸電極上的一開口；以及

其中該接觸電極係凸入為該開口所圍繞之區域中的一個凸起部分。

6. 如申請專利範圍第1項之探針卡，

更包含一被安置於晶圓與基板間的可撓性基板；

其中該第一導線的第一部分被安置於面向背離晶圓之可撓性基板的表面上；以及

其中該可撓性基板具有環繞於水平面過渡部分之一邊緣以及第一導線之連接端子之一邊緣的一切除部分開口，為該切除開口所環繞之部分的可撓性基板仍與該水平面過渡部分之一表面及該連接端子接觸。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

7. 如申請專利範圍第1項之探針卡，更包含：
 - 一被安置於晶圓與基板間的可撓性基板；以及
 - 一安置於該可撓性基板與該基板間的間隔物。
8. 如申請專利範圍第1項之探針卡，其中該連接端子為經電解電鍍的端子。
9. 如申請專利範圍第1項之探針卡，其中該第一導線的水平面過渡部分係以來自該可撓性基板中心的徑向方向上向外延伸。
10. 如申請專利範圍第1項之探針卡，其中該基板至少為印刷電路板及矽晶圓之一。
11. 如申請專利範圍第1項之探針卡，其中該可撓性基板被分割成相對於各晶片的部分。
12. 如申請專利範圍第1項之探針卡，其中該可撓性基板被分割成相對於各橫列晶片的部分。
13. 如申請專利範圍第1項之探針卡，其中更包含置於接觸電極下的一黏彈性材料。
14. 如申請專利範圍第1項之探針卡，更包含一黏彈性材料於面向晶圓的基板表面上；以及
 - 其中該接觸電極被安置於面向晶圓的黏彈性材料上。
15. 如申請專利範圍第1項之探針卡，其中在數個連接端子間之電極間隔係大於在數個接觸電極間的電極間隔。
16. 如申請專利範圍第1項之探針卡，其中該基板為多層基板。
17. 一種用於測試具有數個半導體晶片之晶圓的探針卡，包

(請先閱讀背面之注意事項再填寫本頁)

訂
線

六、申請專利範圍

含有：

一個接觸電極，置於與晶片上之電極相對的位置；

一個基板；

一個內端子，置於基板上；

一個第一導線，其具有以至少接合導線與焊料球之一而連接至接觸電極的一第一部份，以及連接至內端子的一第二部分；

一個外端子，位於基板周圍並以一第二導線與內端子連接；以及

一個板子，其具有將該基板上的外部端子連接至板子上之外部連接端子的第三導線。

18. 如申請專利範圍第17項之探針卡，其中在數個連接端子間之電極間隔係大於在數個接觸電極間的電極間隔。

19. 一種用於形成測試具有數個半導體元件之晶圓的探針卡的方法，包含的步驟有：

形成反向對齊於數個半導體元件上之對應電極的接觸電極；

以第一導線延伸接觸電極的電極間隔；

將各第一導線彎曲，而形成由接觸電極水平面延伸至較低水平面之基板的水平面過渡部分；

將各第一導線之水平面過渡部分末端上的連接端子接合至多層基板上的內端子；

以第二導線將多層基板上的內端子連接至基板周圍的外端子，以及

(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線

六、申請專利範圍

將該多層基板安置於板子上，其中第三導線將基板上的外端子連接至板子上的外連接端子。

20. 如申請專利範圍第19項之方法，其中該第一導線被形成於面向晶圓之可撓性基板的表面上，並被彎曲穿經該可撓性基板中的各開口，而於各該第一導線形成該水平面過渡部分。

21. 如申請專利範圍第19項之方法，其中該第一導線被形成於面向晶圓之可撓性基板的表面上，

更包含形成個別環繞各該第一導線之切除部分於該可撓性基板上的步驟；以及

其中該彎曲步驟將可撓性基板及為切除部分圍繞之第一導線彎曲，而形成各該第一導線的水平面過渡部分及連接端子。

22. 如申請專利範圍第19項之方法，其中該第一導線被形成於可撓性基板下，並穿經可撓性基板中的孔洞而個別被連接至接觸電極。

23. 如申請專利範圍第19項之方法，其中該第一導線及接觸電極被形成於可撓性基板下；以及

更包含在接觸電極上方的可撓性基板中形成開口的步驟。

24. 如申請專利範圍第23項之方法，更包含的步驟有：

形成一切除部分於各接觸電極中；以及

提供一黏彈性材料於各接觸電極下方。

25. 如申請專利範圍第19項之方法，更包含形成一黏彈性材

(請先閱讀背面之注意事項再填寫本頁)

訂
線

六、申請專利範圍

料於各接觸電極下方的步驟。

26. 一種測試具有數個半導體元件之晶圓的方法，包含的步驟有：

將數個半導體元件之一上方的一個電極與探針卡上的一接觸電極接觸；以及

施加一測試訊號於探針卡板子上的外連接端子，穿經連接外連接端子的導線至探針卡多層基板周圍的外端子，穿經連接外端子的導線至多層基板上的內端子，以及穿經具有水平面過渡部分(由位於多層基板水平面的內端子延伸，並連接至位於較高水平面的接觸電極)的一導線。


27. 如申請專利範圍第26項之方法，更包含將晶圓及探針卡加熱的步驟，藉此該基板上之內端子的位移係以水平面過渡部分補償。

28. 如申請專利範圍第26項之方法，更包含將探針卡的可撓性基板、該基板及晶圓加熱的步驟，該接觸電極被安置於面向晶圓的可撓性基板表面上，藉此該基板上之內端子的位移係以水平面過渡部分補償。


(請先閱讀背面之注意事項再填寫本頁)

裝
訂
線


第 1 圖




第 2 圖




第 3 圖






第 4 圖


第 6 圖




第 7 圖




第 8 圖



第 9 圖




第10(a)圖



58a

58a


第10(b)圖



61

57

第 11 圖



58

52a

58b

53

61


57

60


59

55


第 12(a) 圖




第 12(b) 圖




第 13(a) 圖




第 13(b) 圖




第 14 圖




第 15 圖







第 16(a) 圖



第 16(b) 圖




第 16(c) 圖




第 16(d) 圖


第 17 圖




第 18 圖




第 19 圖






第 20 圖




第 21 圖


第 22 圖




第 23 圖




第 24(a) 圖




第 24(b) 圖




第 24(c) 圖




第 25 圖




第 26 圖




第 27(a) 圖



第 27(b) 圖



第 28(a) 圖



第 28(b)

