

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5343727号  
(P5343727)

(45) 発行日 平成25年11月13日 (2013.11.13)

(24) 登録日 平成25年8月23日 (2013.8.23)

(51) Int. Cl.		F I	
HO 4 N 5/372 (2011.01)		HO 4 N 5/335 7 2 O	
HO 4 N 5/225 (2006.01)		HO 4 N 5/225 F	
HO 1 L 27/148 (2006.01)		HO 1 L 27/14 B	
HO 4 N 101/00 (2006.01)		HO 4 N 101:00	

請求項の数 7 (全 15 頁)

(21) 出願番号	特願2009-146500 (P2009-146500)	(73) 特許権者	000001443
(22) 出願日	平成21年6月19日 (2009.6.19)		カシオ計算機株式会社
(65) 公開番号	特開2011-4246 (P2011-4246A)		東京都渋谷区本町 1 丁目 6 番 2 号
(43) 公開日	平成23年1月6日 (2011.1.6)	(74) 代理人	100088100
審査請求日	平成24年6月14日 (2012.6.14)		弁理士 三好 千明
		(72) 発明者	柏木 基志
			東京都羽村市栄町 3 丁目 2 番 1 号 カシオ
			計算機株式会社羽村技術センター内
		(72) 発明者	中田 浩之
			東京都羽村市栄町 3 丁目 2 番 1 号 カシオ
			計算機株式会社羽村技術センター内
		(72) 発明者	伊東 孝司
			東京都羽村市栄町 3 丁目 2 番 1 号 カシオ
			計算機株式会社羽村技術センター内

最終頁に続く

(54) 【発明の名称】 デジタルカメラ装置

(57) 【特許請求の範囲】

【請求項 1】

被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、

前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、

半押しと全押しの 2 段階での操作が可能なシャッターキーと、

前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段と、

前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段と、

前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段と、

前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段と

を備えたことを特徴とするデジタルカメラ装置。

【請求項 2】

前記停止制御手段は、前記信号処理手段が固体撮像素子から出力されたアナログ信号を処理するための電力の供給を遮断することによって、前記信号処理手段による前記所定の電荷からなるアナログ信号のアナログ信号処理を停止させる

ことを特徴とする請求項 1 記載のデジタルカメラ装置。

【請求項 3】

前記画素情報として使用されない所定の電荷とは、前記固体撮像素子が有する全画素領域内における特定の画素領域であって、前記フォーカス制御手段によるフォーカス制御に際して画素情報として使用されない画素の電荷である

ことを特徴とする請求項 1 又は 2 記載のデジタルカメラ装置。

【請求項 4】

前記固体撮像素子は電荷転送型であり、

前記画素情報として使用されない所定の電荷とは、各画素の電荷の転送経路に時間の経過とともに蓄積される暗電流である

ことを特徴とする請求項 1 乃至 3 いずれか記載のデジタルカメラ装置。

【請求項 5】

前記停止制御手段は、さらに前記記録制御の最中における前記固体撮像素子での露光期間中にも前記信号処理手段によるアナログ信号処理を停止させる

ことを特徴とする請求項 1 乃至 4 いずれか記載のデジタルカメラ装置。

【請求項 6】

被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの 2 段階での操作が可能なシャッターキーとを備えたデジタルカメラ装置が有するコンピュータを、

前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段、

前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段、

前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段、

前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段

として機能させることを特徴とするプログラム。

【請求項 7】

前記停止制御手段は、さらに前記記録制御の最中における前記固体撮像素子での露光期間中にも前記信号処理手段によるアナログ信号処理を停止させる

ことを特徴とする請求項 6 記載のプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、CCD 等の電荷転送型の固体撮像素子を備えたデジタルカメラ装置に関するものである。

【背景技術】

【0002】

10

20

30

40

50

従来、撮像装置の消費電力を削減するための技術として以下の技術が提案されている。例えば下記の特許文献 1 には、撮像装置に、撮像素子を駆動しているときのブランキング期間中には、相関二重サンプリング処理のためのサンプルホールドのタイミングを示すタイミング信号を停止させて、ブランキング期間中に相関二重サンプリング処理を停止させる動作を行わせる技術が提案されている。また、下記の特許文献 2 には、撮像装置に、長時間露光が行われた場合、長時間露光により得られた撮像信号が固体撮像素子から出力されるまでの期間は、CDSとPGAとアナログデジタル変換回路とからなるAFEを停止させる動作を行わせる技術が提案されている。さらに、下記の特許文献 3 には、撮像装置に、画像をくり返し撮像する際に、画像信号の読み出し期間以外の期間中は、AFEを停止させる動作を行わせる技術が提案されている。

10

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2008 - 160369 号公報

【特許文献 2】特開 2007 - 104278 号公報

【特許文献 3】特開 2006 - 81048 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記の各技術によれば撮像期間中における撮像装置の消費電力を削減することができるが、上記の各技術をデジタルカメラ装置に採用したとしても、ユーザによって撮影操作が行われている間における消費電力の削減効果が未だ十分とはいえないという問題があった。

20

【0005】

本発明は、かかる従来の課題に鑑みてなされたものであり、デジタルカメラ装置において、撮影操作が行われている間の消費電力を従来に比べ一層削減することを目的とする。

【課題を解決するための手段】

【0006】

本発明の第 1 の観点に係るデジタルカメラ装置にあつては、被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの 2 段階での操作が可能なシャッターキーと、前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示制御手段と、前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段と、前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段と、前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段とを備えたことを特徴とする。

30

40

【0007】

本発明の第 2 の観点に係るプログラムにあつては、被写体像を光電変換することによって、被写体像を表すアナログ信号を出力する固体撮像素子と、前記固体撮像素子から出力されるアナログ信号に対してアナログ信号処理を施す信号処理手段と、半押しと全押しの 2 段階での操作が可能なシャッターキーとを備えたデジタルカメラ装置が有するコンピュータを、前記シャッターキーが押されていない時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を、ライブビュー画像として表示手段に表示させる表示

50

制御手段、前記シャッターキーが半押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報に基づき、被写体にピントを合わせるためのフォーカス制御を行うフォーカス制御手段、前記シャッターキーが全押しされた時に、前記信号処理手段によるアナログ信号処理後の信号からなる画像情報を記録媒体に保存するための記録制御を行う記録制御手段、前記シャッターキーが押されていない時を除いて、前記シャッターキーが半押し又は全押しされた時の前記フォーカス制御又は前記記録制御の最中における、画素情報として使用されない所定の電荷からなるアナログ信号が、画素情報として使用される電荷からなるアナログ信号よりも高速に前記固体撮像素子から掃き出される高速掃き出し期間中に、前記信号処理手段によるアナログ信号処理を停止させる停止制御手段として機能させることを特徴とする。

10

【発明の効果】

【0008】

本発明によれば、デジタルカメラ装置において、撮影操作が行われている間の消費電力を従来に比べ一層削減することが可能となる。

【図面の簡単な説明】

【0009】

【図1】本発明を適用したデジタルカメラ装置のハードウェア構成の一例を示すブロック図である。

【図2】AFEの構成を示す図である。

【図3】CPUの機能ブロック図である。

20

【図4】CCDの全画素領域に相当する撮像画面を示す図である。

【図5】CCDのドラフトモードにおける動作を示すタイミングチャートである。

【図6】CCDのAFモードにおける動作を示すタイミングチャートである。

【図7】CCDのキャプチャーモードにおける動作を示すタイミングチャートである。

【図8】CPUの処理内容を示すフローチャートである。

【発明を実施するための形態】

【0010】

以下、本発明を適用した実施形態について、図を参照しながら説明する。図1は、本発明の実施形態として例示するデジタルカメラ装置1のハードウェア構成の概略を示すブロック図である。

30

【0011】

デジタルカメラ装置1は、CPU(Central Processing Unit)2によってシステムの全体を制御される構成である。デジタルカメラ装置1は、フォーカスレンズを含む光学系とメカニカルシャッターからなるレンズブロック3と、レンズブロック3内における光学系、メカニカルシャッターをそれぞれ駆動するためのモータ等のアクチュエータ4とを有している。そして、アクチュエータ4を駆動するための各種のドライバにより構成されるドライバブロック5がバス6を介して接続されている。

【0012】

また、デジタルカメラ装置1は、被写体を撮像するための固体撮像素子としてCCD(Charge Coupled Device)7を有している。CCD7は公知の電荷転送型の固体撮像素子であり、図示しないが、水平及び垂直方向に多数配置されて各々が画素を構成する多数のフォトダイオードが設けられるとともに、フォトダイオードの各列に複数の垂直転送CCDの列が隣接し、最後の行の垂直転送CCDに隣接して水平転送CCDが1本設けられた構造である。

40

【0013】

ドライバ8は、TG(Timing Generator)9が生成した垂直CCD駆動タイミング信号と、水平CCD駆動タイミング信号と、電子シャッタタイミング信号とに従い、CCD駆動信号を生成する。そして、ドライバ8は、生成したCCD駆動信号をCCD7へ供給してCCD7を駆動する。

【0014】

50

T G 9 は、上記の垂直 C C D 駆動タイミング信号と、水平 C C D 駆動タイミング信号と、電子シャッタタイミング信号とからなる駆動タイミング信号を、C P U 2 により設定された駆動モードに応じて生成する。C C D 7 の駆動モードは、ドラフトモードと A F モードとキャプチャーモードとの 3 種類である。T G 9 は、C C D 7 の駆動モードの種類を示す設定値を記憶するレジスタを内部に有しており、上記設定値が C P U 2 により設定されることにより、各々の駆動モードに応じた上記の駆動タイミング信号（垂直 C C D 駆動タイミング信号、水平 C C D 駆動タイミング信号、電子シャッタタイミング信号）を生成する。

【 0 0 1 5 】

C C D 7 は、ドライバ 8 によって駆動されることにより、レンズブロック 3 の光学系において結像された被写体の光学像（被写体像）を光電変換することによって、被写体像を表すアナログの撮像信号を A F E （Analog Front End）1 0 に供給する。

【 0 0 1 6 】

図 2 は、A F E 1 0 の構成を示した図である。A F E 1 0 は、C D S （Correlated Double Sampling）5 1 と、P G A （Programmable Gain Amp）5 2、A D C （Analog-to-Digital converter）5 3、A F E 制御回路 5 4、給電スイッチ 5 5 から構成され、信号処理手段として機能する。

【 0 0 1 7 】

C D S 5 1 は、C C D 7 から供給されたアナログの撮像信号に含まれるノイズを相関二重サンプリングによって除去し、ノイズ除去後の撮像信号を P G A 5 2 へ供給する。P G A 5 2 は、ノイズ除去後の撮像信号を増幅し、増幅後の撮像信号を A D C 5 3 へ供給する。A D C 5 3 は、増幅後の撮像信号をデジタルの撮像信号に変換し、変換後のデジタル撮像信号を D S P （Digital Signal Processor）1 1 へ出力する。C D S 5 1 による撮像信号からのノイズ除去と、P G A 5 2 による撮像信号の増幅と、A D C 5 3 による撮像信号のデジタル変換とからなる一連の信号処理が A F E 1 0 のアナログ信号処理である。

【 0 0 1 8 】

A F E 制御回路 5 4 は、T G 9 から供給される A F E 駆動信号を受け取る。A F E 駆動信号とは、A F E 1 0 におけるアナログ信号処理の処理タイミングを規定する信号である。A F E 制御回路 5 4 は、A F E 駆動信号が示すタイミングで C D S 5 1 と P G A 5 2 と A D C 5 3 との各アナログ回路の駆動を制御する。給電スイッチ 5 5 は、電源回路 1 8 から上記の各アナログ回路へ供給される駆動電流を、C P U 2 から供給される駆動開始信号および駆動停止信号に従いオン・オフ制御する。各アナログ回路へ供給される駆動電流は、各アナログ回路を駆動するための電流である。

【 0 0 1 9 】

D S P 1 1 は、入力した撮像信号に対しベデスタルクランプ等の処理を施して R G B データに変換し、さらに R G B データを輝度（Y）成分及び色差（U V）成分からなる Y U V データに変換する。また、D S P 1 1 は、Y U V データにオートホワイトバランス、輪郭強調、画素補間などの画品質向上のためのデジタル信号処理を施し、順次 S D R A M 1 2 に記憶させる。

【 0 0 2 0 】

撮影用の記録モードでは、S D R A M 1 2 に 1 フレーム分（1 画面分）の Y U V データ（画像データ）が蓄積される毎に、Y U V データが液晶モニタ 1 3 へ送られてライブビュー画像として画面表示される。また、シャッターキーが押された撮影時には、C P U 2 が S D R A M 1 2 に一時記憶される Y U V データを圧縮し、所定のフォーマットの画像ファイルとして外部メモリ 1 4 に記録する。外部メモリ 1 4 は、図示しないカードインターフェイスを介してカメラ本体に接続された着脱自在なメモリカードである。

【 0 0 2 1 】

再生モードにおいて C P U 2 は、外部メモリ 1 4 に記録された画像ファイルをユーザの選択操作に応じて読み出して伸張し、Y U V データとして S D R A M 1 2 に展開させた後、液晶モニタ 1 3 に表示させる。

10

20

30

40

50

## 【 0 0 2 2 】

フラッシュメモリ 15 は、CPU 2 にカメラ全体を制御させるための複数種のプログラムやデータが記憶されているプログラム格納用メモリである。フラッシュメモリ 15 に記憶されているプログラムには、レンズブロック 3 の光学系を、公知のコントラスト検出方式によって被写体にピントが合うフォーカス位置へ自動制御する AF (auto focus) 制御を行うための AF 制御プログラムが含まれる。

## 【 0 0 2 3 】

CPU 2 による AF 制御は、画角内の中央部分に存在する被写体にピントを合わせる中央重点方式である。AF 制御に際して CPU 2 は、レンズブロック 3 の光学系を移動させながら、CCD 2 の有効画素領域 101 における予め決められている中央部分 102 (図 4 参照) に相当する画像データにおけるコントラストを逐次検出し、コントラストが最大となる位置、つまりフォーカス位置に光学系を移動させるものである。

10

## 【 0 0 2 4 】

一方、CPU 2 にはサブ CPU 16 が接続されている。サブ CPU 16 には電源ボタンや撮影を指示するためのシャッターキー、ズーム操作ボタン、モード切替キー等のスイッチ類から構成されるキー入力部 17 と電源回路 18 が接続されている。キー入力部 17 におけるシャッターキーは、半押し操作 (ハーフシャッター) と全押し操作との 2 段階操作が可能な所謂ハーフシャッター機能を備えたものであり、記録モードではシャッターキーの半押し操作が CPU 2 による AF 制御の開始トリガとなる。

## 【 0 0 2 5 】

20

サブ CPU 16 は、キー入力部 17 におけるスイッチ類の操作状態を定常的にスキャンし、ユーザによるスイッチ操作の内容に応じた操作信号を CPU 2 へ送る。電源回路 18 は、カメラ本体に収容されたバッテリー 19 を電源として、デジタルカメラ装置 1 の基準電圧、及び前述した各部が必要とする電圧を生成し各部に供給する。

## 【 0 0 2 6 】

図 3 は、デジタルカメラ装置 1 に記録モードが設定されているとき、CPU 2 が、フラッシュメモリ 15 に記憶されている前述したプログラムに基づき動作することにより実現される機能の一部を示した機能ブロック図である。記録モードにおいて CPU 2 は、停止制御部 2a、駆動モード設定部 2b、AF 制御部 2c、撮影処理部 2d として機能する。そして、記録モードにおいては停止制御部 2a が必要に応じて前述した AFE 10 の動作を停止させる。また、駆動モード設定部 2b が、デジタルカメラ装置 1 の動作に応じて CCD 7 の駆動モードを設定し、設定した駆動モードに応じた駆動タイミング信号を TG 9 に生成させる。また、AF 制御部 2c が、ドライバブロック 5 を制御することによりレンズブロック 3 の光学系を移動させる。また、撮影処理部 2d が、デジタルカメラ装置 1 における上記以外の種々の動作を制御する。

30

## 【 0 0 2 7 】

ここで、前述した CCD 7 の駆動モードについて説明する。CCD 7 の駆動モードは、ドラフトモードと AF モードとキャプチャーモードとの 3 種類である。

## 【 0 0 2 8 】

ドラフトモードは、液晶モニタ 13 がライブビュー画像を表示している間に設定される駆動モードである。図 5 は、ドラフトモードにおいてドライバ 8 が出力する CCD 駆動信号を示したタイミングチャートである。垂直同期信号 VD は、1 画面周期のタイミング信号、つまり CCD 7 に蓄積された 1 フレーム分の電荷の読み出し開始タイミングを示す信号である。水平同期信号 HD は、1 ライン周期のタイミング信号、つまり CCD 7 に蓄積された 1 ライン分の電荷の読み出し開始タイミングを示す信号である。ここで、1 ラインとは、CCD 7 において水平及び垂直方向に配置されているフォトダイオードが並ぶ水平方向の各々の行 (水平方向に連なる一列分の画素) である。

40

## 【 0 0 2 9 】

ドライバ 8 は、図 5 に示したように、垂直同期信号 VD の出力間隔である 1 画面周期において、電荷の垂直転送用の電圧を印加するための電極数 (ここでは 4 電極) に応じた 4

50

相の垂直ＣＣＤ駆動パルスＶ１～Ｖ４と、電荷の水平転送用の電圧を印加するための電極数（ここでは２電極）に応じた２相の水平ＣＣＤ駆動パルスＨ１，Ｈ２と、電子シャッタパルスＳＵＢを出力する。

#### 【００３０】

ＣＣＤ７のフォトダイオードに蓄積された各画素の電荷は、１画面周期内において、垂直同期信号ＶＤの立ち上がり直後の電荷読み出し期間（図５で「電荷読み出し」）に垂直転送ＣＣＤへ転送される。さらに、水平同期信号ＨＤの出力間隔である１ライン周期毎に、垂直ＣＣＤ駆動パルスＶ１～Ｖ４によって、垂直転送ＣＣＤ（転送経路）へ転送された各ラインの電荷が水平転送ＣＣＤ（水平転送路）へ順に垂直転送されて、１ライン分の電荷が水平転送ＣＣＤへ転送される。そして、水平転送ＣＣＤへ転送された１ライン分の電荷が、水平ＣＣＤ駆動パルスＨ１，Ｈ２に同期して順にＣＣＤ７から出力される。また、ドライバ８は、垂直ＣＣＤ駆動パルスＶ１～Ｖ４を出力する期間、水平ＣＣＤ駆動パルスＨ１，Ｈ２の出力を停止する。水平ＣＣＤ駆動パルスＨ１，Ｈ２が停止している期間（図５で「ＨＢ」）はＨブランキング期間と呼ばれる。

10

#### 【００３１】

そして、１画面周期にＣＣＤ７の全画素分（１フレーム分）の電荷が撮像信号として出力され、複数ライン分の蓄積電荷の画素データ、つまり図５に示した有効データに基づきライブビュー画像が生成される。なお、１画面周期はＣＣＤ７の全画素分の蓄積電荷の出力にかかる時間よりも長く設定されており、全画面分の蓄積電荷が出力し終わるとＣＣＤ７からは無効な蓄積電荷が出力される。この無効な蓄積電荷が出力される期間（図５で「

20

#### 【００３２】

また、前述したＡＦモードは、ＣＰＵ２がＡＦ制御を行っているＡＦ制御期間、より具体的にはユーザによりシャッターキーの半押し操作が行われた直後から、レンズブロック３の光学系がフォーカス位置に移動するまでの期間に設定される駆動モードである。図６は、ドライバ８が、ＣＣＤ７をＡＦモードで駆動している間の１画面周期内に出力するＣＣＤ駆動信号を示したタイミングチャートである。

#### 【００３３】

前述したようにＣＰＵ２によるＡＦ制御はコントラスト検出方式で、かつ中央重点方式であるため、画面の中央部分の画素データのみがＡＦ制御に必要であり、中央部分を除く他の部分の画素データはＡＦ制御に不要である。そのためＡＦモードでの１画面周期内においてドライバ８は、図４に示したＣＣＤ７の有効画素領域１０１の中央部分１０２の上側の上側画素領域１０１ａと、中央部分１０２の下側の下側画素領域１０１ｃとに配置されているフォトダイオードの蓄積電荷を掃き捨てる。そして、上側画素領域１０１ａと下側画素領域１０１ｃとに挟まれた中央部分１０２を含む中間画素領域１０１ｂに配置されているフォトダイオードの蓄積電荷のみをＣＣＤ７から出力させる。

30

#### 【００３４】

すなわち１画面周期内にドライバ８は、図４に示したＣＣＤ７の有効画素領域１０１の上側画素領域１０１ａと下側画素領域１０１ｃの蓄積電荷を読み出す複数ライン分のライン周期内に、垂直ＣＣＤ駆動パルスＶ１～Ｖ４と水平ＣＣＤ駆動パルスＨ１，Ｈ２を同時に出力する高速掃き出し駆動という駆動を行う。すなわちドライバ８は、上側画素領域１０１ａと下側画素領域１０１ｃをそれぞれ構成する複数ライン分の蓄積電荷をフォトダイオードから垂直転送ＣＣＤに転送した後、一気に垂直転送して水平転送ＣＣＤに送る。さらに、ドライバ８は、水平転送ＣＣＤに溜まった（加算された）複数ライン分の電荷を一気に水平転送して掃き出させる。

40

#### 【００３５】

ドライバ８が高速掃き出し駆動を行う期間が図６に示した高速掃き出し期間である。すなわち高速掃き出し期間は、ＣＣＤ７の有効画素領域１０１の上側画素領域１０１ａと下側画素領域１０１ｃとにおける、ＡＦ制御において画素情報として使用されない所定の画素の電荷を、ＣＣＤ７の有効画素領域１０１の中間画素領域１０１ｂにおけるＡＦ制御に

50

において画素情報として使用される画素よりも高速で掃き出させる駆動期間である。

【 0 0 3 6 】

また、ドライバ 8 は、高速掃き出し期間を除く、図 4 に示した C C D 7 の有効画素領域 1 0 1 の中間画素領域 1 0 1 b に対応する複数ライン分のライン周期、つまり図 6 に示した有効データ掃き出し期間には、ドラフトモードの場合と同様の垂直 C C D 駆動パルス V 1 ~ V 4 と水平 C C D 駆動パルス H 1 , H 2 とを出力する。そして、ドライバ 8 は、C C D 7 の有効画素領域 1 0 1 の中間画素領域 1 0 1 b の連続する複数ライン分の蓄積電荷、すなわちフォーカス制御時に画素情報として使用される画素の電荷を 1 ライン分ずつ水平転送 C C D に垂直転送した後、1 ライン毎に水平転送して水平転送 C C D から掃き出させる。

10

【 0 0 3 7 】

そして、A F 制御期間においては、C P U 2 によって、C C D 7 の有効画素領域 1 0 1 の中間画素領域 1 0 1 b において隣接する複数ライン分の蓄積電荷の画素データ、つまり図 6 に示した有効データのみに基づいた A F 制御が行われる。

【 0 0 3 8 】

また、キャプチャーモードは、ユーザによりシャッターキーの全押し操作が行われた直後から、シャッター速度に応じて露光時間が経過した後、露光時間内にフォトダイオードに蓄積された全画素分の蓄積電荷の C C D 7 からの掃き出しが完了するまでの期間に設定される駆動モードである。図 7 は、キャプチャーモードにおいてドライバ 8 が出力する C C D 駆動信号を示したタイミングチャートである。

20

【 0 0 3 9 】

キャプチャーモードにおける図 5 に示したドラフトモードとの違いは、以下の通りである。すなわちキャプチャーモードにおいてドライバ 8 は、露光期間中はメカニカルシャッターを使用するため、垂直 C C D 駆動パルス V 1 ~ V 4 と水平 C C D 駆動パルス H 1 , H 2 の出力を停止する。

【 0 0 4 0 】

また、露光期間終了後にドライバ 8 は、垂直 C C D 駆動パルス V 1 ~ V 4 と水平 C C D 駆動パルス H 1 , H 2 とを出力することによって、露光期間中に各フォトダイオードに蓄積された全画素分（複数ライン分）の電荷を、1 フィールドを単位として水平転送 C C D から掃き出させる。

30

【 0 0 4 1 】

ここで、1 フィールド分のアナログ信号（撮像信号）は n ライン間隔の複数ラインに属する画素の電荷により構成される。例えば「n = 3」の場合には、水平転送 C C D に接するラインを 1 番目として、1 フィールド目が 1 番目、4 番目、7 番目、・・・の各ラインで構成され、2 フィールド目が 2 番目、5 番目、8 番目、・・・の各ラインで構成され、3 フィールド目が 3 番目、6 番目、9 番目、・・・の各ラインで構成される。

【 0 0 4 2 】

上記の例に従い具体的に説明すると、ドライバ 8 は、まず 1 フィールド目の複数ライン（1 番目、4 番目、7 番目、・・・の各ライン）のフォトダイオードの蓄積電荷を垂直転送 C C D に転送し、垂直転送 C C D に転送した各ラインの電荷を水平転送 C C D に順に垂直転送した後、1 ライン毎に水平転送して水平転送 C C D から掃き出させる。次に、2 フィールド目の複数ライン（2 番目、5 番目、8 番目、・・・の各ライン）のフォトダイオードの蓄積電荷を上記と同様の手順の転送動作によって水平転送 C C D から順に掃き出させる。さらに、3 フィールド目の複数ライン（3 番目、6 番目、9 番目、・・・の各ライン）のフォトダイオードの蓄積電荷を上記と同様の手順の転送動作によって水平転送 C C D 7 から順に掃き出させる。

40

【 0 0 4 3 】

つまり上記の例では、ドライバ 8 は、複数ライン分のライン周期からなるフィールド単位の転送動作を 3 回繰り返すことによって、全画素分の電荷を水平転送 C C D から掃き出させる。図 7 に示したフィールド掃き出し期間がドライバ 8 による各フィールドの蓄積電

50



荷の掃き出しが行われる期間である。

【 0 0 4 4 】

また、キャプチャーモードにおいては、露光期間の終了直後と1フィールド目のフィールド掃き出し期間との間、及びその後における相前後する各々のフィールド掃き出し期間の間に高速掃き出し期間が存在する。そして、ドライバ8は、各々の高速掃き出し期間には、垂直CCD駆動パルスV1～V4と水平CCD駆動パルスH1，H2を同時に出力する高速掃き出し駆動を行う。

【 0 0 4 5 】

ただし、キャプチャーモードにおける高速掃き出し駆動は、図6に示したAFモードにおける高速掃き出し駆動とは次の点で異なる。すなわち、キャプチャーモードにおける高速掃き出し駆動に際してドライバ8は、全ての垂直転送CCDに蓄積されている電荷を一気に水平転送CCDに転送した後、水平転送CCDに溜まった（加算された）全てのライン分の電荷を一気に水平転送して掃き出させる。ここで、前述した全てのラインの垂直転送CCDに蓄積されている電荷は、垂直転送CCDに時間の経過とともに蓄積される暗電流と呼ばれる、固定パターンノイズの原因となる電荷である。

10

【 0 0 4 6 】

つまりキャプチャーモードでの駆動中における高速掃き出し期間は、AFモードでの駆動中における高速掃き出し期間とは異なり、画素情報として使用されない垂直転送CCDにおいて蓄積された見かけ上の画素の電荷（暗電流）を、フォトダイオードで蓄積されて画素情報として使用される実際の画素の電荷よりも高速で掃き出させる駆動期間である。

20

【 0 0 4 7 】

次に、図3に示したCPU2の各機能部分によって実現される記録モードでのCPU2の処理内容を図8のフローチャートに従い説明する。

【 0 0 4 8 】

記録モードにおいては、まず撮影処理部2dが、CCD7の駆動モードをドラフトモードに設定する（ステップS1）。すなわち撮影処理部2dは、ドラフトモードに応じた駆動タイミング信号をTG9に生成させ、ドライバ8に図5に示したCCD7のドラフトモードでの駆動を開始させる。

【 0 0 4 9 】

また、撮影処理部2dは、CCD7のドラフトモードでの駆動開始と並行してAFE10を動作状態とする（ステップS2）。ここで、AFE10における動作状態とは、AFE10が、CDS51とPGA52とADC53とによる一連のアナログ信号処理を行う状態である。係るステップS2の処理において撮影処理部2dは、TG9に、AFE駆動信号の生成、及びAFE制御回路54へのAFE駆動信号の出力を開始させる。同時に、撮影処理部2dは、給電スイッチ55に駆動開始信号を送ることによって、CDS51とPGA52とADC53の各アナログ回路への駆動電流の供給を開始する。

30

【 0 0 5 0 】

以後、撮影処理部2dは、ユーザによるシャッターキーの半押し操作の有無、及びシャッターキーの全押し操作の有無を逐次確認する（ステップS3、ステップS11）。そして、ユーザによるシャッターキーの半押し操作、及びシャッターキーの全押し操作が検出できない間は（ステップS3：NO、ステップS11：NO）、そのままCCD7をドラフトモードで駆動する。

40

【 0 0 5 1 】

その後、CPU2においては、CCD7をドラフトモードで駆動している間に、撮影処理部2dがシャッターキーの半押し操作を検出すると（ステップS3：YES）、駆動モード設定部2bが、直ちにCCD7の駆動モードをAFモードに設定する（ステップS4）。すなわち駆動モード設定部2bは、AFモードに応じた駆動タイミング信号をTG9に生成させ、ドライバ8に図6に示したCCD7のAFモードでの駆動を開始させる。

【 0 0 5 2 】

また、CPU2においては、CCD7のAFモードでの駆動開始と並行して、停止制御

50

部 2 a が、A F E 1 0 をいったん停止状態とする（ステップ S 5）。ここで、A F E 1 0 における停止状態とは、A F E 1 0 が C D S 5 1 と P G A 5 2 と A D C 5 3 とによる一連のアナログ信号処理を停止した状態である。係るステップ S 5 の処理において停止制御部 2 a は、T G 9 に、A F E 駆動信号の生成を停止させる。同時に、停止制御部 2 a は、給電スイッチ 5 5 に駆動停止信号を送ることによって、C D S 5 1 と P G A 5 2 と A D C 5 3 の各アナログ回路への駆動電流の供給を停止する。なお、図示しないが C P U 2 においては、ステップ S 5 の処理と並行して撮影処理部 2 d が前述した A F 制御を開始する。

【 0 0 5 3 】

その後、撮影処理部 2 d は、C C D 7 を A F モードで駆動しているとき、前述したいずれかの 1 画面周期内における有効データ掃き出し期間の開始タイミングが到来する直前までの間、つまり前述した高速掃き出し期間は（ステップ S 6 : N O）、A F E 1 0 を停止状態に保持する。やがて、撮影処理部 2 d は、有効データ掃き出し期間の開始直前のタイミングが到来したら（ステップ S 6 : Y E S）、有効データ掃き出し期間の開始直前のタイミングに同期して A F E 1 0 を動作状態とする（ステップ S 7）。係るステップ S 7 の処理における具体的な処理内容は、前述したステップ S 2 の処理と同様である。

【 0 0 5 4 】

なお、撮影処理部 2 d が、A F E 1 0 を停止状態から動作状態とするタイミングが有効データ掃き出し期間の開始タイミングではなく、開始直前のタイミングであるのは以下の理由による。すなわち C P U 2 が A F E 1 0 を動作状態としてから、A F E 1 0 の前述した各アナログ回路における信号処理動作が安定するまでには一定時間が必要であるためである。

【 0 0 5 5 】

引き続き、撮影処理部 2 d は、有効データ掃き出し期間の終了タイミング、つまり高速掃き出し期間の開始タイミングが到来するまでは（ステップ S 8 : N O）、A F E 1 0 を動作状態に保持する。やがて、有効データ掃き出し期間の終了タイミング（高速掃き出し期間の開始タイミング）が到来すると（ステップ S 8 : Y E S）、停止制御部 2 a が、有効データ掃き出し期間の終了タイミングに同期して A F E 1 0 を再び停止状態とする（ステップ S 9）。係るステップ S 9 の処理における具体的な処理内容は、前述したステップ S 5 の処理と同様である。

【 0 0 5 6 】

以後、C P U 2 においては、A F 制御が完了するまでの間は（ステップ S 1 0 : N O）、ステップ S 6 の処理に戻り、前述したステップ S 6 ~ S 9 の各処理を繰り返し行う。そして、A F 制御が完了した時点で（ステップ S 1 0 : Y E S）、前述したステップ S 1 の処理に戻って、撮影処理部 2 d が、C C D 7 の駆動モードを再びドラフトモードに設定し、かつ A F E 1 0 を再び動作状態とする（ステップ S 2）。

【 0 0 5 7 】

一方、C P U 2 においては、C C D 7 をドラフトモードで駆動している間に、撮影処理部 2 d がシャッターキーの全押し操作を検出すると（ステップ S 3 : N O、ステップ S 1 1 : Y E S）、駆動モード設定部 2 b が、直ちに C C D 7 の駆動モードをキャプチャーモードに設定する（ステップ S 1 2）。すなわち駆動モード設定部 2 b は、キャプチャーモードに応じた駆動タイミング信号を T G 9 に生成させ、ドライバ 8 に図 7 に示した C C D 7 のキャプチャーモードでの駆動を開始させる。

【 0 0 5 8 】

また、C C D 7 のキャプチャーモードでの駆動開始と並行して、停止制御部 2 0 a が A F E 1 0 をいったん停止状態とする（ステップ S 1 3）。係るステップ S 1 3 の処理における具体的な処理内容は、前述したステップ S 5、S 9 の処理と同様である。なお、図示しないが C P U 2 においては、ステップ S 1 2 及びステップ S 1 3 の処理と並行して、撮影処理部 2 d が C C D 7 の露光時間のカウントを開始する。

【 0 0 5 9 】

その後、撮影処理部 2 d が、C C D 7 をキャプチャーモードで駆動しているとき、最初

10

20

30

40

50

の前述したフィールド掃き出し期間、すなわち1フィールド分の画素の電荷を掃き出させる駆動期間が到来する直前までの間、言い換えると、前述した露光期間と、露光期間に続いて垂直転送CCDに蓄積されている暗電流を高速に掃き出させる高速掃き出し期間は(ステップS14:NO)、AFE10を停止状態に保持する。やがて、フィールド掃き出し期間の開始直前のタイミングが到来すると(ステップS14:YES)、停止制御部20aが、フィールド掃き出し期間の開始直前のタイミングに同期してAFE10を動作状態とする(ステップS15)。係るステップS15の処理における具体的な処理内容は、前述したステップS2、S7の処理と同様である。

【0060】

引き続き、CPU2においては、撮影処理部2dが、フィールド掃き出し期間の終了タイミング、つまり2回目の高速掃き出し期間の開始タイミングが到来するまでは(ステップS16:NO)、AFE10を動作状態に保持する。やがて、撮影処理部2dは、フィールド掃き出し期間の終了タイミング(高速掃き出し期間の開始タイミング)が到来したら(ステップS16:YES)、停止制御部20aが、フィールド掃き出し期間の終了タイミングに同期してAFE10を再び停止状態とする(ステップS17)。係るステップS17の処理における具体的な処理内容は、前述したステップS5、S9、S13の処理と同様である。

【0061】

以後、CPU2においては、CCD7から1フレーム分のアナログ信号(撮像信号)の読み出しが完了するまでの間は(ステップS18:NO)、ステップS14の処理に戻り、前述したステップS14~S17の各処理を繰り返し行う。そして、全フレームデータの読み出しが完了した時点で(ステップS18:YES)、前述したステップS1の処理に戻って、撮影処理部2dが、CCD7の駆動モードを再びドラフトモードに設定し、かつAFE10を再び動作状態とする(ステップS2)。

【0062】

そして、CPU2においては、デジタルカメラ装置1に記録モードが設定されている間、撮影処理部2dが、ユーザによるシャッターキーの半押し操作、又は全押し操作を検出する毎に前述したステップS3以降の処理を繰り返し実行する。

【0063】

以上述べたようにCPU2は、記録モードにおいてCCD7をAFモード、及びキャプチャーモードで駆動しているとき、各々の駆動モードにおける高速掃き出し期間には、AFE10のアナログ信号処理を停止した状態とする。つまりCPU2は、AFモードでは、AF制御において画素情報として使用されない所定の画素の電荷をCCD7から高速に掃き出させている駆動期間にAFE10のアナログ信号処理を停止させる。また、CPU2は、キャプチャーモードでは、画素情報として使用されない、垂直転送CCDにおいて蓄積された見かけ上の画素の電荷(暗電流)をCCD7から高速に掃き出させている駆動期間にAFE10のアナログ信号処理を停止させる。なお、CPU2は、CCD7をキャプチャーモードで駆動している間、露光期間においてもAFE10のアナログ信号処理を停止させる。

【0064】

したがって、本実施形態のデジタルカメラ装置1においては、記録モードが設定された状態において前述した高速掃き出し期間のAFE10における無用の動作、すなわち画素情報として使用されない所定の画素の電荷からなるアナログ信号に対するアナログ信号処理による電力消費をなくすることができる。よって、撮影操作を行っている間の消費電力を従来に比べてより一層削減することができる。なお、画素情報として使用されない所定の画素の電荷とは、アナログ信号としてCCD7から出力される電荷のうちで被写体像の表現(再現)に寄与しない電荷である。

【0065】

ここで、本実施形態のデジタルカメラ装置1には、高速掃き出し期間にAFE10を停止状態とすると、CDS51とPGA52とADC53の各アナログ回路の全ての動作

10

20

30

40

50

を停止させる構成を採用した。しかし、本発明の実施に際しては、例えばデジタルカメラ装置 1 の構成を、A F E 1 0 の何れか 1 つ、または何れか 2 つのアナログ回路の動作を停止させる構成に変更することができる。つまり A F E 1 0 の少なくとも何れか 1 つの動作を高速掃き出し期間に停止させる構成であっても、撮影操作を行っている間の消費電力を従来に比べてより一層削減することができる。

#### 【 0 0 6 6 】

また、本実施形態のデジタルカメラ装置 1 には、A F E 1 0 の各アナログ回路の動作を停止させるとき、T G 9 に、A F E 1 0 へ供給する A F E 駆動信号の生成を停止させ、同時に、A F E 1 0 の各アナログ回路への駆動電流の供給を停止させる構成を採用した。しかし、例えばデジタルカメラ装置 1 の構成を、A F E 1 0 の各アナログ回路の動作を停止させるとき、T G 9 における A F E 駆動信号の生成の停止か、または A F E 1 0 の各アナログ回路への駆動電流の供給の停止の何れか一方のみを実施する構成に変更しても構わない。

10

#### 【 0 0 6 7 】

また、本実施形態では、C P U 2 による A F 制御が中央重点方式であり、撮像した画像の中央領域のみの画像情報（コントラスト）に基づきピントを合わせる構成について説明した。しかし、C P U 2 による A F 制御は、撮像した画像の中央領域以外の他の領域（1 又は複数の領域）の画像情報に基づくものに変更することができる。ただし、撮像した画像の中央領域以外の他の領域の画像情報に基づく A F 制御を行う構成では、C C D 7 を A F モードで駆動するとき、ドライバ 8 には、中央領域以外の他の領域に応じた駆動期間に高速掃き出し駆動を行わせる必要がある。

20

#### 【 0 0 6 8 】

また、前述したデジタルカメラ装置 1 は、記録モードにおいて C C D 7 が A F モード、又はキャプチャーモードのいずれか一方の駆動モードに設定されているときだけ、高速掃き出し期間に A F E 1 0 を動作状態とする構成とすることもできる。A F モード、又はキャプチャーモードにおける高速掃き出し期間に A F E 1 0 を動作状態とする構成であっても、撮影操作を行っている間の消費電力は従来に比べてより一層削減することができる。

#### 【 0 0 6 9 】

また、本実施形態において C P U 2 により実現される停止制御部 2 a の機能は、必要に応じて他のハードウェア構成によって実現させる構成に適宜変更することができる。

30


#### 【符号の説明】

#### 【 0 0 7 0 】


- 1 デジタルカメラ
- 2 C P U
- 3 レンズブロック
- 5 ドライバブロック
- 7 C C D
- 8 ドライバ
- 9 T G
- 1 0 A F E
- 1 1 D S P
- 1 8 電源回路
- 1 9 バッテリ
- 5 1 C D S
- 5 2 P G A
- 5 3 A D C
- 5 4 A F E 制御回路
- 5 5 給電スイッチ

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



---

フロントページの続き

審査官 若林 治男

(56)参考文献 特開平 1 1 - 2 7 5 4 4 5 ( J P , A )  
特開 2 0 0 8 - 1 8 7 6 1 4 ( J P , A )  
特開 2 0 0 1 - 0 7 8 0 9 7 ( J P , A )  
特開 2 0 0 7 - 0 7 4 3 6 3 ( J P , A )  
特開 2 0 0 8 - 0 6 7 2 8 1 ( J P , A )  
特開 2 0 0 0 - 3 5 4 1 8 9 ( J P , A )  
特開 2 0 0 1 - 3 2 4 6 7 2 ( J P , A )  
特開 2 0 1 0 - 1 3 0 2 3 5 ( J P , A )

(58)調査した分野(Int.Cl. , D B 名)  
H 0 4 N 5 / 3 0 - 5 / 3 7 8  
H 0 4 N 5 / 2 2 2 - 5 / 2 5 7  
H 0 1 L 2 7 / 1 4 8